本發(fā)明屬于模擬前端電路，涉及一種基于連續(xù)時間delta-sigma調制器的高精度電能計量模擬前端。

背景技術：

1、如圖1所示，傳統(tǒng)高精度電能計量裝置通常由以下4個部分組成：抗混疊濾波器、可編程增益放大器(programmable?gain?amplifier，pga)、delta-sigma調制器和dsp/mcu。其中，抗混疊濾波器、pga和delta-sigma調制器三部分處理模擬信號，不涉及數字信號處理，因此被稱為電能計量模擬前端。模擬待測信號，如經過分壓后的單、三相電壓信號，首先經過抗混疊濾波器，濾除高頻干擾信號，避免高頻干擾混疊到有用信號帶內；然后經過pga的可控放大，進入到delta-sigma調制器，模擬信號在調制器中經過采樣和噪聲整形，最終得到高頻的多比特數據流。在dsp/mcu單元中，高速數據流經過降采樣、數字濾波和電能質量計算單元等，最終得到表征電能質量(有功、無功功率等)的數字輸出。

2、delta-sigma調制器采用過采樣和噪聲整形技術，對輸入信號進行采樣量化，并對量化噪聲進行整形，將低頻噪聲搬移到信號帶寬以外；dsp/mcu單元濾除信號帶寬之外的噪聲，并把輸出采樣頻率降低到奈奎斯特頻率。其中，調制器是高精度電能計量模擬前端中的關鍵模塊，計量裝置的轉換精度與調制器的性能有密切的聯系。

3、高精度電能計量模擬前端電路通常采用離散時間(discrete?time，dt)delta-sigma調制器，其結構如圖2所示。模擬輸入信號在進入離散時間積分器h(z)之前被采樣，因此離散時間delta-sigma調制器是在處理離散時間信號。由于采樣過程發(fā)生在信號輸入端，信號不完全建立造成的采樣誤差將同輸入信號一起，經過信號傳遞函數(signaltransform?function，stf)直接傳遞到調制器輸出端，不能被噪聲傳遞函數(noisetransform?function，ntf)整形抑制，因此采樣誤差最終將導致調制器噪聲性能的下降。此外，離散時間積分器需要在半個時鐘周期內對輸入信號進行快速響應，并良好的建立，這要求積分器的單位增益帶寬遠大于時鐘頻率，通常需要5倍以上。這不僅會提高積分器電路的設計復雜度，還會導致較高的功耗。

技術實現思路

1、有鑒于此，本發(fā)明的目的在于提供一種基于連續(xù)時間delta-sigma調制器的高精度電能計量模擬前端架構，利用連續(xù)時間調制器的固有抗混疊特性，有效降低模擬前端抗混疊電路設計難度，甚至可以直接取消抗混疊電路，通過斬波穩(wěn)定技術，大幅降低連續(xù)時間調制器直流失調和閃爍噪聲。

2、為達到上述目的，本發(fā)明提供如下技術方案：

3、一種基于連續(xù)時間delta-sigma調制器的高精度電能計量模擬前端，包括抗混疊濾波器、可編程增益放大器pga和連續(xù)時間delta-sigma調制器；所述抗混疊濾波器用于濾除高頻干擾信號；所述可編程增益放大器pga用于實現信號可控放大，所述連續(xù)時間delta-sigma調制器用于對采樣誤差和量化噪聲進行整形；

4、所述連續(xù)時間delta-sigma調制器包括連續(xù)時間積分器、采樣電路、模數轉換器adc、數模轉換器dac；所述連續(xù)時間積分器用于對輸入信號進行積分操作，將輸入信號的誤差進行累積，從而實現對量化噪聲的整形；所述采樣電路用于對連續(xù)時間積分器整形后的信號進行采樣；adc用于量化采樣后的信號，dac用于把數字信號轉為模擬信號，與模擬輸入信號求差。

5、進一步，一階連續(xù)時間delta-sigma調制器的信號傳遞函數為：

6、stf(f)＝e-jπfsinc(f)

7、其中f表示信號頻率，j為虛數單位，sinc表示sinc函數。

8、進一步，所述連續(xù)時間積分器為帶斬波穩(wěn)定的全差分有源rc積分器，在進入運算跨導放大器ota之前，斬波調制電路把模擬低頻信號調制到斬波頻率fchop附近；ota在對信號放大的同時，也產生了失調電壓vos和閃爍噪聲vn；斬波解調電路把fchop附近的有用信號恢復到低頻段，同時把低頻段的vos和vn調制到斬波頻率fchop附近。

9、進一步，所述帶斬波穩(wěn)定的全差分有源rc積分器具體如下：

10、在rc積分器的電阻與運算放大器之間、運算放大器與輸出端之間增加8個cmos開關，構成帶斬波穩(wěn)定的全差分有源rc積分器。

11、進一步，所述運算放大器采用全差分折疊式共源共柵結構，使用pmos輸入對管，利用其獨立n阱消除襯底偏置效應，使用誤差放大器實現共模反饋；cmos開關采用兩個并聯的pmos和nmos，在反相時鐘s和sn的控制下，實現開關的斷開和閉合。

12、進一步，所述運算放大器包括p型全差分輸入對管，nmos電流鏡對管，nmos共柵極對管，pmos共源共柵對管，共模反饋電阻電容，以及共模誤差放大器；所述p型全差分輸入對管與輸入端vin、vip連接；pmos共源共柵對管連接信號vb1、vb2；nmos共柵極對管連接信號vb3；nmos電流鏡對管連接信號vb4；共模反饋電阻電容與輸出端von、vop連接；所述共模誤差放大器的正相輸入端與輸出端von、vop連接，反相輸入端連接參考電壓vref，輸出端連接pmos管的柵極，所述pmos管的源極連接vdd，漏極連接輸入端vin、vip。

13、進一步，所述運算放大器的時序控制中包括兩相非交疊時鐘s1和s2，以及反相時鐘s和sn，用于控制cmos傳輸開關。

14、本發(fā)明的有益效果在于：相較于傳統(tǒng)架構，本發(fā)明可以顯著提高噪聲性能，降低模擬前端整體功耗，減小采樣造成的系統(tǒng)誤差，有效降低模擬前端抗混疊濾波器設計難度，降低整體成本。本發(fā)明通過斬波穩(wěn)定技術，大幅降低了調制器直流失調和閃爍噪聲；采用連續(xù)時間調制器方案，可以降低整體功耗，降低前置抗混疊濾波器的設計難度，甚至在某些相對低精度的應用場景下，可以去掉前置抗混疊濾波器，充分利用連續(xù)時間調制器的固有抗混疊特性。

15、本發(fā)明的其他優(yōu)點、目標和特征在某種程度上將在隨后的說明書中進行闡述，并且在某種程度上，基于對下文的考察研究對本領域技術人員而言將是顯而易見的，或者可以從本發(fā)明的實踐中得到教導。本發(fā)明的目標和其他優(yōu)點可以通過下面的說明書來實現和獲得。

技術特征：

1.一種基于連續(xù)時間delta-sigma調制器的高精度電能計量模擬前端，其特征在于：包括抗混疊濾波器、可編程增益放大器pga和連續(xù)時間delta-sigma調制器；所述抗混疊濾波器用于濾除高頻干擾信號；所述可編程增益放大器pga用于實現信號可控放大，所述連續(xù)時間delta-sigma調制器用于對采樣誤差和量化噪聲進行整形；

2.根據權利要求1所述的基于連續(xù)時間delta-sigma調制器的高精度電能計量模擬前端，其特征在于：一階連續(xù)時間delta-sigma調制器的信號傳遞函數為：

3.根據權利要求1所述的基于連續(xù)時間delta-sigma調制器的高精度電能計量模擬前端，其特征在于：所述連續(xù)時間積分器為帶斬波穩(wěn)定的全差分有源rc積分器，在進入運算跨導放大器ota之前，斬波調制電路把模擬低頻信號調制到斬波頻率fchop附近；ota在對信號放大的同時，也產生了失調電壓vos和閃爍噪聲vn；斬波解調電路把fchop附近的有用信號恢復到低頻段，同時把低頻段的vos和vn調制到斬波頻率fchop附近。

4.根據權利要求3所述的基于連續(xù)時間delta-sigma調制器的高精度電能計量模擬前端，其特征在于：所述帶斬波穩(wěn)定的全差分有源rc積分器具體如下：

5.根據權利要求4所述的基于連續(xù)時間delta-sigma調制器的高精度電能計量模擬前端，其特征在于：所述運算放大器采用全差分折疊式共源共柵結構，使用pmos輸入對管，利用其獨立n阱消除襯底偏置效應，使用誤差放大器實現共模反饋；cmos開關采用兩個并聯的pmos和nmos，在反相時鐘s和sn的控制下，實現開關的斷開和閉合。

6.根據權利要求5所述的基于連續(xù)時間delta-sigma調制器的高精度電能計量模擬前端，其特征在于：所述運算放大器包括p型全差分輸入對管，nmos電流鏡對管，nmos共柵極對管，pmos共源共柵對管，共模反饋電阻電容，以及共模誤差放大器；所述p型全差分輸入對管與輸入端vin、vip連接；pmos共源共柵對管連接信號vb1、vb2；nmos共柵極對管連接信號vb3；nmos電流鏡對管連接信號vb4；共模反饋電阻電容與輸出端von、vop連接；所述共模誤差放大器的正相輸入端與輸出端von、vop連接，反相輸入端連接參考電壓vref，輸出端連接pmos管的柵極，所述pmos管的源極連接vdd，漏極連接輸入端vin、vip。

7.根據權利要求5所述的基于連續(xù)時間delta-sigma調制器的高精度電能計量模擬前端，其特征在于：所述運算放大器的時序控制中包括兩相非交疊時鐘s1和s2，以及反相時鐘s和sn，用于控制cmos傳輸開關。

技術總結
本發(fā)明涉及一種基于連續(xù)時間Delta?Sigma調制器的高精度電能計量模擬前端，屬于模擬前端電路技術領域，包括抗混疊濾波器、可編程增益放大器PGA和連續(xù)時間Delta?Sigma調制器；其中連續(xù)時間Delta?Sigma調制器用于對采樣誤差和量化噪聲進行整形，包括連續(xù)時間積分器、采樣電路、模數轉換器ADC、數模轉換器DAC；連續(xù)時間積分器用于對輸入信號進行積分操作，將輸入信號的誤差進行累積，從而實現對量化噪聲的整形；采樣電路用于對連續(xù)時間積分器整形后的信號進行采樣；ADC用于量化采樣后的信號，DAC用于把數字信號轉為模擬信號，與模擬輸入信號求差。

技術研發(fā)人員：王忠杰,敖榮思,練晶杰,董鎮(zhèn)銘,王秋實,段佳鑫
受保護的技術使用者：澋芯微電子（重慶）有限公司
技術研發(fā)日：
技術公布日：2024/11/18