国产精品1024永久观看,大尺度欧美暖暖视频在线观看,亚洲宅男精品一区在线观看,欧美日韩一区二区三区视频,2021中文字幕在线观看

  • <option id="fbvk0"></option>
    1. <rt id="fbvk0"><tr id="fbvk0"></tr></rt>
      <center id="fbvk0"><optgroup id="fbvk0"></optgroup></center>
      <center id="fbvk0"></center>

      <li id="fbvk0"><abbr id="fbvk0"><dl id="fbvk0"></dl></abbr></li>

      存儲器器件及其制造方法與流程

      文檔序號:40403063發(fā)布日期:2024-12-20 12:26閱讀:4來源:國知局
      存儲器器件及其制造方法與流程

      本申請的實(shí)施例涉及存儲器器件及其制造方法。


      背景技術(shù):

      1、諸如計(jì)算機(jī)、便攜式器件、智能手機(jī)、物聯(lián)網(wǎng)(iot)器件等的電子器件中的發(fā)展已經(jīng)促進(jìn)了對存儲器器件的增加的需求。通常,存儲器器件可以是易失性存儲器器件和非易失性存儲器器件。易失性存儲器器件可以在提供電源時存儲數(shù)據(jù),但是一旦斷開電源,可能會丟失所存儲的數(shù)據(jù)。與易失性存儲器設(shè)備不同,非易失性存儲器器件即使在斷開電源之后也可以保留數(shù)據(jù),但是可能比易失性存儲器器件慢。

      2、電熔絲(efuse)是用于對集成電路(ic)芯片(諸如計(jì)算機(jī)芯片)重新編程的器件。在一些實(shí)例中,電熔絲可以用于提供芯片內(nèi)性能調(diào)整。如果ic芯片的組件發(fā)生故障,例如,可以熔斷電熔絲以改變行為或在備用系統(tǒng)中切換。ic芯片可以提供有每個具有一晶體管一電阻器或1t1r架構(gòu)電熔絲單元陣列。例如,每個電熔絲單元可以包括可操作地耦合至一個熔絲元件或電阻器(1r)的一個mos(例如,n型mos或nmos)晶體管(1t)。電熔絲通常可以通過在電流路徑中耦合至電源源的弱跡線來實(shí)施,從而使得當(dāng)向電熔絲提供足夠高水平的電壓(功率)或電流時,電熔絲將在其它電路(或其它電路組件)發(fā)生故障之前發(fā)生故障,從而調(diào)整ic芯片的行為。雖然現(xiàn)有的電熔絲器件通常已經(jīng)足夠,但是它們并不是在所有方面都完全令人滿意。


      技術(shù)實(shí)現(xiàn)思路

      1、本申請的一些實(shí)施例提供了一種存儲器器件,包括:襯底,具有與第二側(cè)相對的第一側(cè);存儲器單元,包括彼此串聯(lián)耦合的晶體管和電阻器,所述存儲器單元設(shè)置在所述第一側(cè)上,所述晶體管還包括設(shè)置在所述襯底的第一區(qū)域中的多個第一子晶體管;多個第二子晶體管,設(shè)置在所述襯底的第二區(qū)域中;以及第一互連結(jié)構(gòu),設(shè)置在所述第二側(cè)上,其中:所述第一子晶體管的每個通過多個第一通孔結(jié)構(gòu)耦合至所述第一互連結(jié)構(gòu),以及所述第二子晶體管的每個通過多個第二通孔結(jié)構(gòu)和至少第三通孔結(jié)構(gòu)耦合至所述第一互連結(jié)構(gòu),所述第一通孔結(jié)構(gòu)和所述第二通孔結(jié)構(gòu)的每個具有第一截面區(qū),并且所述第三通孔結(jié)構(gòu)具有與所述第一截面區(qū)不同的第二截面區(qū)。

      2、本申請的另一些實(shí)施例提供了一種存儲器器件,包括:襯底,包括第一區(qū)和第二區(qū),所述第一區(qū)和所述第二區(qū)的每個沿第一方向縱向延伸,并且沿垂直于所述第一方向的第二方向橫向延伸;第一有源區(qū)域,形成在所述第一區(qū)中和所述襯底的前側(cè)上,所述第一有源區(qū)域沿所述第一方向縱向延伸;第一互連結(jié)構(gòu),形成在所述前側(cè)上并且耦合至所述第一有源區(qū)域的一個或多個第一部分;第二互連結(jié)構(gòu),形成在所述襯底的與所述前側(cè)相對的背側(cè)上;多個第一通孔結(jié)構(gòu),將所述第一有源區(qū)域的一個或多個第二部分耦合至所述第二互連結(jié)構(gòu);第二有源區(qū)域,形成在所述第二區(qū)中和所述襯底的所述第一側(cè)上,所述第二有源區(qū)域沿所述第一方向縱向延伸;多個第二通孔結(jié)構(gòu),將所述第二有源區(qū)域的一個或多個部分耦合至所述第二互連結(jié)構(gòu);以及至少一個第三通孔結(jié)構(gòu),將所述第一互連結(jié)構(gòu)耦合至所述第二區(qū)中的所述第二互連結(jié)構(gòu),其中:所述第一通孔結(jié)構(gòu)和所述第二通孔結(jié)構(gòu)的每個沿所述第一方向延伸第一長度,和所述第三通孔結(jié)構(gòu)沿所述第一方向延伸第二長度,所述第二長度長于所述第一長度。

      3、本申請的又一些實(shí)施例提供了一種用于制造存儲器器件的方法,包括:提供具有第一部分和與所述第一部分相鄰的第二部分的襯底;在所述襯底的前側(cè)上形成所述第一部分中的第一子晶體管和所述第二部分中的第二子晶體管,其中,相鄰的第一子晶體管和第二子晶體管分別沿第一方向布置;在所述襯底的所述前側(cè)上形成所述第一部分和所述第二部分中的第一互連結(jié)構(gòu),其中,所述第一互連結(jié)構(gòu)包括電耦合至所述第一子晶體管的熔絲電阻器;在所述襯底的與所述前側(cè)相對的背側(cè)上形成耦合至所述第一子晶體管和所述第二子晶體管的每個的至少部分的第一通孔結(jié)構(gòu);在所述襯底的所述背側(cè)上形成在所述第二部分中沿所述第一方向延伸的第二通孔結(jié)構(gòu),其中,所述第二通孔結(jié)構(gòu)耦合至所述第一互連結(jié)構(gòu)并且沿垂直于所述第一方向的第二方向與所述第二子晶體管相鄰形成;以及在所述襯底的所述背側(cè)上形成沿所述第一方向延伸并且耦合至所述第一通孔結(jié)構(gòu)和所述第二通孔結(jié)構(gòu)的第二互連結(jié)構(gòu),所述第二互連結(jié)構(gòu)包括配置為向所述第一子晶體管提供供給電壓的電源軌。



      技術(shù)特征:

      1.一種存儲器器件,包括:

      2.根據(jù)權(quán)利要求1所述的存儲器器件,其中,所述第一互連結(jié)構(gòu)配置為提供用于所述存儲器單元的供給電壓。

      3.根據(jù)權(quán)利要求1所述的存儲器器件,其中,通過在所述電阻器的第一端上施加編程電壓并且在所述第一互連結(jié)構(gòu)上施加供給電壓來形成傳導(dǎo)路徑。

      4.根據(jù)權(quán)利要求3所述的存儲器器件,其中,所述傳導(dǎo)路徑從所述電阻器的所述第一端延伸,至少通過所述電阻器、所述電阻器的第二端、所述第一子晶體管和所述第二子晶體管,并且延伸至所述第一互連結(jié)構(gòu)。

      5.根據(jù)權(quán)利要求1所述的存儲器器件,還包括設(shè)置在所述第一側(cè)上的第二互連結(jié)構(gòu),其中,所述第二互連結(jié)構(gòu)包括耦合至所述第三通孔結(jié)構(gòu)的第一部分和耦合至所述第二子晶體管的第二部分。

      6.根據(jù)權(quán)利要求5所述的存儲器器件,其中,所述電阻器設(shè)置在所述第二互連結(jié)構(gòu)的第三部分中。

      7.根據(jù)權(quán)利要求1所述的存儲器器件,其中,所述第一截面區(qū)小于所述第二截面區(qū)。

      8.根據(jù)權(quán)利要求1所述的存儲器器件,其中,所述第二區(qū)域的至少部分與所述第一區(qū)域相鄰延伸。

      9.一種存儲器器件,包括:

      10.一種用于制造存儲器器件的方法,包括:


      技術(shù)總結(jié)
      存儲器器件包括具有彼此耦合的晶體管和電阻器的存儲器單元,其中存儲器單元位于第一側(cè)上,并且晶體管還包括設(shè)置在襯底的第一區(qū)域中的多個第一子晶體管。存儲器器件包括設(shè)置在襯底的第二區(qū)域中的多個第二子晶體管。存儲器器件還包括設(shè)置在第二側(cè)上的第一互連結(jié)構(gòu)。第一子晶體管每個通過多個第一通孔結(jié)構(gòu)耦合至第一互連結(jié)構(gòu)。第二子晶體管每個通過多個第二通孔結(jié)構(gòu)和至少第三通孔結(jié)構(gòu)耦合至第一互連結(jié)構(gòu),其中第一通孔結(jié)構(gòu)和第二通孔結(jié)構(gòu)每個具有第一截面區(qū),并且第三通孔結(jié)構(gòu)具有與第一截面區(qū)不同的第二截面區(qū)。本申請的實(shí)施例還涉及存儲器器件及其制造方法。

      技術(shù)研發(fā)人員:游力瑾,張盟昇
      受保護(hù)的技術(shù)使用者:臺灣積體電路制造股份有限公司
      技術(shù)研發(fā)日:
      技術(shù)公布日:2024/12/19
      網(wǎng)友詢問留言 已有0條留言
      • 還沒有人留言評論。精彩留言會獲得點(diǎn)贊!
      1