本發(fā)明涉及時(shí)鐘芯片領(lǐng)域，具體涉及一種基于數(shù)字鎖相環(huán)的二倍頻電路。

背景技術(shù)：

1、時(shí)鐘倍頻電路是一種電子電路，用于將輸入信號(hào)的頻率增加到原始頻率的倍數(shù)。這種電路在數(shù)字電路設(shè)計(jì)中尤為重要，因?yàn)樗试S設(shè)計(jì)師通過(guò)調(diào)整時(shí)鐘頻率來(lái)優(yōu)化電路性能，例如提高數(shù)據(jù)處理速度或滿(mǎn)足特定的通信標(biāo)準(zhǔn)。倍頻電路的核心在于使用非線(xiàn)性元件或器件來(lái)產(chǎn)生輸入信號(hào)頻率的倍數(shù)，這些非線(xiàn)性元件會(huì)導(dǎo)致非線(xiàn)性失真，從而產(chǎn)生新的頻率成分。這些新的頻率成分可以通過(guò)濾波器選擇并放大，以得到所需的倍頻輸出。

2、常規(guī)倍頻器可以利用鎖相環(huán)實(shí)現(xiàn)，由于需要輸出時(shí)鐘頻率范圍可變且較大，可實(shí)現(xiàn)二倍頻在內(nèi)的多倍頻器，導(dǎo)致芯片面積較大，功耗較高。

3、而模擬元件實(shí)現(xiàn)的二倍頻電路，容易受到溫度、工藝和電壓的影響，性能不穩(wěn)定，而對(duì)抗這種不穩(wěn)定，往往需要大的芯片面積和功耗去校準(zhǔn)和濾波。

4、對(duì)于僅僅需要二倍頻的場(chǎng)景，如果能提供一種功耗低、性能穩(wěn)定、不受工藝、電壓和溫度影響的基于數(shù)字電路的二倍頻，對(duì)于電路系統(tǒng)而言，性能提升是巨大的。

5、基于此，本發(fā)明提供一種功耗低且穩(wěn)定的基于數(shù)字鎖相環(huán)的二倍頻電路。

技術(shù)實(shí)現(xiàn)思路

1、為了緩解或部分緩解上述技術(shù)問(wèn)題，本發(fā)明的解決方案如下所述：

2、一種基于數(shù)字鎖相環(huán)的二倍頻電路，用于生成二倍頻時(shí)鐘，包括：

3、異或倍頻器，用于接收并延遲參考時(shí)鐘，獲得第一時(shí)鐘，并將參考時(shí)鐘和第一時(shí)鐘在異或門(mén)中執(zhí)行邏輯運(yùn)算后獲得第二時(shí)鐘；其中，第二時(shí)鐘中的上升沿被劃分為第一分組上升沿和第二分組上升沿，第一分組上升沿中的上升沿和第二分組上升沿中的上升沿依次交替出現(xiàn)；占空比校正模塊，用于接收第二時(shí)鐘和dtc碼值，輸出二倍頻時(shí)鐘；數(shù)字鎖相環(huán)，用于接收二倍頻時(shí)鐘和延遲控制參數(shù)，輸出鎖相環(huán)輸出時(shí)鐘；鑒相器，用于接收二倍頻時(shí)鐘和鎖相環(huán)輸出時(shí)鐘，輸出相位誤差信號(hào)；此外，占空比參數(shù)計(jì)算模塊，用于根據(jù)相位誤差信號(hào)生成dtc碼值，用于控制占空比校正模塊中的dtc，以調(diào)整第一分組上升沿中的上升沿和第二分組上升沿中的上升沿之間的延遲；延遲計(jì)算模塊，用于根據(jù)相位誤差信號(hào)生成延遲控制參數(shù)，用于控制數(shù)字鎖相環(huán)對(duì)數(shù)字鎖相環(huán)接收的二倍頻時(shí)鐘的延遲。

4、進(jìn)一步地，所述dtc碼值和模板序列相乘后，獲得的乘積作為dtc的第一輸入；第二時(shí)鐘作為dtc的第二輸入；所述dtc輸出所述二倍頻時(shí)鐘；所述模板序列是通過(guò)識(shí)別第二時(shí)鐘中的第一分組上升沿和第二分組上升沿而獲得的數(shù)值序列。

5、進(jìn)一步地，所述占空比參數(shù)計(jì)算模塊，接收鑒相器輸出的相位誤差信號(hào)，輸出dtc碼值；所述模板序列和相位誤差信號(hào)相乘后，將相乘的結(jié)果和第一增益系數(shù)相乘，獲得第一結(jié)果；所述第一結(jié)果和dtc碼值的先前值相加，獲得dtc碼值。

6、進(jìn)一步地，所述延遲計(jì)算模塊，接收鑒相器輸出的相位誤差信號(hào)，輸出延遲控制參數(shù)；相位誤差信號(hào)和第二增益系數(shù)相乘后，獲得第二結(jié)果；相位誤差信號(hào)和第三增益系數(shù)相乘后，獲得第三結(jié)果；第三結(jié)果和第四結(jié)果的先前值相加，獲得第四結(jié)果；將第四結(jié)果和第二結(jié)果相加，獲得延遲控制參數(shù)。

7、進(jìn)一步地，所述鑒相器，接收二倍頻時(shí)鐘、鎖相環(huán)輸出時(shí)鐘和模板序列；在鑒相器中的延遲比較模塊中比較二倍頻時(shí)鐘和鎖相環(huán)輸出時(shí)鐘，輸出表示超前關(guān)系信息或滯后關(guān)系信息；將表示超前關(guān)系信息或滯后關(guān)系信息編碼為編碼后的信息，并將編碼后的信息和模板序列相乘，獲得相位誤差信號(hào)；其中，編碼后的信息為1或-1。

8、進(jìn)一步地，所述數(shù)字鎖相環(huán)是全數(shù)字鎖相環(huán)（all?digital?phase?locked?loop，adpll）。

9、本發(fā)明技術(shù)方案，具有如下有益的技術(shù)效果：

10、本發(fā)明的基于數(shù)字鎖相環(huán)的二倍頻電路具有功耗低、性能穩(wěn)定、不受工藝、電壓和溫度影響的優(yōu)勢(shì)。

11、此外，本發(fā)明還具有的其它有益效果將在具體實(shí)施例中提及。

技術(shù)特征：

1.一種基于數(shù)字鎖相環(huán)的二倍頻電路，用于生成二倍頻時(shí)鐘，其特征在于，包括：

2.根據(jù)權(quán)利要求1所述的基于數(shù)字鎖相環(huán)的二倍頻電路，其特征在于：

3.根據(jù)權(quán)利要求2所述的基于數(shù)字鎖相環(huán)的二倍頻電路，其特征在于：

4.根據(jù)權(quán)利要求3所述的基于數(shù)字鎖相環(huán)的二倍頻電路，其特征在于：

5.根據(jù)權(quán)利要求4所述的基于數(shù)字鎖相環(huán)的二倍頻電路，其特征在于：

6.根據(jù)權(quán)利要求5所述的基于數(shù)字鎖相環(huán)的二倍頻電路，其特征在于：

技術(shù)總結(jié)
本發(fā)明公開(kāi)了一種基于數(shù)字鎖相環(huán)的二倍頻電路。為高效地實(shí)現(xiàn)二倍頻功能，本發(fā)明通過(guò)異或倍頻器獲得第二時(shí)鐘，并通過(guò)占空比校正模塊調(diào)整第二時(shí)鐘沿之間的延遲，獲得二倍頻時(shí)鐘；并通過(guò)數(shù)字鎖相環(huán)延遲二倍頻時(shí)鐘，通過(guò)鑒相器比較鎖相環(huán)輸出時(shí)鐘和二倍頻時(shí)鐘，獲得相位誤差信號(hào)；根據(jù)相位誤差信號(hào)生成DTC碼值和延遲控制參數(shù)，以對(duì)第二時(shí)鐘的占空比進(jìn)行校正，獲得理想的二倍頻時(shí)鐘。本發(fā)明通過(guò)反饋方案調(diào)整第二時(shí)鐘的占空比，可以獲得功耗低且穩(wěn)定的二倍頻時(shí)鐘。

技術(shù)研發(fā)人員：請(qǐng)求不公布姓名,請(qǐng)求不公布姓名,請(qǐng)求不公布姓名,請(qǐng)求不公布姓名,請(qǐng)求不公布姓名
受保護(hù)的技術(shù)使用者：成都電科星拓科技有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/9/23