本公開涉及半導體，尤其涉及一種高壓硅電容以及電子設備。

背景技術：

1、硅電容器是以硅為主體、二氧化硅/氮化硅等薄膜材料為電介質，采用半導體芯片制造工藝制作而成的電容器。憑借著超小尺寸、更高q值、低插損、穩(wěn)定性、可靠性、耐溫性、耐老化性和更低的漏電流等優(yōu)勢，率先在數(shù)據(jù)中心、航空航天、國防軍工、能源、通信、汽車、自動化及醫(yī)療等領域實現(xiàn)廣泛應用，并有望在多個領域全面取代傳統(tǒng)陶瓷電容。

2、為提升硅電容器的電容密度，可采用半導體深槽工藝來實現(xiàn)3d硅電容，通過深溝槽來增加電容器的面積(s)，以提升電容密度。硅電容器的耐壓與介質層的厚度成正比關系，vbr＝em*e，其中，vbr為硅電容器的耐壓，em為雪崩門限電場，e為介質層的厚度。

3、硅電容的容值(c)與耐壓(vbr)成反比關系，介質層越厚，耐壓(vbr)越高，但容值(c)越小，為提升高壓硅電容器件的電容密度，須采用3d深溝槽技術，但在深溝槽刻蝕過程中容易在底部出現(xiàn)側向鉆蝕、底部缺陷殘留、側壁表面粗糙與毛刺等問題，為后續(xù)的介質填充帶來挑戰(zhàn)，導致溝槽的底部為器件耐壓最薄弱的位置，嚴重影響高壓硅電容器件的耐壓性能、產(chǎn)品良率及可靠性。

技術實現(xiàn)思路

1、本公開要解決的技術問題是為了克服現(xiàn)有技術中在深溝槽刻蝕過程中容易在底部出現(xiàn)多種問題導致耐壓性能差且電容量小的缺陷，提供一種高壓硅電容以及電子設備。

2、本公開是通過下述技術方案來解決上述技術問題：

3、本公開提供一種高壓硅電容，所述高壓硅電容包括：若干硅電容單元；

4、所述硅電容單元通過疊層的方式進行互連；

5、每一所述硅電容單元包括在同一硅襯底上刻蝕出的若干深通孔；

6、對于每一所述深通孔，從中心軸到所述內壁之間依次設有鎢導電層和介質層；

7、所述深通孔是由采用半導體深槽工藝刻蝕出的深溝槽，再通過將晶圓的背面減薄去除所述深溝槽的底部得到的。

8、可選地，對于每一所述深通孔，所述鎢導電層與所述介質層之間設有一層tin勢壘層，所述介質層與所述內壁之間設有另一層tin(氮化鈦)勢壘層。

9、可選地，所述介質層為non介質層；

10、沿所述深通孔的半徑方向，所述non介質層依次包括一層sin(氮化硅)子層、sio2(二氧化硅)子層和另一層sin子層。

11、可選地，所述non介質層厚度達到2μm(微米)以上。

12、可選地，所述硅電容單元分為上電極區(qū)域和下電極區(qū)域；

13、所有所述硅電容單元的上電極區(qū)域上下重合，所有所述硅電容單元的下電極區(qū)域上下重合；

14、所述上電極區(qū)域內的每一所述深通孔的頂部設有一個上極板，所述下電極區(qū)域內的每一所述深通孔的頂部設有一個下極板，并且每一所述下電極區(qū)域內設有一個與所述硅襯底連接的下極板；

15、對于最上層的硅電容單元，設有上電極與每一所述上極板連接，設有下電極與每一所述下極板連接；

16、上下相鄰的兩個深通孔之間通過一個金屬凸點進行連接，每一所述與所述硅襯底連接的下極板通過一個金屬凸點與上層硅電容單元中相對位置的深通孔的底部連接。

17、可選地，每一所述上電極區(qū)域內的深通孔的數(shù)量相同，并且每一所述上電極區(qū)域內的深通孔在晶圓基準面的投影彼此重合。

18、可選地，每一所述下電極區(qū)域內的深通孔的數(shù)量相同，上下相鄰兩層下電極區(qū)域內的深通孔在晶圓基準面的投影重合。

19、可選地，每一所述下電極區(qū)域內的深通孔的數(shù)量相同，上下相鄰兩層下電極區(qū)域內的深通孔在晶圓基準面的投影不重合。

20、可選地，從上到下所述下電極區(qū)域內的深通孔的數(shù)量依次減少，上下相鄰兩層中上層下電極區(qū)域內的深通孔在晶圓基準面的投影覆蓋下層下電極區(qū)域內的深通孔在晶圓基準面的投影。

21、本公開還提供一種電子設備，所述電子設備包括前述的高壓硅電容。

22、在符合本領域常識的基礎上，上述各優(yōu)選條件，可任意組合，即得本公開各較佳實例。

23、本公開的積極進步效果在于：硅電容單元通過將溝槽底部圓弧角落磨除，消除電場在底部圓弧聚集，達到超高壓的目標，提升了硅電容器件的耐壓性能及可靠性；同時，硅電容單元中non介質層相較于單個sio2介質具有更高的雪崩門限電場及介電常數(shù)，能夠進一步提升硅電容器件的耐壓能力及電容密度，并且通過tin勢壘層克服了non介質層中的sin子層不能與硅襯底附著的器件可靠性問題；硅電容單元通過疊層的方式實現(xiàn)互連，大為提高了電容量。

技術特征：

1.一種高壓硅電容，其特征在于，所述高壓硅電容包括：若干硅電容單元；

2.如權利要求1所述的高壓硅電容，其特征在于，對于每一所述深通孔，所述鎢導電層與所述介質層之間設有一層tin勢壘層，所述介質層與所述內壁之間設有另一層tin勢壘層。

3.如權利要求1所述的高壓硅電容，其特征在于，所述介質層為non介質層；

4.如權利要求3所述的高壓硅電容，其特征在于，所述non介質層厚度達到2μm以上。

5.如權利要求1所述的高壓硅電容，其特征在于，所述硅電容單元分為上電極區(qū)域和下電極區(qū)域；

6.如權利要求5所述的高壓硅電容，其特征在于，每一所述上電極區(qū)域內的深通孔的數(shù)量相同，并且每一所述上電極區(qū)域內的深通孔在晶圓基準面的投影彼此重合。

7.如權利要求6所述的高壓硅電容，其特征在于，每一所述下電極區(qū)域內的深通孔的數(shù)量相同，上下相鄰兩層下電極區(qū)域內的深通孔在晶圓基準面的投影重合。

8.如權利要求6所述的高壓硅電容，其特征在于，每一所述下電極區(qū)域內的深通孔的數(shù)量相同，上下相鄰兩層下電極區(qū)域內的深通孔在晶圓基準面的投影不重合。

9.如權利要求6所述的高壓硅電容，其特征在于，從上到下所述下電極區(qū)域內的深通孔的數(shù)量依次減少，上下相鄰兩層中上層下電極區(qū)域內的深通孔在晶圓基準面的投影覆蓋下層下電極區(qū)域內的深通孔在晶圓基準面的投影。

10.一種電子設備，其特征在于，所述電子設備包括權利要求1至9中任一項所述的高壓硅電容。

技術總結
本公開提供一種高壓硅電容以及電子設備，高壓硅電容包括：若干硅電容單元；硅電容單元通過疊層的方式進行互連；每一硅電容單元包括在同一硅襯底上刻蝕出的若干深通孔；對于每一深通孔，從中心軸到內壁之間依次設有鎢導電層和介質層；深通孔是由采用半導體深槽工藝刻蝕出的深溝槽，再通過將晶圓的背面減薄去除深溝槽的底部得到的。本公開中硅電容單元通過將溝槽底部圓弧角落磨除，消除電場在底部圓弧聚集，達到超高壓的目標，提升了耐壓性能及可靠性；硅電容單元中NON介質層具有更高的雪崩門限電場及介電常數(shù)，能夠進一步提升耐壓能力及電容密度；硅電容單元通過疊層的方式實現(xiàn)互連，大為提高了電容量。

技術研發(fā)人員：沈莉莉,唐忠
受保護的技術使用者：咖博技術（上海）有限公司
技術研發(fā)日：
技術公布日：2024/12/10