本發(fā)明的實施例和實現(xiàn)涉及集成電路，特別是低壓電容元件。

背景技術(shù)：

1、實際上，用于處理集成電路的射頻信號的部件和模擬部件特別需要具有用于低電壓(通常用于其端子處接近0v的電壓)的線性電容值的電容器。

2、例如，在0.0v和0.5v之間，小于電容值的10％至15％的變化被認為是可接受的。

3、通常，這種電容器是由通過例如mom(金屬-氧化物-金屬)類型的電介質(zhì)層分離的導(dǎo)電材料的兩層的界面制成的。

4、然而，根據(jù)該方法(mom類型)制成的電容器具有例如大約3ff/μm2的相對低的每單位面積的電容值，并且可以占到集成電路的模擬部件的容量的10％，以及用于處理集成電路的射頻信號的部件的容量的50％。

5、用于mos(金屬-氧化物-硅)類型的電容器的常規(guī)技術(shù)在表面電容值方面提供了更好的性能，但在低電壓變化方面提供了更差的性能。

6、因此，值得增加集成電路電容器的表面電容值，同時保持該低電壓值的可接受的變化。

技術(shù)實現(xiàn)思路

1、為此，根據(jù)一個方面，提出了一種集成電路，包括具有第一導(dǎo)電類型的半導(dǎo)體阱和至少一個電容元件，至少一個電容元件包括：第一電極，包括位于具有第一導(dǎo)電類型的半導(dǎo)體阱上方的第一導(dǎo)電層；第二電極，包括在第一層上方的第二導(dǎo)電層、高度摻雜有與第一導(dǎo)電類型相對的第二導(dǎo)電類型的表面區(qū)域，該表面區(qū)域位于阱中以及阱的表面上和第一層下方；以及將第一電極和第二電極分離的電極間電介質(zhì)區(qū)域。

2、位于阱表面上的，高度摻雜有與阱的第一導(dǎo)電類型相反的第二導(dǎo)電類型的表面區(qū)域形成具有高密度少數(shù)載流子的局部區(qū)域，允許通過反轉(zhuǎn)進行線性操作(即，具有電容值的有限變化)并通過反轉(zhuǎn)引入表面電容值的增加。電容元件還表現(xiàn)出良好的累積性能。

3、例如，根據(jù)該方面的電容元件的表面電容值可以是大約9ff/μm2。

4、根據(jù)一個實施例，表面區(qū)域在阱的面對第一導(dǎo)電層的整個表面之上延伸。

5、實際上，在第二電極和第一電極的界面處的阱的整個表面之上的表面區(qū)域的存在允許改善低壓電容值的線性。

6、例如，上述表面積的厚度小于10nm，優(yōu)選地小于5nm。

7、根據(jù)一個實施例，電介質(zhì)區(qū)域包括在第一導(dǎo)電層和表面區(qū)域之間的第一電介質(zhì)層，例如隧道氧化物，以及在第一導(dǎo)電層和第二導(dǎo)電層之間的第二電介質(zhì)層，例如柵極氧化物。

8、根據(jù)一個實施例，電容元件包括：高度摻雜有第一導(dǎo)電類型的第一觸點，其將阱電連接到第二電極，以及高度摻雜有第二導(dǎo)電類型的第二觸點，其將表面區(qū)域電連接到第二電極。

9、因此，在第二電極與阱電連接并包括第二導(dǎo)電層的情況下，第一和第二電極之間的界面的表面位于第一導(dǎo)電層的任一側(cè)上。與常規(guī)配置相比，這允許表面電容值加倍。

10、根據(jù)一個實施例，集成電路包括分別包含所述至少一個電容元件的去耦電容器和/或補償電路和/或射頻信號接收線濾波器。

11、根據(jù)另一方面，提出了一種用于電容元件的制造方法，包括：形成第一電極，其包括在具有第一導(dǎo)電類型的半導(dǎo)體襯底上形成第一導(dǎo)電層；形成第二電極，其包括在第一層上形成第二導(dǎo)電層并在第一層的下方和阱的表面上設(shè)置高度摻雜有與第一導(dǎo)電類型相對的第二導(dǎo)電類型的表面區(qū)域；以及形成電分離第一電極和第二電極的電極間電介質(zhì)區(qū)域。

12、根據(jù)一個實施例，在半導(dǎo)體阱的面對第一導(dǎo)電層的整個表面上進行表面區(qū)域的設(shè)置。

13、根據(jù)一個實施例，表面區(qū)域的設(shè)置被配置為形成上述表面區(qū)域，其厚度小于10nm，優(yōu)選小于5nm。

14、根據(jù)一個實施方案，表面區(qū)域的設(shè)置利用20kev的能量和3.0×1013cm-2的表面濃度執(zhí)行。

15、根據(jù)一個實施例，電介質(zhì)區(qū)域的形成包括在第一導(dǎo)電層和表面區(qū)域之間形成第一電介質(zhì)層，以及在第一導(dǎo)電層和第二導(dǎo)電層之間形成第二電介質(zhì)層。

16、根據(jù)一個實施例，該方法包括形成高度摻雜有第一導(dǎo)電類型的第一觸點以將阱電連接到第二電極，以及形成高度摻雜有第二導(dǎo)電類型的第二觸點以將表面區(qū)域電連接到第二電極。

17、根據(jù)一個實施例，第一導(dǎo)電層的上述形成是包括還共同形成浮柵晶體管的浮柵的步驟的一部分，所述第二導(dǎo)電層的上述形成是包括還共同形成所述浮柵晶體管的控制柵極的步驟的一部分，所述表面區(qū)域的上述設(shè)置是包括還共同在所述浮柵晶體管的溝道區(qū)域中形成反作用設(shè)置的步驟的一部分，并且所述電極間電介質(zhì)區(qū)域的共同形成是包括還共同在所述浮柵和所述溝道區(qū)域之間形成電介質(zhì)層以及在所述浮柵和所述控制柵極之間形成電介質(zhì)層的步驟的一部分。

18、因此，根據(jù)該實施例的電容元件的制造在提供用于制造浮柵晶體管的上述步驟的實現(xiàn)的技術(shù)鏈中完全沒有。

技術(shù)特征：

1.一種集成電路電容器，包括：

2.根據(jù)權(quán)利要求1所述的集成電路電容器，還包括：

3.根據(jù)權(quán)利要求2所述的集成電路電容器，其中所述接觸區(qū)域與所述摻雜區(qū)域接觸。

4.根據(jù)權(quán)利要求2所述的集成電路電容器，其中所述接觸區(qū)域的摻雜水平超過所述半導(dǎo)體襯底的摻雜水平。

5.根據(jù)權(quán)利要求1所述的集成電路電容器，還包括：

6.根據(jù)權(quán)利要求5所述的集成電路電容器，其中所述接觸區(qū)域與所述摻雜區(qū)域接觸。

7.根據(jù)權(quán)利要求5所述的集成電路電容器，其中所述接觸區(qū)域的摻雜水平超過所述摻雜區(qū)域的摻雜水平。

8.根據(jù)權(quán)利要求1所述的集成電路電容器，還包括：使所述第一導(dǎo)電層與所述半導(dǎo)體襯底的所述摻雜區(qū)域絕緣的電介質(zhì)層，以及使所述第二導(dǎo)電層與所述第一導(dǎo)電層絕緣的電介質(zhì)層。

9.根據(jù)權(quán)利要求1所述的集成電路電容器，其中所述摻雜區(qū)域的厚度小于10nm。

10.根據(jù)權(quán)利要求1所述的集成電路電容器，其中所述摻雜區(qū)域的厚度小于5nm。

11.根據(jù)權(quán)利要求1所述的集成電路電容器，其中所述集成電路電容器是以下中的一者：去耦電容器、補償電路或射頻信號濾波器電容器。

12.一種制造方法，包括：

13.根據(jù)權(quán)利要求12所述的方法，還包括：將所述摻雜表面觸點電連接到所述第二電容器電極。

14.根據(jù)權(quán)利要求12所述的方法，還包括：

15.根據(jù)權(quán)利要求12所述的方法，其中所述摻雜表面區(qū)域的厚度小于10nm。

16.根據(jù)權(quán)利要求12所述的方法，其中所述摻雜表面區(qū)域的厚度小于5nm。

技術(shù)總結(jié)
本申請的各實施例涉及包括電容元件的集成電路和制造方法。集成電路的電容元件包括第一電極和第二電極。第一電極由位于摻雜有第一導(dǎo)電類型的半導(dǎo)體阱上方的第一導(dǎo)電層形成。第二電極由位于半導(dǎo)體阱的第一導(dǎo)電層上方的第二導(dǎo)電層形成。第二電極還由半導(dǎo)體阱內(nèi)的表面區(qū)域形成，該表面區(qū)域高度摻雜有與第一導(dǎo)電類型相反的第二導(dǎo)電類型，其中表面區(qū)域位于第一導(dǎo)電層下方。電極間電介質(zhì)區(qū)域?qū)⒌谝浑姌O和第二電極電分離。

技術(shù)研發(fā)人員：A·馬扎基
受保護的技術(shù)使用者：意法半導(dǎo)體（魯塞）公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/12/10