本發(fā)明屬于放大器，具體涉及一種基于電容堆疊的浮動反相放大器及其應(yīng)用。

背景技術(shù)：

1、隨著集成電路工藝的持續(xù)推進，電源電壓逐漸降低，而器件的閾值電壓并不會隨著電源電壓成比例降低。在這種條件下，晶體管的柵源電壓和過驅(qū)動電壓下降，這會使其更多地工作在亞閾值區(qū)，進而導(dǎo)致速度下降、噪聲變大等問題。同樣地，放大器的速度、增益、擺幅也會降低，噪聲性能也會變差；如何在低電源電壓下設(shè)計更高性能的放大器成為一個難題。

2、在低電源電壓下增加過驅(qū)動電壓的方法主要在于降低晶體管的閾值電壓或增大晶體管的柵源電壓。降低閾值電壓可以通過正向體偏置的方法實現(xiàn)，但是正向體偏置一方面會使得晶體管和襯底之間的寄生pn結(jié)正偏，晶體管漏電流增加，另一方面也會引入額外的噪聲，影響放大器的性能；增大晶體管的柵源電壓可以采用電容偏置的方法，但是通常需要引入額外的熱噪聲。

3、例如文獻[劉寶宏,陳東坡,毛軍發(fā).一種采用正體偏置和增益增強技術(shù)的低電壓低功耗低噪聲放大器[c]//中國電子學(xué)會.?2009年全國微波毫米波會議論文集(下冊).?上海交通大學(xué)電子信息和電氣工程學(xué)院,?2009:4]提出了一種基于正向體偏置技術(shù)的放大器，其通過將n型mos管的體端接到一個正偏電壓，從而等效降低mos管的閾值電壓，增加了晶體管的過驅(qū)動電壓；但是正向體偏置技術(shù)一方面會使得晶體管和襯底之間的寄生pn結(jié)正偏，晶體管漏電流增加，另一方面也會引入額外的噪聲。公開號為cn117728778a的中國專利申請中提出了一種基于電容偏置技術(shù)的浮動反相放大器，其通過使用電容偏置增大了晶體管的柵源電壓，使得浮動反相放大器在低于1v的供電下工作，但是該放大器需要額外的偏置電路，也會引入額外的采樣熱噪聲，影響放大器的性能。

技術(shù)實現(xiàn)思路

1、鑒于上述，本發(fā)明提供了一種基于電容堆疊的浮動反相放大器，過電容堆疊技術(shù)創(chuàng)造2倍vdd的浮動電源，從而增加了低電源電壓下晶體管的柵源電壓，使得放大器的性能提升。

2、一種基于電容堆疊的浮動反相放大器，包括差分結(jié)構(gòu)的反相器以及電容充放電陣列，所述電容充放電陣列利用先復(fù)位后首尾相接堆疊的兩個電容對反相器進行供電。

3、進一步地，所述反相器包括兩個pmos管m1和m2、兩個nmos管m3和m4以及兩個開關(guān)s8和s9，其中m1的源極與m2的源極相連并接電容充放電陣列的浮動電源軌，m3的源極與m4的源極相連并接電容充放電陣列的浮動地軌，m1的漏極與m3的漏極以及s8的一端相連作為反相器的反相輸出端，m2的漏極與m4的漏極以及s9的一端相連作為反相器的正相輸出端，m1的柵極與m3的柵極相連作為反相器的正相輸入端，m2的柵極與m4的柵極相連作為反相器的反相輸入端，s8的另一端與s9的另一端相連并接電源電壓vdd，開關(guān)s8和s9的通斷受時鐘信號φ1控制。

4、進一步地，所述電容充放電陣列包括七個開關(guān)s1~s7以及兩個電容cres1和cres2，其中s1的一端接電源電壓vdd，s1的另一端與cres1的一端以及s6的一端相連，s2的一端接電源電壓vdd，s2的另一端與cres2的一端以及s5的一端相連，s5的另一端為電容充放電陣列的浮動電源軌，s6的另一端與cres2的另一端以及s4的一端相連，s4的另一端接地，cres1的另一端與s3的一端以及s7的一端相連，s3的另一端接地，s7的另一端為電容充放電陣列的浮動地軌，開關(guān)s1~s4的通斷受時鐘信號φ1控制，開關(guān)s5~s7的通斷受時鐘信號φ2控制。

5、進一步地，所述時鐘信號φ1與φ2相位互補且存有一定非交疊的死區(qū)時間。

6、進一步地，所述反相器的正相輸入端與反相輸入端的共模電壓為vdd，正相輸出端與反相輸出端的共模電壓為vdd，反相器的供電電源為2倍vdd。

7、進一步地，所述反相器基于共源共柵結(jié)構(gòu)，其包括六個pmos管m1、m2、m5、m6、m7、m8、六個nmos管m3、m4、m9、m10、m11、m12以及兩個開關(guān)s8和s9，其中m1的源極與m2的源極相連并接電容充放電陣列的浮動電源軌，m1的漏極與m5的源極以及m6的源極相連，m2的漏極與m7的源極以及m8的源極相連，m3的源極與m4的源極相連并接電容充放電陣列的浮動地軌，m3的漏極與m9的源極以及m10的源極相連，m4的漏極與m11的源極以及m12的源極相連，m5的漏極與m6的漏極、m9的漏極、m10的漏極以及s8的一端相連作為反相器的反相輸出端，m7的漏極與m8的漏極、m11的漏極、m12的漏極以及s9的一端相連作為反相器的正相輸出端，m1的柵極與m3的柵極、m5的柵極、m8的柵極、m9的柵極以及m12的柵極相連作為反相器的正相輸入端，m2的柵極與m4的柵極、m6的柵極、m7的柵極、m10的柵極以及m11的柵極相連作為反相器的反相輸入端，s8的另一端與s9的另一端相連并接電源電壓vdd，開關(guān)s8和s9的通斷受時鐘信號φ1控制。

8、一種低電源電壓離散時間δ-σ模數(shù)轉(zhuǎn)換器，其從輸入到輸出依次由開關(guān)電容陣列、第一級積分器、第二級積分器、開關(guān)電容模擬加法器、sar(逐次逼近式)量化器連接組成；所述第一級積分器和第二級積分器均采用上述基于電容堆疊的浮動反相放大器。

9、本發(fā)明浮動反相放大器通過電容堆疊的方式將浮動反相放大器電源提升到了2倍vdd；在這種條件下，反相器中的晶體管可以更好地導(dǎo)通，并可使共源共柵結(jié)構(gòu)應(yīng)用到低電源電壓的反相放大器中。此外，使用本發(fā)明浮動反相放大器的adc系統(tǒng)能夠處理共模電壓為vdd幅度達2倍vdd的輸入信號，能夠有效解決超低電壓下輸入信號幅度降低的問題，提升系統(tǒng)信噪比。

技術(shù)特征：

1.一種基于電容堆疊的浮動反相放大器，其特征在于：包括差分結(jié)構(gòu)的反相器以及電容充放電陣列，所述電容充放電陣列利用先復(fù)位后首尾相接堆疊的兩個電容對反相器進行供電。

2.根據(jù)權(quán)利要求1所述的一種基于電容堆疊的浮動反相放大器，其特征在于：所述反相器包括兩個pmos管m1和m2、兩個nmos管m3和m4以及兩個開關(guān)s8和s9，其中m1的源極與m2的源極相連并接電容充放電陣列的浮動電源軌，m3的源極與m4的源極相連并接電容充放電陣列的浮動地軌，m1的漏極與m3的漏極以及s8的一端相連作為反相器的反相輸出端，m2的漏極與m4的漏極以及s9的一端相連作為反相器的正相輸出端，m1的柵極與m3的柵極相連作為反相器的正相輸入端，m2的柵極與m4的柵極相連作為反相器的反相輸入端，s8的另一端與s9的另一端相連并接電源電壓vdd，開關(guān)s8和s9的通斷受時鐘信號φ1控制。

3.根據(jù)權(quán)利要求1所述的一種基于電容堆疊的浮動反相放大器，其特征在于：所述反相器基于共源共柵結(jié)構(gòu)，其包括六個pmos管m1、m2、m5、m6、m7、m8、六個nmos管m3、m4、m9、m10、m11、m12以及兩個開關(guān)s8和s9，其中m1的源極與m2的源極相連并接電容充放電陣列的浮動電源軌，m1的漏極與m5的源極以及m6的源極相連，m2的漏極與m7的源極以及m8的源極相連，m3的源極與m4的源極相連并接電容充放電陣列的浮動地軌，m3的漏極與m9的源極以及m10的源極相連，m4的漏極與m11的源極以及m12的源極相連，m5的漏極與m6的漏極、m9的漏極、m10的漏極以及s8的一端相連作為反相器的反相輸出端，m7的漏極與m8的漏極、m11的漏極、m12的漏極以及s9的一端相連作為反相器的正相輸出端，m1的柵極與m3的柵極、m5的柵極、m8的柵極、m9的柵極以及m12的柵極相連作為反相器的正相輸入端，m2的柵極與m4的柵極、m6的柵極、m7的柵極、m10的柵極以及m11的柵極相連作為反相器的反相輸入端，s8的另一端與s9的另一端相連并接電源電壓vdd，開關(guān)s8和s9的通斷受時鐘信號φ1控制。

4.根據(jù)權(quán)利要求2或3所述的一種基于電容堆疊的浮動反相放大器，其特征在于：所述電容充放電陣列包括七個開關(guān)s1~s7以及兩個電容cres1和cres2，其中s1的一端接電源電壓vdd，s1的另一端與cres1的一端以及s6的一端相連，s2的一端接電源電壓vdd，s2的另一端與cres2的一端以及s5的一端相連，s5的另一端為電容充放電陣列的浮動電源軌，s6的另一端與cres2的另一端以及s4的一端相連，s4的另一端接地，cres1的另一端與s3的一端以及s7的一端相連，s3的另一端接地，s7的另一端為電容充放電陣列的浮動地軌，開關(guān)s1~s4的通斷受時鐘信號φ1控制，開關(guān)s5~s7的通斷受時鐘信號φ2控制。

5.根據(jù)權(quán)利要求4所述的一種基于電容堆疊的浮動反相放大器，其特征在于：所述時鐘信號φ1與φ2相位互補且存有一定非交疊的死區(qū)時間。

6.根據(jù)權(quán)利要求2或3所述的一種基于電容堆疊的浮動反相放大器，其特征在于：所述反相器的正相輸入端與反相輸入端的共模電壓為vdd，正相輸出端與反相輸出端的共模電壓為vdd，反相器的供電電源為2倍vdd。

7.一種低電源電壓離散時間δ-σ模數(shù)轉(zhuǎn)換器，其從輸入到輸出依次由開關(guān)電容陣列、第一級積分器、第二級積分器、開關(guān)電容模擬加法器、sar量化器連接組成，其特征在于：所述第一級積分器和第二級積分器均采用如權(quán)利要求1~6任一權(quán)利要求所述的一種基于電容堆疊的浮動反相放大器。

8.?根據(jù)權(quán)利要求7所述的一種低電源電壓離散時間δ-σ模數(shù)轉(zhuǎn)換器，其特征在于：所述浮動反相放大器能夠在低電源電壓下實現(xiàn)超過40db的增益，所述低電源電壓離散時間δ-σ模數(shù)轉(zhuǎn)換器能夠?qū)崿F(xiàn)超過90db?sndr的精度。

技術(shù)總結(jié)
本發(fā)明公開了一種基于電容堆疊的浮動反相放大器，其通過電容堆疊的方式將浮動反相放大器電源提升到了2倍V<subgt;DD</subgt;；在這種條件下，反相器中的晶體管可以更好地導(dǎo)通，并可使共源共柵結(jié)構(gòu)應(yīng)用到低電源電壓的反相放大器中。此外，使用本發(fā)明浮動反相放大器的ADC系統(tǒng)能夠處理共模電壓為V<subgt;DD</subgt;幅度達2倍V<subgt;DD</subgt;的輸入信號，能夠有效解決超低電壓下輸入信號幅度降低的問題，提升系統(tǒng)信噪比。

技術(shù)研發(fā)人員：譚志超,陳偉強
受保護的技術(shù)使用者：浙江大學(xué)
技術(shù)研發(fā)日：
技術(shù)公布日：2024/12/19