專利名稱：一種功率vmos管的雙隔離驅(qū)動電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種功率VMOS管的驅(qū)動電路，確切地說，涉及一種用于脈寬調(diào)制(PWM)集成電路芯片對開關(guān)用的功率VMOS管的雙隔離驅(qū)動電路，屬于電子電路技術(shù)領(lǐng)域。
VMOS場效應管是在硅片表面上刻蝕出V型凹槽，并利用雙擴散或外延生長等工藝在槽內(nèi)制成的集成電路器件。由于其能利用立體結(jié)構(gòu)提高集成密度，且溝道短、寬長比可以做得很大，沒有二次擊穿效應等優(yōu)點，可以制成擊穿電壓高達千余伏的功率VMOS場效應管和高密度大規(guī)模集成電路，在作為高頻大功率有源器件上獲得廣泛應用。例如，在現(xiàn)代化的高頻、高效、節(jié)能的固態(tài)不間斷電流(UPS)中的AC/DC整流器、DC/DC變換器等電路中就使用了功率VMOS管作為高速開關(guān)器件。目前，普遍采用的利用脈寬調(diào)制(PWM)集成電路器件對開關(guān)用的VMOS功率管的驅(qū)動，是通過隔離變壓器來傳輸信號的。這樣可以把PWM器件與VMOS管之間的控制電壓和高壓隔離開，保證設(shè)備和器件的安全。(如

圖1所示，圖中1為PWM集成器件)，但是，由此帶來的問題是PWM器件在高頻隔離變壓器T。這一感性負載影響下，其輸出特性嚴重變劣，甚至會產(chǎn)生嚴重后果。圖1中A點是VMOS管的驅(qū)動信號波形檢測點，其理想驅(qū)動波形應為前后沿極陡的方波，參見圖2A。但是，在傳統(tǒng)隔離方法下實測波形如圖2B所示。該波形畸變嚴重首先是前后沿變緩，使VMOS管在“0”和“1”態(tài)翻轉(zhuǎn)時，存在了模擬狀態(tài)，工作在放大區(qū)。這樣管子的損耗功率大大增加，管子發(fā)熱嚴重，致使電路工作效率降低，性能變壞。其次是在輸出“0”態(tài)時，存在一個3～5伏的寄生振蕩，將破壞VMOS管的截止狀態(tài)，引起誤導通。對于連接成橋式開關(guān)的電路，這種誤導通，更是有擊穿管子的危險。因此，后者的破壞性比前者還要嚴重。PWM集成器件與感性器件(變壓器)直接連接，必然會存在上述嚴重的技術(shù)缺陷。
本發(fā)明的目的是提供一種用于脈寬調(diào)制(PWM)集成電路芯片對開關(guān)用的功率VMOS管的雙隔離驅(qū)動電路，能夠克服上述傳統(tǒng)驅(qū)動電路所存在的缺陷。
本發(fā)明是這樣實現(xiàn)的它仍然包含有高頻隔離變壓器To，其特征是把脈寬調(diào)制(PWM)集成電路芯片的輸出端先通過一個由半導體三極管V1～V4組成的全橋電路后接至高頻隔離變壓器To的初級，在該變壓器To的次級又接入一個整形電路才與功率VMOS管連接。換句話說，所謂雙隔離就是在用變壓器隔離VMOS管控制器件之前，又用一個全橋電路把PWM器件與變壓器這一感性負載也隔離開，以避免感性器件對PWM器件的影響，使PWM的負載基本上呈阻性;同時又對經(jīng)變壓器傳輸后的波形進行整形，以致最終使驅(qū)動波形實現(xiàn)理想化。
下面結(jié)合附圖及實施例，對本發(fā)明作出詳細闡述。
圖1是功率VMOS管的傳統(tǒng)隔離驅(qū)動電路。
圖2是功率VMOS管驅(qū)動波形的示意圖(A為理想化波形，B為在傳統(tǒng)隔離驅(qū)動電路中實測波形)。
圖3是本發(fā)明的電路結(jié)構(gòu)示意框圖。
圖4是本發(fā)明的全橋隔離電路電原理圖。
圖5是本發(fā)明的整形電路電原理圖。
圖3中，1為脈寬調(diào)制(PWM)集成電路芯片，例如SG3525A型號的集成器件。2為全橋隔隔電路，To為高頻隔離變壓器，3為整形電路。本發(fā)明的電原理圖詳見圖4、5。
如圖4所示，本發(fā)明的第一步隔離是由兩個小功率VMOS管(V1、V2)和兩個晶體管(V3、V4)及其外圍電阻組成的全橋電路完成的，以便把電感性器件-變壓器To與PWM器件相隔開。這里，V1、V2選用小功率VMOS管，以提高其開關(guān)速度，V3、V4選用晶體管，以提高抗干擾能力。其中V1、V2的柵極分別通過電阻R1、R3接至PWM芯片的輸出端，此兩管的柵極與源極之間分別并聯(lián)一個電阻R2、R4，兩管的源極接地。V1、V2的漏極分別與V3、V4的集電極和高頻隔離變壓器To的初級兩端相連，V3、V4的發(fā)射極與基極之間分別并聯(lián)電阻R5和R7，V3、V4的發(fā)射極接電源。
該電路的工作原理是脈寬調(diào)制(PWM)集成器件輸出信號，經(jīng)過R1、R3傳輸，分別在R2、R4上建立壓降，使V1、V2輪流導通，其相位正好相差半周。例如使用SG3525芯片時，在14腳高電平作用下，使V1導通時，由于V4的基極通過R8接在V1的漏極上，V4也隨之導通;這時11腳的低電平使V2、V3截止。而當V2、V3導通時，V1、V4又處截止狀態(tài)，To初級又獲得下正、上負的瞬時電壓。上述過程不斷重復，源源不斷地將PWM信號經(jīng)To傳至后級。本文前面已經(jīng)指出，SG3525A這樣一些PWM器件很不適應感性負載，這里作為隔離全橋V1～V4的出現(xiàn)，把具有電感性質(zhì)的元件To被隔離開，使PWM器件直接所帶負載已不是To的初級，而是電阻R1、R2(或R3、R4)及V1、V2的輸入等效電容，故其控制波形已十分接近理想化了。
第二步隔離是由變壓器To承擔的，其任務(wù)是把PWM的低壓與主電路的高壓隔開，要求變壓器To應有良好的高壓絕緣特性。
經(jīng)過變壓器To傳輸后的驅(qū)動信號，前后沿都會產(chǎn)生滯后，并且截止區(qū)內(nèi)還有毛刺存在。如用此波形直接驅(qū)動VMOS管，控制質(zhì)量仍很差。因此，本發(fā)明在To的輸出與VMOS管之間設(shè)置了一個由裝有有源門坎，以抑制干擾的反相器V5、電壓比較器N和圖騰式驅(qū)動電路V6、V7組成的整形電路3，其電原理圖參見圖5。
如圖5所示，其中抑制干擾毛刺信號的有源門坎是由電阻R11和其穩(wěn)壓值即為門限電壓(5V)的穩(wěn)壓管D2組成，反相器V5的源極接于R11與D2之間。由于干擾毛刺的頻率達到50MHz以上，一般性濾波或無源門坎(如穩(wěn)壓二極管)對這么高的干擾信號已無力抑制，而通過R11對D2預先加上電壓，其能量大大高于干擾信號，致使接在D2穩(wěn)壓值上的V5始終處于截止狀態(tài)，而只有明顯高出有源門坎(D2穩(wěn)壓值)的正常信號才能使V5導通。圖5中D1的作用是防止有源門坎通過R10過多消耗能量，應選用結(jié)電容小于2PF的高速開關(guān)二極管。理論分析與實施試驗的實踐都可證明，R11、D2有源門坎的引入大大提高了抗干擾性能。
整形電路中的電壓比較器N是用于在控制信號達到參考電壓(圖5中為7V)時，輸出波形產(chǎn)生階躍，使波形理想化，同時還可進一步濾去毛刺干擾，以提高整機可靠性，加快工作速度，保證整個電源的內(nèi)耗處于最低的數(shù)值。本發(fā)明中的電壓比較器N的型號有限定要求，應選用LM701C或LM319這種高速、并且特別適合脈沖幅度鑒別的品種，否則仍不能有效完成本電路功能。本電路的工作流程是在To傳輸?shù)牡碗娖?含干擾電平)作用下，V5截止、V6截止，同時由于電壓比較器N的反向輸入端作為基準端，接于R12、R13的分壓點7～8V上，而N的同向輸入端則接于V5的輸出端(漏級)，V5截止時，N的反向輸入端(V-)電平低于同向輸入端(V+)，即V+＞V-，比較器N輸入出高電平，N＝“1”，R16上的電壓約為電源電壓VDD，V7飽和。在V6截止、V7飽和情況下，整形電路輸出為0。選用小功率Vmos管的目的，是其飽和壓降極低，以確保功率Vmos管(如圖4中的V0)的截止狀態(tài)。干擾電平由于幅值只有5V以下，亦不會使整形器輸出為“1”。
在To傳輸?shù)母唠娖阶饔孟?，V5飽和，V6也隨之飽和，這時的N的同向輸入端電平低于反向輸入端V+＜V-，N輸出低電平，即N＝“0”，R16上的壓降也為0，在V6飽和、V7截止的情況下，整形電路輸出為高電平“1”。
在V6、V7組成的輸出級中，為確保其“圖騰式”驅(qū)動效果，在電源與地之間并聯(lián)兩個相串接的電阻R17、R0，并使R17與R0的連接點與V6、V7的連接點相連通，使輸出能穩(wěn)定可靠。其中R17的作用是在V7導通時由于V6截止，V7沒有得到漏極電流的途徑，從而V7不可能穩(wěn)于OV;電阻R17引入后，雖然V6截止，但R17向V7的漏極提供了一條電流通道，從而使V7能穩(wěn)定地輸出OV電平。同理在整形電路輸出為“1”時，V7雖然截止，但R0為V6的源極提供了飽和電流的通道以確保V6飽和，使輸出穩(wěn)于“1”態(tài)。
通過上述兩種狀態(tài)，使該整形電路具備了波形躍變陡峭、抗干擾性能良好的兩大功能，提高了本發(fā)明的驅(qū)動電路功效。
本發(fā)明已經(jīng)試驗性實施，在應用于高頻開關(guān)電源上取得了滿意的使用效果。在工作頻率f＝60～65KHz，V控＝12V，變壓器To的空載電感為80μH的試驗條件下，采用傳統(tǒng)隔離方法控制時，采樣點A處的波形上升時間為0.8μS，下降時間為1μS，“0”態(tài)振幅達3～5V;而采用本發(fā)明電路控制時，采樣點A處的波形上升和下降時間均為20～40nS，且沒有出現(xiàn)“0”態(tài)振幅現(xiàn)象。
權(quán)利要求
1.一種用于脈寬調(diào)制(PWM)集成電路芯片對開關(guān)用的功率VMOS管的雙隔離驅(qū)動電路，包括有高頻隔離變壓器，其特征是把脈寬調(diào)制(PWM)集成電路芯片的輸出端通過一個由半導體三極管V1～V4組成的、把電感元件(變壓器T。)與PWM芯片隔離開的全橋電路后接至高頻隔離變壓器T。的初級，在該變壓器T。的次級又接入一個整形電路才與功率VMOS管連接。
2.如權(quán)利要求1所述的雙隔離驅(qū)動電路，其特征是所述的全橋隔離電路是由兩個小功率VMOS管(V1、V2)和兩個晶體管(V3、V4)及其外圍電阻組成的，其中V1、V2的柵極分別通過電阻R1、R3接至PWM芯片的輸出端，此兩管的柵極與源極之間分別并聯(lián)一個電阻R2、R4，兩管的源極接地，V1、V2的漏極分別與V3、V4的集電極和高頻隔離變壓器To的初級兩端相連，V3、V4的集電極還通過電阻R8、R6交叉接至另一管的基極，V3、V4的發(fā)射極與基極之間分別并聯(lián)電阻R5和R7，V3、V4的發(fā)射極接電源。
3.如權(quán)利要求1所述的雙隔離驅(qū)動電路，其特征是所述的整流電路是由裝有有源門坎、以抑制干擾的反相器V5，電壓比較器N和圖騰式驅(qū)動電路V6、V7組成的。
4.如權(quán)利要求1或3所述的雙隔離驅(qū)動電路，其特征是所述的抑制干擾信號的有源門坎是由電阻R11和其穩(wěn)壓值即為門限電壓(5V)的穩(wěn)壓管D2組成，反相器V5的源極接于R11與D2之間。
5.如權(quán)利要求1或3所述的雙隔離驅(qū)動電路，其特征是電壓比較器N的型號應選用LM710C或LM319。
6.如權(quán)利要求1或3所述的雙隔離驅(qū)動電路，其特征是在V6、V7組成的輸出級中，在電源與地之間并聯(lián)兩個相串接的電阻R17、R0，并使R17與R0的連接點與V6、V7的連接點相連通，由此構(gòu)成圖騰式驅(qū)動電路。
全文摘要
一種用于脈寬調(diào)制(PWM)集成電路芯片對開關(guān)用的功率VMOS管的雙隔離驅(qū)動電路，是在PWM集成器件的輸出端先接入一個由半導體三極管組成的全橋電路，把PWM器件與變壓器隔離開后才接入把控制電壓與主電路的高壓相隔離的高頻變壓器，并在該變壓器的次級通過一個整形電路后與功率VMOS管相連，該整形電路是由帶有源門坎的反相器、電壓比較器和圖騰式驅(qū)動電路組成。由此可獲得波形躍變陡峭、凈化的理想驅(qū)動波形，且電路功耗低，效率高。
文檔編號H03K17/691GK1070069SQ9210953
公開日1993年3月17日 申請日期1992年8月20日 優(yōu)先權(quán)日1992年8月20日
發(fā)明者萬體嘉, 馬樹民, 夏維新 申請人:北京鐵路局計量管理所