專利名稱：鎖相環(huán)路的時鐘延遲補償及占空控制裝置的制作方法
技術領域：
本發(fā)明涉及視頻信號接收系統(tǒng)的解碼器中的鎖相環(huán)路(下面簡稱為PLL)的時鐘延遲補償及占空控制裝置，更具體地，涉及PLL的占空控制器和時鐘延遲補償器，在其中一相位比較檢測器所接收的兩輸入時鐘的相位被比較以根據(jù)該相位比較的結果在一分頻器中分頻一基準時鐘，該基準時鐘來自該用于得到一結果相位誤差輸出的相位比較檢測器的一振蕩器，由此得來的輸出時鐘的占空率在一占空控制器中被控制以允許相位比較檢測可不受時鐘的占空率的限制而被使用，且時鐘延遲補償器執(zhí)行對在同步PLL中高速運行的系統(tǒng)的時鐘延遲補償?shù)男拚?br> 常規(guī)的PLL由于當分頻一來自振蕩器或壓控振蕩或壓控振蕩器(VCO)的時鐘時要考慮占空率，只能受限制地使用一相位比較控制器。而且，該PLL的相位比較檢測器必須利用具有所接收的兩比較輸入時鐘的50％的占空率的球面波，而相位比較檢測器所接收的兩個比較輸入時鐘的較小的占空率是有利的。因此，相位比較檢測器所接收的兩個比較輸入時鐘間較大的差可導致誤差。這樣，相位比較檢測器的使用受到限制。
而且，相位比較檢測器的比較相差電壓控制一VCO以執(zhí)行第一分頻、第二分頻、多步分頻及固有的邏輯延遲，以利用與一振蕩器同步的相位同步的VCO的輸出頻率，這使得各個信號輸出具有不同的時鐘延遲時間。此時，延遲時間中的誤差帶來了系統(tǒng)中的問題，例如系統(tǒng)在高速運行時出現(xiàn)故障及低精確度。
下面，將參照

圖1描述常規(guī)PLL的一個例子。
該PLL包括視頻系統(tǒng)內用于產生一振蕩時鐘的振蕩器20、用于分頻從振蕩器20中振蕩產生的基準時鐘的分頻器21，及用于接收通過分頻器21的時鐘的相位比較檢測器22。并且，VCO23控制振蕩來自相位比較檢測器22的時鐘，分頻器24-1分頻從VCO23振蕩產生的時鐘，且分頻電路部分25接收經由相位比較檢測呂22和VCO23的已經在分頻器24-1中被分頻的時鐘以對其重復地分頻。
在上述構成的常規(guī)PLL中，自振蕩器20振蕩產生的基準時鐘A1通過分頻器21被提供給相位比較檢測器22。同時，自VCO23振蕩產生的時鐘A5被分頻并被提供給相位比較檢測器22，以使來自比較兩個信號輸入A2和A3的相位比較檢測器22的相位誤差輸出A4控制VCO23，VCO23的輸出A5通過分頻器25被反饋至相位比較檢測器22。
來自分頻器25的與輸出A5同時產生的輸出A6、A7和A8被提供給一圖象接收機(未示出)。
在另一方面，比較相差電壓A4控制VCO23，以使與振蕩器20同步的相位同步的VCO23的輸出頻率被25-1和25-2初步分頻且被25-3二次分頻，從而具有不同的時鐘延遲時間。這樣，該延遲時間中的誤差導致了當系統(tǒng)高速運行時的故障或低精確度。
更具體地，當圖1中所說明的PLL的相位比較檢測器是以一邏輯電路設計時，由異邏輯電路所構成的相位比較檢測器的相位比較器必須使用具有由其兩輸入端子接收的時鐘的50％占空率的球面波。除此以外，當相位比較檢測器是以RS觸發(fā)邏輯電路設計時，由RS觸發(fā)器所構成的相位比較檢測器的兩輸入端子所接收的相位比較時鐘的占空率最好小一些。較大的占空率可能引致誤差。如果相位比較檢測器是由摩托羅拉公司的MC4044設計的，當相位比較檢測器的兩個輸入端子所接收的兩個時鐘的相位被如通常地提供時，相位比較檢測器不提供輸出時鐘。
日本專利公開平成6-309799號(題為“磁記錄/再生裝置”)公開了一種減少磁記錄/再生裝置的誤差率的技術。使用多值的振幅相位調制的該磁記錄/再生裝置包括通過一重放信號再生載波和時鐘的載波-時鐘再生器，及一用于根據(jù)來自一調解器的兩種類型的解調信號輸出一載波延遲控制信號至一載波可變延遲電路及輸出一時鐘延遲控制信號至一時鐘可變延遲電路，以控制載波與時鐘的延遲量，以使解碼的數(shù)字信號的誤差率為最低。在該磁記錄/再生裝置中，在以不同的載波和相位記錄在磁帶上的信號的基礎上執(zhí)行修正，而不要求對載波和時鐘的初始相位的控制，并且誤差率得到有效的降低。然而，通過這種技術并未完全解決上述已有技術的問題。
本發(fā)明意在解決上述問題，因此，本發(fā)明的一個目的在于提供一種通過增加一用于時鐘延遲補償?shù)碾娐范山鉀Q時鐘延遲的PLL。
為了實現(xiàn)本發(fā)明的上述目的，提供了一種視頻信號接收系統(tǒng)的鎖相環(huán)路，其包括一振蕩器，一分頻器、一相位比較檢測器、一壓控振蕩器、一M-分頻器及一分頻電路部分，并且還具有一在該振蕩器的輸出端子與一L-分頻器的輸入端子之間的用于選擇由該振蕩器振蕩產生的輸出及一外部振蕩產生的外部振蕩時鐘的選擇器，一在該L-分頻電路的輸出端子與該相位比較檢測器的一輸入端子之間的用于控制占空率的第一占空控制器，一在該M-分頻器的輸入端子與該VCO的輸出端子之間用于提供一輸出至相位比較檢測器的第二占空控制器，及一由與至少一個分頻電路相對應的至少一個電路構成的時鐘延遲電路部分，該至少一個分頻電路用于分頻由相位比較檢測器的輸出所控制的該壓控振蕩器的輸出頻率。
通過結合附圖對優(yōu)選實施例的描述，本發(fā)明的上述目的及其它優(yōu)點將變得明顯，其中圖1示出了傳統(tǒng)的鎖相環(huán)路的方框圖；和圖2示出了根據(jù)本發(fā)明的鎖相環(huán)路的方框圖。
參照圖2，根據(jù)本發(fā)明的PLL包括一具有用于生成一內部振蕩時鐘的振蕩器20和用于選擇由振蕩器20振蕩產生的輸出及外部振蕩產生的外部振蕩時鐘的選擇器20-1的振蕩輸出單元1。還包括一具有L-分頻器21-1、占空控制器21-2、相位比較檢測器22、VCO23、M-分頻器24-1及占空控制器24-2的比較控制單元2，其用來比較及控制來自振蕩輸出單元1的時鐘。分頻電路單元25由至少一個分頻器，即本實施例中的N1-分頻器、N2-分頻器及N3-分頻器25-1、25-2及25-3組成，用于分頻VCO23的輸出頻率。時鐘延遲電路單元26由至少一個時鐘延遲電路，即本實施例中的三個時鐘延遲電路26-1、26-2及26-3組成，用于對在分頻電路單元25中分頻的時鐘延遲時間進行調節(jié)，最大可調節(jié)一個周期。
根據(jù)如上構成的PLL的時鐘延遲補償器及占空控制器，來自內部振蕩器20的輸出B1和外部振蕩產生的外部振蕩時鐘通過選擇器20-1被選擇，且在L-分頻器21-1中被分頻的輸出B2的占空率在占空控制器21-2中被控制，以將結果提供給相位比較檢測器22。通過比較兩輸入信號B3和B4獲得的相位比較檢測器22的相位誤差輸出B5控制VCO23，VCO23反過來經過M-分頻器24-1和占空控制器24-2將反饋作用至相位比較檢測器22。
在另一方面，相位比較檢測器22的比較相位差電壓B5控制VCO23以使其與振蕩20同步，以使VCO23的輸出頻率B7被初次分頻N1和N2，并被二次分頻N3而使各輸出具有不同的時鐘延遲時間。因此，增加了進行時鐘延遲補償?shù)碾娐芬哉{節(jié)VCO23的輸出B7的時鐘延遲時間，最多可調節(jié)一個周期。
在如上所述的本發(fā)明的PLL中，當確定精度、頻率及穩(wěn)定性時，在分頻器中被分頻的信號的占空率可在占空控制器中控制，以解決受限制地使用相位比較檢測器的問題。另外，其相位互相比較的兩個時鐘的占空率被調節(jié)以解決受限制地使用相位比較控制器的問題。并且，增加了一時鐘延遲補償器以解決在延遲時間中發(fā)生誤差而導致系統(tǒng)在高速運行時發(fā)生故障或低精確度的問題。
雖然結合具體的實施例對本發(fā)明進行具體的顯示和描述，但對于熟悉本領域的人員而言，顯然可以在不脫離所附權利要求定義的本發(fā)明精神與范圍的情況下，做出各種形式的和細節(jié)上的改變。
權利要求
1.一種視頻信號接收系統(tǒng)的鎖相環(huán)路，包括一用于生成振蕩時鐘的振蕩電路、用于分頻來自所述振蕩電路的一基準時鐘的分頻電路、用于接收經過所述分頻電路的一時鐘的相位比較檢測電路、用于控制振蕩來自所述相位比較檢測電路的時鐘的壓控振蕩電路、用于分頻來自所述壓控振蕩電路的振蕩時鐘的一M-分頻電路，及由至少一個用于接收以分頻在經所述相位比較檢測電路通過所述壓控振蕩電路之前在所述M-分頻電路被分頻的時鐘的分頻電路構成的分頻電路部分，其中，所述鎖相環(huán)路的時鐘延遲補償及占空控制裝置通過加入以下電路得到位于所述振蕩電路的一輸出端子與一L-分頻電路的一輸入端子之間，用于選擇由所述振蕩電路振蕩產生的輸出及一外部振蕩產生的外部振蕩時鐘的選擇電路；位于所述L-分頻電路的一輸出端子與所述相位比較檢測電路的一輸入端子之間，用于控制占空率的第一占空控制電路；位于所述M-分頻電路的一輸出端子間，用于提供一輸出至所述相位比較檢測電路的第二占空控制電路，及由與該至少一個分頻電路相對應的至少一個電路構成的一時鐘延遲電路部分，該至少一個分頻電路用于分頻由所述相位比較檢測電路的輸出所控制的所述壓控振蕩電路的輸出頻率。
2.如權利要求1所述的鎖相環(huán)路的時鐘延遲補償及占空控制裝置，其中所述第一占空控制電路控制由所述L-分頻電路分頻的輸出的占空率。
3.如權利要求1所述的鎖相環(huán)路的時鐘延遲補償及占空控制裝置，其中所述第二占空控制電路控制由來自所述壓控振蕩電路的振蕩時鐘的分頻出的輸出的占空率，以使得來自所述壓控振蕩電路的所述時鐘經由所述M-分頻電路與所述相位比較檢測電路的一比較頻率相對應。
4.如權利要求1所述的鎖相環(huán)路的時鐘延遲補償及占空控制裝置，其中所述時鐘延遲電路部分對來自所述分頻電路部分的各個信號的不同的時鐘延遲時間進行補償。
5.如權利要求1所述的鎖相環(huán)路的時鐘延遲補償及占空控制裝置，其中所述壓控振蕩電路的所述輸出經所述M-分頻電路和占空控制電路被反饋給所述相位比較檢測電路。
全文摘要
視頻信號接收系統(tǒng)的鎖相環(huán)路的時鐘延遲補償及占空控制，一相位比較檢測器接收的兩輸入時鐘的相位被比較以根據(jù)該比較結果在一分頻器中分頻來自一振蕩器的一基準時鐘，輸出時鐘的占空率在一占空控制器中被控制以使相位比較檢測器不受時鐘的占空率的影響地被使用，且一時鐘延遲補償器進行對鎖相環(huán)路中的時鐘延遲補償進行修正，從而當在占空控制器中確定精度、頻率及穩(wěn)定性時控制在分頻器中被分頻的信號的占空率，并通過時鐘延遲補償器對延遲時間的誤差進行修正。
文檔編號H03K5/156GK1147178SQ9512118
公開日1997年4月9日 申請日期1995年12月29日 優(yōu)先權日1994年12月30日
發(fā)明者李承永 申請人:現(xiàn)代電子產業(yè)株式會社