專利名稱：一種端接網(wǎng)絡(luò)與控制電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用在傳輸線路的接收端匹配電阻抗的端接網(wǎng)絡(luò)。
現(xiàn)有技術(shù)描述接收傳輸線路上的高頻電信號需要在線路的接收端安裝端接網(wǎng)絡(luò)。這種用于接收高頻電信號的端接網(wǎng)絡(luò)可以和接收器集成在一塊集成電路中。端接網(wǎng)絡(luò)一般使用無源元件，如電阻器等。利用任一給定的可行的集成電路技術(shù)，集成電路能確保可靠工作的接收頻率都受制造方法的不同和溫度的變化的限制。這是由于制造方法的不同和溫度的變化影響了端接網(wǎng)絡(luò)的阻抗，使得傳輸線路和端接網(wǎng)絡(luò)的阻抗不匹配所致。
如果端接網(wǎng)絡(luò)的輸入阻抗與制造方法的不同和溫度的變化無關(guān)，能夠與傳輸線路的特性阻抗精確匹配，那么能確保集成電路可靠工作的最大頻率就會提高。
因此，如何在集成電路中實(shí)現(xiàn)一個(gè)端接網(wǎng)絡(luò)，使得用任一給定的集成電路技術(shù)，集成電路能確?？煽抗ぷ鞯淖畲箢l率都能提高就成為技術(shù)上的難題。US 4,837,459描述了一種與制造方法的不同和溫度的變化無關(guān)的電壓發(fā)生器。
另外從技術(shù)上我們已經(jīng)知道，晶體管，如場效應(yīng)晶體管(FETs)，可當(dāng)作電阻器用在端接網(wǎng)絡(luò)中。通過控制這些晶體管，可以編程設(shè)定端接網(wǎng)絡(luò)的阻抗，使其與端接網(wǎng)絡(luò)連接的傳輸線路的不同特性阻抗相匹配。
發(fā)明描述本發(fā)明的目標(biāo)是解決上述難題，即如何在集成電路中實(shí)現(xiàn)一個(gè)端接網(wǎng)絡(luò)，使得利用任一給定的集成電路技術(shù)，能確保集成電路可靠工作的最大頻率都能提高。
以上目標(biāo)是通過提供一種包括一個(gè)或多個(gè)晶體管的端接網(wǎng)絡(luò)以及控制這些晶體管的阻抗的控制電路來實(shí)現(xiàn)的。控制電路包括一個(gè)參考晶體管，它與端接網(wǎng)絡(luò)的晶體管集成在同一塊集成電路中?？刂齐娐钒ㄓ糜跈z測并控制參考晶體管阻抗的元件。
根據(jù)本發(fā)明，控制電路能夠控制端接網(wǎng)絡(luò)中的至少一個(gè)晶體管的阻抗。為使這些晶體管的阻抗保持恒定，控制電路將補(bǔ)償所述晶體管特性上的差異，這些差異可能是由溫度的變化或制造方法的不同所致(容許偏差)。
控制電路包括一個(gè)參考晶體管，它與端接網(wǎng)絡(luò)的晶體管位于同一集成電路內(nèi)，因此這些晶體管在制造時(shí)是一起被處理的。由于它們在集成電路中的位置十分接近，從而工作在相同的溫度環(huán)境中。由于這些晶體管在制造時(shí)是一起被處理的，并且工作在同樣的溫度環(huán)境中，因此參考晶體管的特性反映了端接網(wǎng)絡(luò)中晶體管的特性。一般這些晶體管屬于同一類型，因此具有基本相同的特性。
控制電路有一個(gè)反饋回路，用來控制參考晶體管，使其阻抗保持恒定。因此，用來控制參考晶體管的控制信號也被用來控制端接網(wǎng)絡(luò)的晶體管。這些晶體管共享相同的控制信號，又具有基本相同的特性，所以端接網(wǎng)絡(luò)中的晶體管將顯示出恒定的阻抗，即不受溫度變化或制造方法不同的影響的阻抗。
因此，端接網(wǎng)絡(luò)的阻抗可以做到與傳輸線路的特性阻抗精確匹配，從而允許工作在更高的頻率。
運(yùn)用本發(fā)明將緩解開發(fā)新的處理技術(shù)的緊迫性。本發(fā)明的其它優(yōu)點(diǎn)還包括可采用更便宜的處理技術(shù)。通過下面對本發(fā)明各種實(shí)施方案的描述，本發(fā)明的優(yōu)點(diǎn)將變得更加明顯。
附圖簡述下面將對本發(fā)明做更詳細(xì)描述，參照下列附圖附

圖1顯示的是本發(fā)明第一種實(shí)施方案的電路圖，包括一個(gè)端接網(wǎng)絡(luò)和一個(gè)控制電路。
附圖2顯示了本發(fā)明的第二種實(shí)施方案，它僅對第一種實(shí)施方案作了少量修改。
附圖3顯示了包括多個(gè)晶體管的端接網(wǎng)絡(luò)。
發(fā)明實(shí)施方案詳述本發(fā)明的第一種實(shí)施方案如附圖1所示。電流發(fā)生器1的輸入與電源電壓2相連，輸出與NMOS晶體管3的漏極相連，同時(shí)還連到運(yùn)算放大器4的正輸入端。晶體管3的源極與地5相連。電壓發(fā)生器6的正極與運(yùn)算放大器的負(fù)輸入端相連，負(fù)極接地。運(yùn)算放大器的輸出接晶體管3和同類NMOS晶體管7的柵極。傳輸線路8的輸出與晶體管7的漏極以及緩沖器9的輸入端相連。傳輸線路的地端與地相連，也可以不按圖連。晶體管7的源極接地。
下面解釋該電路的功能。一發(fā)送機(jī)，圖上未標(biāo)出，通過傳輸線路8發(fā)送信號。這些信號被緩沖器9接收。端接網(wǎng)絡(luò)10接在傳輸線路的端頭。為簡單起見，該端接網(wǎng)絡(luò)僅包括一個(gè)晶體管7?？刂齐娐?1使該晶體管7的阻抗保持恒定，不受溫度的變化或制造方法的不同的影響。這一恒定的阻抗被設(shè)置成與傳輸線路的特性阻抗相匹配。它是通過選擇電壓發(fā)生器6的電壓和電流發(fā)生器1的電流來設(shè)置的，這將在后面進(jìn)一步解釋。
運(yùn)算放大器工作在負(fù)反饋模式下。因此加在晶體管3上的電壓Uds實(shí)際上與電壓發(fā)生器的電壓相等。而且，經(jīng)過參考晶體管3的電流Id實(shí)際上也與電流發(fā)生器1的電流相等。因此，參考晶體管3的阻抗由電壓/電流比(Uds/Id)決定。
因此，關(guān)鍵就在于這個(gè)比例保持恒定，否則參考晶體管的阻抗也不能保持恒定。顯然通過精確的電壓和電流發(fā)生器可以達(dá)到恒定的電壓/電流比，這是現(xiàn)有技術(shù)。
而晶體管3的阻抗也被反映在晶體管7上，因?yàn)榫w管3，7具有相同的特性，并且都受運(yùn)算放大器輸出的同一控制電壓Ugs控制。
因此晶體管7的阻抗也將保持恒定(在同樣的工作區(qū)間內(nèi))，并等于上面提到的電壓/電流比。
附圖2顯示的本發(fā)明的第二種實(shí)施方案，降低了對精確產(chǎn)生電壓和電流的嚴(yán)格要求。
電路圖的差別在于電流發(fā)生器1用電阻器13代替，電壓發(fā)生器6用電阻網(wǎng)絡(luò)代替，電阻網(wǎng)絡(luò)包括一端接電源電壓，另一端接運(yùn)算放大器的負(fù)輸入端的電阻器12和一端接地，另一端接運(yùn)算放大器的同一負(fù)輸入端的電阻器14。
為簡單起見，這兩個(gè)電阻器12和13具有相同的標(biāo)稱阻抗。它們被集成在一塊集成電路中，一般是容納端接網(wǎng)絡(luò)的那塊集成電路。因此，這兩個(gè)電阻器12和13的阻抗雖然不是常量，但實(shí)際上是相等的。
和前一種實(shí)施方案一樣，從反饋裝置所獲得的電氣均衡使得運(yùn)算放大器的兩個(gè)輸入端的電壓事實(shí)上是相等的。因此，經(jīng)過的電阻器12，13的電流I1，I2實(shí)際上也是相等的。
由于經(jīng)過的電阻器12，13的電流I1，I2實(shí)際上是相等的，經(jīng)過的電阻器14電流Ir實(shí)際上也等于經(jīng)過晶體管3的電流Id。
同樣，由于加在電阻器14上的電壓Ur實(shí)際上也等于加在晶體管3上的電壓Uds，因此，參考晶體管3的阻抗實(shí)際上等于電阻器14的阻抗。
因此，晶體管7的阻抗也就等于電阻器14的阻抗。這樣晶體管7的阻抗就不受電源電壓變化的影響，而只與電阻器14的阻抗有關(guān)。
電阻器14可以放在集成電路外，這樣其阻抗就與集成電路的特性無關(guān)。
在集成電路技術(shù)對溫度變化不敏感的情況下，只要電阻器14的阻抗可以調(diào)節(jié)(微調(diào))，如通過激光，它也可以放在集成電路內(nèi)。
由于基于電阻器的端接網(wǎng)絡(luò)也能夠微調(diào)，本發(fā)明的優(yōu)點(diǎn)可能一開始還不大明顯，但是考慮到這種端接網(wǎng)絡(luò)可能包括多個(gè)電阻器，而其中每個(gè)電阻器都需要調(diào)節(jié)，顯然，只調(diào)節(jié)一個(gè)電阻器是有利的。
用于端接平衡信號的端接網(wǎng)絡(luò)如附圖3所示。該端接網(wǎng)絡(luò)包括4個(gè)晶體管。N-溝道和P-溝道晶體管均可使用，并不超出本發(fā)明的范圍和思想。同樣，參考晶體管和端接網(wǎng)絡(luò)中的晶體管不屬于同一類型，電流I1和I2成比例也都在本發(fā)明的范圍和想法之內(nèi)。由此必須對電路圖所做的改動對本領(lǐng)域的行家來說是很明顯的。同樣，他們也清楚同一控制電路可以控制屬于不同信號接收器的多個(gè)端接網(wǎng)絡(luò)。參考地可置為任意電平，端接網(wǎng)絡(luò)也不必像附圖那樣接地。
權(quán)利要求
1.一種端接網(wǎng)絡(luò)(10)及控制該端接網(wǎng)絡(luò)的控制電路(11)，該端接網(wǎng)絡(luò)集成在一塊集成電路上，它包括一個(gè)或多個(gè)晶體管(7)，用于在傳輸線路(8)的接收端匹配電阻抗，其特征在于控制電路(11)包括一個(gè)參考晶體管(3)，它與端接網(wǎng)絡(luò)(10)中的晶體管(7)集成在同一集成電路中，控制電路(11)還包括用于檢測和控制所述參考晶體管(3)的阻抗的元件(1，4，6；4，12，13，14)。
2.根據(jù)權(quán)利要求1的端接網(wǎng)絡(luò)和控制電路，其特征在于，控制電路包括精確的電壓和電流產(chǎn)生器，用于控制參考晶體管(3)的阻抗。
3.根據(jù)權(quán)利要求1的端接網(wǎng)絡(luò)和控制電路，其特征在于，控制電路包括一個(gè)參考電阻器(14)，且其中該參考電阻器(14)的阻抗用于控制所述參考晶體管(3)的阻抗。
4.根據(jù)權(quán)利要求1或3的端接網(wǎng)絡(luò)和控制電路，其特征在于，所述參考電阻器(14)位于所述集成電路中，并且該參考電阻器的阻抗是可調(diào)節(jié)的。
5.根據(jù)權(quán)利要求1或3的端接網(wǎng)絡(luò)和控制電路，其特征在于，所述參考電阻器(14)位于所說的集成電路外。
6.根據(jù)權(quán)利要求1-5中任一條的端接網(wǎng)絡(luò)和控制電路，其特征在于，控制電路包括一個(gè)運(yùn)算放大器。
全文摘要
本文描述了集成電路中的端接網(wǎng)絡(luò)和用于控制端接網(wǎng)絡(luò)的阻抗的控制電路。端接網(wǎng)絡(luò)包括用于將端接網(wǎng)絡(luò)的阻抗和傳輸線的特性阻抗相匹配的晶體管?？刂齐娐钒ㄒ粋€(gè)和端接網(wǎng)絡(luò)集成在同一集成電路上的參考晶體管?？刂齐娐窓z測參考晶體管的阻抗，并控制參考晶體管和端接網(wǎng)絡(luò)中的晶體管，以使其阻抗不受溫度變化和集成電路生產(chǎn)過程的影響。
文檔編號H03K19/003GK1141702SQ9519176
公開日1997年1月29日 申請日期1995年2月13日 優(yōu)先權(quán)日1994年2月25日
發(fā)明者M·黑德堡 申請人:艾利森電話股份有限公司