專利名稱：運(yùn)算處理裝置和運(yùn)算處理電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明與運(yùn)算處理裝置和運(yùn)算處理電路有關(guān)，更具體地說涉及運(yùn)算處理裝置和運(yùn)算處理電路，可以適用于信號轉(zhuǎn)換如相關(guān)運(yùn)算，A/D(模擬—數(shù)字)轉(zhuǎn)換，D/A(數(shù)字—模擬)轉(zhuǎn)換，或各種運(yùn)算處理，如擇多邏輯這樣一類的處理。
例如，敘述在ALLEN，HOLBERG的″CMOS模擬電路設(shè)計″，P534，中的電荷計算D/A轉(zhuǎn)換器是一個運(yùn)算處理裝置的例子，用于通過提供在其輸入端的一個或多個電容執(zhí)行電荷再分配來執(zhí)行各種處理。
此外，Nao SHIBATA和Tadahiro OHMI，Tohoku大學(xué)，在“新概念MOS晶體管，通過單一單元實(shí)現(xiàn)神經(jīng)功能”(NIKKEY MI-CRODEVICES，1992年1月p101)中報告了另一種稱為神經(jīng)器件的器件，，通過設(shè)置連接到輸入端的電容器，根據(jù)電容量和輸入電壓再分配電荷，由此執(zhí)行各種運(yùn)算的操作。但是，這些運(yùn)算處理裝置有下列的問題。由于輸入電容，寄生電容和線路電容，等，存在于比較器的輸入部分，在通過連接到比較器的電容器輸入到比較器的信號輸入的增益中出現(xiàn)分散，引起輸出信號具有錯誤分量。
特別是，當(dāng)使用多個在輸入端具有電容的器件時，每個器件的增益互不相同，造成降低運(yùn)算的準(zhǔn)確性的問題。
本發(fā)明目的是實(shí)現(xiàn)一種運(yùn)算處理裝置，通過一個或多個連接到比較裝置的輸入部分的電容執(zhí)行電荷再分配，它可以抑制輸入到比較器的信號的增益的偏差或者誤差，從而改進(jìn)運(yùn)算的準(zhǔn)確性。
本發(fā)明的另一個目的是提供一種運(yùn)算處理裝置或電路，它使用多個比較器裝置，每個都具有一個或多個連接到其輸入部分的電容，其中連接到每個比較裝置的電容量和等于其它比較裝置的電容量和，和/或其中的連接到每個比較裝置的電容量和與比較裝置的輸入電容量之比等于其它比較裝置的電容量之比。


圖1是一個示意電路圖，顯示了根據(jù)本發(fā)明的運(yùn)算處理裝置的電路結(jié)構(gòu)的最佳實(shí)施例；圖2是一個電路圖，示出了由COMS反相器構(gòu)成的一個比較器的設(shè)置結(jié)構(gòu)；圖3是一個電路圖，示出了由差分放大器構(gòu)成的一個比較器的設(shè)置結(jié)構(gòu)；圖4是一個示意電路圖，示出了一個作為運(yùn)算處理裝置的8—位A/D轉(zhuǎn)換器；圖5是一個示意電路圖示，示出了圖4所示的8位A/D轉(zhuǎn)換器中最高2位的電路設(shè)置；圖6A到6D為定時圖，顯示了一個操作的例子，其中在圖5中的電路中的電容量和之間有一個差；圖7A到7D為時序圖，顯示了在圖5的電路中根據(jù)本發(fā)明的操作的例子。
本發(fā)明已經(jīng)被完成以達(dá)到上述目的，所述目的是通過這樣的結(jié)構(gòu)實(shí)現(xiàn)的，連接到多個比較裝置的電容量被互相均等，或通過這種設(shè)置，比較裝置的輸入電容量和所連接的電容量的和之比被相互均等。
由于在比較器的輸入端的增益由所述結(jié)構(gòu)變?yōu)楹愣?，即連接到每個比較器的輸入端的電容量的和等于其它比較器的電容量和，所以運(yùn)算準(zhǔn)確性被提高。
此外，輸入電容量Cp的影響可以被降低如下因?yàn)槿绻B接到各比較器(由公式1確定)的電容量的和與輸入電容量Cp的比值等于其它比較器的所述的比值，增益變?yōu)楹愣?，輸入電容量的影響可以通過改變用于比較器的輸入器件的規(guī)格，在連接到相應(yīng)比較器的電容量的和中存在差時通過增加調(diào)整電容，來調(diào)整輸入電容量的影響。
如上所述，本發(fā)明能改進(jìn)運(yùn)算的準(zhǔn)確性，因?yàn)樵诟鱾€比較器的輸入部分的增益是相等的，在使用多個輸入端有電容的裝置的情況中，也是如此。
應(yīng)當(dāng)注意，電容量的和或上述的電容量的和與輸入電容之比無需完全相互相等，但是，有一個滿足各種目的的準(zhǔn)確性的需求。
(第一實(shí)施例)圖1是一個示意電路圖，顯示了本發(fā)明的第一實(shí)施例的運(yùn)算處理裝置。在圖1中，11，12，13到1n，81，82，83到8m每個表示輸入端，C11，C12到C1n，C81，C82到C8m每個表示連接到輸入端的電容，通過端31，32被連接到比較器71或者72的輸入部分。每個比較器71和72放大一個在輸入電壓和一個門限電壓VTH之間的電壓差，并比較它們。在圖1中，輸入端C12到C1n組成一組而輸入端C81到C8m構(gòu)成另一組。
標(biāo)號500標(biāo)明一個連接到比較器71和72的處理電路，200為其輸出端。
在以上所述設(shè)置中，假定輸入到輸入端11，12，13，..，1n的電壓分別為V11，V12，V13，...，V1n，輸入到比較器71的輸入電壓的幅度由下式給出。(V11C11＋V12C12＋...＋V1nC1n)/(C11＋C12＋...＋C1n)例如，如果C11＝C12＝C13＝...C1n＝C，則幅度變?yōu)?V11＋V12＋...＋V1n)/n；如果C11＝C12/2＝C13/4＝...Cn/2n-1則幅度成為(V11＋2V12＋4V13＋...＋2n-1V1n)/(2n－1)；進(jìn)一步，假定V11＝V和V12＝V13＝...＝V1n＝0，比較器的輸入幅度分別變?yōu)楹苄。瑸閂/n，V/(2n－1)。
比較器72的輸入端的情況相同。
因此，以上所述精細(xì)電壓變化可通過設(shè)置比較器的比較電壓到一個適當(dāng)值而被檢測，從而允許執(zhí)行各種運(yùn)算的操作。
但是，因?yàn)閷?shí)際的器件在輸入端有因寄生電容，線路電容等引起的輸入電容量Cp，輸入幅度變?yōu)槿缦隆?V11C11＋V12C12＋...＋V1nC1n)/(C11＋C12＋...＋C1n＋Cp)因此，輸入幅度有一個由于輸入電容影響的增益誤差，因而在確定電壓VTH中引起錯誤。
在利用上述的有電容連接到輸入端的多個比較器執(zhí)行復(fù)雜的運(yùn)算的情況下，如果連接到各比較器的電容量的和，C11＋C12＋...＋C1n不同于其它的比較器的電容量的和，比較器的輸入電壓產(chǎn)生一個互相具有不同增益的誤差，引起降低運(yùn)算的準(zhǔn)確性的問題。
在本發(fā)明中，連接到各比較器的輸入端的電容量的和被等于其它比較器的電容量的和，借此在比較器的輸入端的增益成為恒定，因而改進(jìn)運(yùn)算的準(zhǔn)確性。
詳細(xì)地，本實(shí)施例是如此安排的，連接到第一比較器71的電容量的和C11＋C12＋...＋C1n被等于連接到第二比較器72的電容量的和，C81＋C82＋...＋C8m。
各自的比較器的由于寄生電容，線路電容量，等等引起的輸入電容量Cp1，Cp2相互越接近，增益誤差越小。同樣的結(jié)構(gòu)的比較器可被用于比較器71和72。在利用有電容連接到輸入端的大量比較器執(zhí)行復(fù)雜的運(yùn)算的情況下，同樣結(jié)構(gòu)的比較器可被用作這種比較器，來簡化裝置或者電路的設(shè)計和制造。
在有多個電容并且比較器的門限值VTH由于小的增益需要被改變的情況下，多個比較器的門限VTH可被以同樣方式改變，帶來簡化控制VTH的優(yōu)點(diǎn)。
為了減少輸入電容量Cp的影響，另一個有效的方法是使連接到各比較器的電容量的和(由下面公式限定)與輸入電容量Cp的比值等于其它比較器的比值。Σn=1nCi----(1)]]>如果連接到一比較器的電容量的和不同于其它的比較器的電容量和，輸入電容量的影響可以通過改變比較器的輸入器件的規(guī)格，增加一個用于調(diào)整的電容量，等來調(diào)整。與調(diào)整比值相等的情形類似，運(yùn)算的準(zhǔn)確性可被改善。當(dāng)然，該比值也可以適用于當(dāng)電容量和互相相等的情況。
雖然本實(shí)施例沒有顯示作為比較器的輸入端的浮動控制極的鉗位方法，在實(shí)際的應(yīng)用中，鉗位被首先進(jìn)行，通過鉗位方法，將其鉗位在DC電平，例如地電平或通過一個方法，用于將比較器的輸出反饋到輸入端以消除偏移的影響。
當(dāng)然，也可以采用任何別的鉗位方法。
比較器可以從圖2所示的反相器結(jié)構(gòu)中，或是圖3所示的利用差分放大器的那些中選擇。此外，只要能夠放大信號，其它類型的比較器也可被采用。
在圖2和圖3中，20，21，23標(biāo)明背控制極，100為一個VDD電源端，連接到一個所需電壓的電源，101為一個GND地端，501為一個恒流源，R1，R2為電阻，M1為一個p溝道MOS晶體管，M2，M4為n溝道型MOS晶體管。
雖然圖1顯示的例子包括二個比較器，本發(fā)明也可以適用于包括三或三個以上比較器的情形，從以上所述中，這是很清楚的。
(第二實(shí)施例)圖4是一個示意電路圖，顯示了本發(fā)明適用于一個多級型8位A/D轉(zhuǎn)換器。
在圖4中，50到54表示CMOS晶體管反相器，作為比較器，55到63為CMOS晶體管反相器，C1到C17為電容，200到204數(shù)字輸出端，1為模擬輸入端。此外，20到29表示背控制極，M3，M5，M7，M9為p溝道型MOS晶體管，M6，M8，M10為n溝道型MOS晶體管。
模擬輸入端1被連接到比較器50的輸入端和通過相應(yīng)的電容c2，C5，C9，C17連接到比較器51，52，53，54的輸入端，比較器50的輸出端通過反相器55被連接到數(shù)字輸出端(MSB)200并通過反相器56和相應(yīng)的電容C1，C4，C8，C16進(jìn)一步到比較器51，52，53，54的輸入端。
比較器51的輸出通過反相器57被連接到數(shù)字輸出端201并通過反相器58和相應(yīng)的電容C3，C7，C14進(jìn)一步到比較器52，53，54。這樣，較高級的位的輸出通過一個反相器和相應(yīng)的電容器被接到所有較低級的比較器的輸入端。
為了簡化上述結(jié)構(gòu)的操作的敘述，下面的描述只涉及圖4中的最高的兩位，圖5顯示了最高的兩位即圖6A—6D和圖7A—7D中顯示的時序圖，以顯示相應(yīng)部分的操作。
圖6A到6D為在相應(yīng)部分的時序圖，顯示圖5中的電路圖中電容量和不相等時的操作實(shí)例。在圖6A到6D中，圖6A顯示了在點(diǎn)b的電壓變化，這是圖5中所示的比較器的輸入端，圖6B顯示了在輸出端200的電壓的改變，圖6C顯示了在是比較器51的輸入部分的點(diǎn)的電壓變化。圖6D顯示了輸出端201的電壓變化。進(jìn)一步，實(shí)線代表沒有由于寄生電容和線路電容的輸入電容的影響的情形，虛線代表有輸入電容影響的情況。
如圖6A到6D中的實(shí)線所示，，當(dāng)足夠低于門限值(為解釋的緣故，假定VTH＝VDD/2)的電壓Vb通過輸入端1被輸入到比較器50的輸入端時，數(shù)字輸出端200通過比較器50和反相器55被確定是低的。
這個結(jié)果通過反相器56被反相，并且電容C1的一端成為等于電源電壓。因而，在比較器51的輸入端的電壓Va利用在輸入端1的參考電壓V1，用C1和C2的電容量比去除電源電壓VDD和V1之間的差得到，由下面的公式限定。
Va＝V1＋(C11(C1＋C2))(VDD－V1)由于在此例中Vl是一個充足小的值，Va比比較器51的門限值小，輸出端201因而被確定是低的。
隨著V1的增加，Va也增加，但是因?yàn)閂l＜Va，Va在V1之前超過比較器51的門限值。因而，輸出201被早些反相變?yōu)楦唠娖健．?dāng)V1進(jìn)一步增加超過比較器50的門限值的時侯，輸出端200被反相，變?yōu)楦唠娖?，由此引起使Cl的一端等于地電勢。此時，在點(diǎn)a的電勢成為一個通過將Cl和c2的電容量比值用Vl除得到的值，如下式所限定。
Va＝(C2/(C1＋C2))V1因而，Va變?yōu)榈陀诒容^器51的門限值，因而比較器51的輸出被反相，造成輸出端201變?yōu)榈碗娖健ｋS著進(jìn)一步增加V1，V2也成比例地增加。當(dāng)Va再次變得大于比較器51的門限電壓時，輸出端201變?yōu)榉聪?，高電平?br> 在圖4中的8位A/D轉(zhuǎn)換器中，較低次序的位也同樣工作，確定數(shù)字輸出值202—204。這里，在上述結(jié)構(gòu)中的比較器50—54在位的向下級別中的輸入電壓的幅度變小，因?yàn)殡娙莘指畋入S著位級別的下降變小。
由于存在于構(gòu)成比較器的MOS晶體管M1到M10中的因線路電容量，寄生電容，等產(chǎn)生的輸入電容量，輸入到每個比較器輸入電壓具有如圖6A，6C中虛線所示的增益誤差。
如果連接到相應(yīng)比較器的輸入端的電容量的和互不相同，在比較器的輸入端的增益也互不相同，如在實(shí)施例1中說明。在這個例子中的A/D的輸出結(jié)果如圖6B和6D中的虛線所示。
圖7A到7D中的虛線示出了根據(jù)本發(fā)明輸入電容量Cp的影響被降低時的結(jié)果。圖7A到7D類似于圖6A到6D中所示。
從圖6D和圖7D中可以看出，圖6D的虛線顯示了各自的數(shù)字值的變化的寬度T1，T2，T3，T4的更大的偏差，這降低A/D轉(zhuǎn)換器的線性，而根據(jù)本發(fā)明的圖7D的虛線顯示了除T4不同之外T1＝T2＝T3，證實(shí)該線性—A/D轉(zhuǎn)換器的一個重要的特性—沒有被降低，盡管出現(xiàn)A/D轉(zhuǎn)換器的增益誤差。
在根據(jù)本發(fā)明的轉(zhuǎn)換器的情形中，即使T1由于鉗位電壓或者類似的偏差而不同，T2＝T3的關(guān)系可被維持，證實(shí)盡管出現(xiàn)偏移誤差，線性沒有下降。
如上所述，當(dāng)A/D轉(zhuǎn)換器是由多個根據(jù)本發(fā)明的具有電容量連接其輸入端的比較器構(gòu)成，通過使連接到各自比較器的電容量的和相互相等，比較器的輸入端的增益變?yōu)楹愣ǎ纳屏诉\(yùn)算準(zhǔn)確性并能減少A/D轉(zhuǎn)換器的線性的降低。
由于通過使連接到每個比較器的電容量和(公式1所定義)與輸入電容量Cp的比值等于其它的比較器的比值以降低輸入電容量Cp的影響可以取得相同的效果，當(dāng)連接到各自比較器的電容量和互不相同時，輸入電容量的影響可以通過改變比較器的輸入器件的規(guī)格，加調(diào)整電容來進(jìn)行調(diào)整。
雖然本實(shí)施例沒有顯示作為比較器的輸入端的浮動控制極的鉗位方法，在實(shí)際的應(yīng)用中，鉗位被首先進(jìn)行，通過鉗位方法，將其鉗位在DC電平，例如地電平或通過通過一個方法，用于將比較器的輸出反饋到輸入以消除偏移的影響。
比較器可以從圖2所示的反相器結(jié)構(gòu)中的那些或圖3中所示的利用差分放大器的那些來選擇。另外，另一個類型的比較器也可以被采用，只要可以放大信號即可。
如上所述，本發(fā)明能夠提高運(yùn)算處理裝置的運(yùn)算準(zhǔn)確性，該裝置使用多個比較裝置，其中每個具有連接到其輸入端的電容，由于即使使用輸入端具有電容多個器件，通過使連接到各自比較裝置的電容量的和相互相等或使連接到各自比較器的電容量和與輸入電容量的比值等于其它的比較裝置的比值在各自比較器的輸入端的增益變?yōu)楹愣ā?br> 應(yīng)當(dāng)注意，電容量和或電容量和與輸入電容的比值無需互相完全相等，但根據(jù)各種目的，需要取得一定的精度。
在本發(fā)明中，各自的比較器的輸入電容量相互越接近，增益誤差越小，可以使用同樣的比較器作為這里的比較器。因而，同樣的比較器也可以用于采用大量的有電容量連接到輸入端的比較器進(jìn)行復(fù)雜運(yùn)算的情形，從而簡化設(shè)計和制造。
當(dāng)由于由多個電容造成的小的增益門限值需要改變時，多個比較器的門限值可以以相同的方式改變，因而簡化了門限值的控制。
本發(fā)明的這個作用允許同樣的器件的大量生產(chǎn)制造，特別適合于具有器件的好相對精確性的半導(dǎo)體集成電路。
而且，例如，A/D轉(zhuǎn)換器由多個有電容連接到其輸入端的比較器構(gòu)成，本發(fā)明可以被應(yīng)用，使得連接到各自比較器的電容量的和相互相等，從而使比較器的輸入端的增益保持恒定，提高運(yùn)算準(zhǔn)確性減少A/D轉(zhuǎn)換器的線性的降低。
應(yīng)當(dāng)理解，本發(fā)明并不限于上述的具體實(shí)施例，可以作出各種改進(jìn)和結(jié)合，而不超出本發(fā)明的精神和范圍。
權(quán)利要求
1.一種運(yùn)算處理裝置，具有多個比較裝置，各個具有一個或多個電容連接到其輸入端，其中上述的連接到每個所述的比較裝置的電容量的和在所述的多個比較裝置中被大體均等。
2.根據(jù)權(quán)利要求1的運(yùn)算處理裝置，上述的每個比較裝置的電容量和輸入電容量的比值被進(jìn)一步設(shè)置為在所述的多個比較裝置中被大體均等。
3.在具有多個比較裝置的運(yùn)算處理電路中，各個具有一個或多個電容連接到其輸入端，運(yùn)算處理電路的特征在于上述的連接到每個比較裝置的的輸入端的電容量的和與每個比較裝置的輸入電容量的比值在所述的多個比較裝置中被大體均等。
4.根據(jù)權(quán)利要求3的運(yùn)算處理電路，其中所述的比較裝置具有有反相器結(jié)構(gòu)。
5.根據(jù)權(quán)利要求3的運(yùn)算處理電路，其中所述的比較裝置具有一個差分放大器。
6.根據(jù)權(quán)利要求3的運(yùn)算處理電路，其中所述的比較裝置具有MOS晶體管。
全文摘要
一種運(yùn)算處理裝置或者電路用于通過一個或多個連接到各比較器的輸入部分電容執(zhí)行電荷再分配，通過抑制輸入到比較器的信號的增益的偏差和誤差，提高了運(yùn)算準(zhǔn)確性。其中，運(yùn)算處理裝置具有多個比較器，每個具有一個或以上的連接到其輸入部分的電容，連接到每個比較器的輸入部分的電容量的和在多個比較器當(dāng)中被大體相互均等，或者連接到每個比較器的輸入部分的電容量的和與比較器的輸入電容量的比值在比較器當(dāng)中被大體相互均等。
文檔編號H03M1/42GK1134629SQ9610110
公開日1996年10月30日 申請日期1996年1月30日 優(yōu)先權(quán)日1995年1月30日
發(fā)明者坂下幸彥, 大圖逸男, 大內(nèi)朗弘 申請人:佳能株式會社