專利名稱：Cmos驅(qū)動(dòng)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具有輸入端和輸出端的CMOS驅(qū)動(dòng)電路，并包括一輸出驅(qū)動(dòng)電路，具有分別為第一和第二類型的第一和第二MOS晶體管，它們的主電流路徑串聯(lián)耦接在電源供應(yīng)端和公共端之間，在第一和第二MOS晶體管的主電流路徑之間的一公共連結(jié)構(gòu)成所述CMOS驅(qū)動(dòng)電路的輸出端；一第一預(yù)驅(qū)動(dòng)電路，具有分別為第一和第二類型的第三和第四MOS晶體管，它們的主電流路徑串聯(lián)耦接在電源供應(yīng)端和公共端之間，第三和第四MOS晶體管的主電流路徑之間的一公共連接耦接到第一MOS晶體管的一控制電極上；一第二預(yù)驅(qū)動(dòng)電路，具有分別為第一和第二類型的第五和第六MOS晶體管，它們的主電流路徑串聯(lián)耦接在電源供應(yīng)端和公共端之間，第五和第六MOS晶體管的主電流路徑之間的一公共連接耦接到第二MOS晶體管的一控制電極上；一具有輸入端的定時(shí)電路，它包括所述CMOS驅(qū)動(dòng)電路的輸入端，和分別用來(lái)向第四、第三和第六、和第五MOS晶體管的控制電極提供不同的第一、第二和第三定時(shí)信號(hào)的第一、第二和第三輸出端，所述定時(shí)信號(hào)包括脈沖。
這種CMOS驅(qū)動(dòng)電路在US 5,317,206中給出。
標(biāo)準(zhǔn)的CMOS驅(qū)動(dòng)器，具有如

圖1中晶體管100和102所示的電路結(jié)構(gòu)，通常足以驅(qū)動(dòng)較大的晶片外(off-chip)的容性負(fù)載，如功率晶體管的門極。然而，在輸入波形的每一個(gè)過(guò)渡期間，有一個(gè)NMOS和PMOS都導(dǎo)通的瞬時(shí)。這將允許電流從電源端(Vcc)通過(guò)較低的阻抗直接流到公共端(地)，因此消耗了不必要的功率。這種現(xiàn)象稱為貫通損耗(shoot-through dissipation)，由于它隨頻率(和單位時(shí)間內(nèi)晶體管輸入數(shù)目的增加)而增加，且隨驅(qū)動(dòng)器的尺寸增加，標(biāo)準(zhǔn)的CMOS驅(qū)動(dòng)器的使用通常限于低頻(即小于約100KHz)應(yīng)用和較小的驅(qū)動(dòng)器。
為工作在中高頻(即從約100KHz至約1MHz)，可向兩個(gè)CMOS驅(qū)動(dòng)器晶體管提供獨(dú)立的門驅(qū)動(dòng)信號(hào)。然后，通過(guò)使用定時(shí)電路，可確保在導(dǎo)通CMOS對(duì)中的一個(gè)晶體管和關(guān)閉另一個(gè)晶體管之間有一少的時(shí)間延遲，因此兩個(gè)晶體管將不會(huì)同時(shí)導(dǎo)通，因此基本上避免了貫通電流在電源端和地之間流動(dòng)。
然而，為工作在高頻率(即1MHz以上)，輸出驅(qū)動(dòng)器尺寸通常變得很大，因此典型的定時(shí)電路不能以足夠高的速度驅(qū)動(dòng)輸出晶體管。為克服這個(gè)困難，CMOS預(yù)驅(qū)動(dòng)電路可用于提高定時(shí)電路的驅(qū)動(dòng)能力以驅(qū)動(dòng)輸出驅(qū)動(dòng)級(jí)。然而，在這些高頻率，預(yù)驅(qū)動(dòng)器本身也相當(dāng)大，且如果常規(guī)CMOS級(jí)被用作預(yù)驅(qū)動(dòng)器，在過(guò)渡期預(yù)驅(qū)動(dòng)器內(nèi)將消耗大量的貫通功率。因此，即使使用定時(shí)電路和預(yù)驅(qū)動(dòng)器，現(xiàn)有技術(shù)的CMOS驅(qū)動(dòng)電路的最大工作頻率仍被貫通損耗限制在約1MHz。
本發(fā)明的目的是提供能在幾MHz的頻率范圍內(nèi)驅(qū)動(dòng)較大的晶片外容性負(fù)載(在1至2nF的范圍內(nèi))如功率晶體管的門極的CMOS驅(qū)動(dòng)電路，不會(huì)由于貫通電流而消耗大量的功率。
根據(jù)本發(fā)明的開篇中提及的CMOS驅(qū)動(dòng)電路的特征在于每個(gè)定時(shí)信號(hào)的脈沖有與其它定時(shí)信號(hào)的脈沖不同的脈寬。
已發(fā)現(xiàn)由于根據(jù)本發(fā)明的CMOS驅(qū)動(dòng)電路具有兩級(jí)零貫通驅(qū)動(dòng)器(雙預(yù)驅(qū)動(dòng)器和一輸出驅(qū)動(dòng)器)，零貫通驅(qū)動(dòng)器由定時(shí)電路控制，定時(shí)電路向預(yù)驅(qū)動(dòng)器級(jí)(和通過(guò)預(yù)驅(qū)動(dòng)器級(jí)向輸出驅(qū)動(dòng)器)提供三個(gè)不同的定時(shí)信號(hào)，利用具有不同波形的三個(gè)定時(shí)信號(hào)，CMOS驅(qū)動(dòng)電路能夠工作并基本消除電路中的貫通功率損耗。
根據(jù)本發(fā)明的CMOS驅(qū)動(dòng)器獲得了良好的效果，其中第一定時(shí)信號(hào)包括具有第一脈寬的第一脈沖，第二定時(shí)信號(hào)包括具有比第一脈寬寬的第二脈寬的第二脈沖，第三定時(shí)信號(hào)包括具有比第二脈寬寬的第三脈寬的第三脈沖。
在本發(fā)明的優(yōu)選實(shí)施例中，三個(gè)不同的定時(shí)信號(hào)基本都是方波脈沖。另外，定時(shí)信號(hào)之間的不同之處可在于具有至少一不同的上升時(shí)間或一不同的下降時(shí)間。
在本發(fā)明另一優(yōu)選的實(shí)施例中，定時(shí)電路包括三個(gè)CMOS反相器電路，電流源插在選定的CMOS反相器電路中以便為三個(gè)定時(shí)信號(hào)提供不同的上升和/或下降時(shí)間。另外，定時(shí)電路可通過(guò)使用組合了與門或門和延遲元件的電路數(shù)字化地實(shí)現(xiàn)，這時(shí)三個(gè)定時(shí)信號(hào)基本為具有不同脈寬的方波信號(hào)。
根據(jù)本發(fā)明構(gòu)造的CMOS驅(qū)動(dòng)電路能以高頻驅(qū)動(dòng)較大的晶片外的容性負(fù)載而沒有明顯的貫通功率損耗。
下面參照附圖解釋本發(fā)明的實(shí)施例，其中圖1表示根據(jù)本發(fā)明的CMOS驅(qū)動(dòng)電路；圖2a-2f表示一組說(shuō)明圖1電路工作的波形圖；圖3表示用于圖1CMOS驅(qū)動(dòng)電路的定時(shí)電路的第一實(shí)施例；圖4a-4d表示一組說(shuō)明圖3定時(shí)電路工作的波形圖；圖5表示用于圖1CMOS驅(qū)動(dòng)電路的定時(shí)電路的第二實(shí)施例；圖6a-6d表示一組說(shuō)明圖5定時(shí)電路工作的波形圖。
圖1示出了根據(jù)本發(fā)明的CMOS驅(qū)動(dòng)電路10。驅(qū)動(dòng)電路10包括一輸出驅(qū)動(dòng)電路級(jí)12，驅(qū)動(dòng)電路級(jí)12含有PMOS晶體管100和NMOS晶體管102，它們的主電流路徑串聯(lián)耦接在電源端Vcc和地之間，主電流路徑之間的公共連接形成CMOS驅(qū)動(dòng)電路10的輸出端OUT。示出的一電容104連接在輸出端和地之間，由虛線表示，以代表外部負(fù)載的電容，如由CMOS驅(qū)動(dòng)電路驅(qū)動(dòng)的功率晶體管的門極電容。
CMOS驅(qū)動(dòng)電路10還包括分別含有PMOS晶體管106、108和NMOS晶體管110、112的第一和第二預(yù)驅(qū)動(dòng)電路14和18，每對(duì)PMOS和NMOS晶體管被串聯(lián)耦接在Vcc和地之間。每對(duì)PMOS和NMOS晶體管的主電流路徑之間的公共連接，分別為點(diǎn)d和e，被耦接到對(duì)應(yīng)的輸出驅(qū)動(dòng)電路晶體管100或102的門電極。
CMOS驅(qū)動(dòng)電路10也包括定時(shí)電路16，在圖1中用方框圖形式表示，具有一輸入端IN和三個(gè)輸出端a，b和c。通過(guò)將輸出端a耦接到晶體管110的門極，將輸出端b耦接到晶體管106和112的門極，將輸出端c耦接到晶體管108的門極，定時(shí)電路被耦接到兩個(gè)預(yù)驅(qū)動(dòng)電路。
圖1的定時(shí)電路16可用幾種方法實(shí)現(xiàn)，其中有兩種示于圖3和圖5。在圖3表示的“數(shù)字”式方案中，輸入端IN被耦接到或門300及302和與門304。門302和304的輸出被分別耦接到延遲(Δ)元件306和308，這些延遲元件被交叉耦接回門302和304的第二輸入端。延遲元件306的輸出也被耦接到一延遲元件310，其輸出順次地耦接到或門300的第二輸入端。或門300的輸出形成定時(shí)電路輸出c，延遲元件306的輸出形成定時(shí)電路輸出端b，且延遲元件308的輸出形成定時(shí)電路輸出端a。
圖5表示的是定時(shí)電路16的“模擬”式方案，它包括第一、第二和第三CMOS反相器電路500、502和504，每個(gè)CMOS反相器電路分別由串聯(lián)的PMOS和NMOS晶體管506、508；510，512；514，516組成。定時(shí)電路16的輸入端IN被耦接到晶體管506、508、510、512、514和516的門電極，反相器500、502、504的輸出端分別被耦接到端a、b、c。反相器電路500和504還分別包括連接在Vcc和晶體管506之間的電流源518，和連接在晶體管516和地之間的電流源520。圖1的CMOS驅(qū)動(dòng)電路10的工作以及圖3和圖5的定時(shí)電路16分別參照?qǐng)D2a-f、圖4a-d和圖6a-d將得到更好的理解。
參考圖1的CMOS驅(qū)動(dòng)電路10，圖2a、2b和2c表示在定時(shí)電路16的輸出端a、b、c處的典型波形。從圖2a-c可見，這三個(gè)脈沖波形對(duì)照在IN端的公共輸入信號(hào)VIN具有相互不同的開始時(shí)間點(diǎn)(t1，t2，t3)和結(jié)束時(shí)間點(diǎn)(t4，t5和t6)。當(dāng)圖2a-c的波形施加到預(yù)驅(qū)動(dòng)電路14和18上時(shí)，在預(yù)驅(qū)動(dòng)電路輸出端d和e分別產(chǎn)生圖2d和2e所示的波形，該波形被分別施加到輸出驅(qū)動(dòng)電路12的晶體管100和102的門極，以在OUT端產(chǎn)生圖2f表示的波形VOUT。由于在端子a、b、c處的波形形成獨(dú)特的金字塔形圖案，三個(gè)定時(shí)信號(hào)將直接或不直接控制CMOS驅(qū)動(dòng)電路10中的全部六個(gè)晶體管的導(dǎo)通和關(guān)閉定時(shí)，以確保串聯(lián)的晶體管對(duì)中沒有晶體管會(huì)在其相應(yīng)的晶體管關(guān)閉前導(dǎo)通，因此基本避免在預(yù)驅(qū)動(dòng)電路或輸出驅(qū)動(dòng)電路中發(fā)生貫通現(xiàn)象。
因此，例如，在圖2a的波形在時(shí)間t3變高時(shí)，圖1的晶體管110導(dǎo)通，在波形在時(shí)間t4變低時(shí)，晶體管110關(guān)閉。與晶體管110串聯(lián)連接的晶體管106，當(dāng)其門極電壓(圖2b的Vb)在時(shí)間t2變高時(shí)關(guān)閉，當(dāng)在時(shí)間t5Vb變低時(shí)又重新導(dǎo)通。由于t2稍早于t3，而t5又稍晚于t4，沒有兩個(gè)晶體管同時(shí)處于導(dǎo)通的時(shí)刻。如圖2b和2c中所示，由于波形Vb和Vc具有與Va和Vb類似的定時(shí)關(guān)系，在預(yù)驅(qū)動(dòng)電路18中存在同樣的相互關(guān)系。向預(yù)驅(qū)動(dòng)電路14和18施加圖2a-2c波形的結(jié)果是，在預(yù)驅(qū)動(dòng)電路的輸出產(chǎn)生波形Vd和Ve，并分別將它們施加到輸出驅(qū)動(dòng)電路12的晶體管100和102的門極。
波形Vd和Ve施加到晶體管100和102上后，在輸出端OUT將產(chǎn)生如圖2f所示的輸出波形VOUT。由于波形Vd和Ve被適當(dāng)?shù)囟〞r(shí)，晶體管102將在時(shí)間t2被關(guān)閉，早于晶體管100導(dǎo)通的時(shí)間t3，類似地，晶體管100將在時(shí)間t5關(guān)閉，早于晶體管102導(dǎo)通的時(shí)間t6，因此在輸出驅(qū)動(dòng)級(jí)中基本避免了不希望的貫通損耗。
以此方式，本發(fā)明的電路只用三個(gè)獨(dú)立產(chǎn)生的定時(shí)信號(hào)(Va、Vb和Vc)控制六個(gè)晶體管的導(dǎo)通和關(guān)閉定時(shí)，因而以相對(duì)簡(jiǎn)單和經(jīng)濟(jì)的電路提供大大改善的性能。這通過(guò)在兩個(gè)預(yù)驅(qū)動(dòng)器中使用相同的信號(hào)Vb，并分別從預(yù)驅(qū)動(dòng)電路輸出Vd和Ve獲得用于輸出驅(qū)動(dòng)電路的定時(shí)信號(hào)而完成，不必為輸出驅(qū)動(dòng)電路使用獨(dú)立的定時(shí)電路。換句話說(shuō)，盡管通常需要兩個(gè)適當(dāng)定時(shí)的輸入波形以在每個(gè)預(yù)驅(qū)動(dòng)器或輸出驅(qū)動(dòng)電路中基本消除貫通電流，但本發(fā)明卻能總共只使用三個(gè)不同的適當(dāng)定時(shí)的輸入波形(而不是常規(guī)方法需要的六個(gè))去導(dǎo)通兩個(gè)預(yù)驅(qū)動(dòng)電路和輸出驅(qū)動(dòng)電路并基本沒有貫通功率損耗，因而導(dǎo)致低功率高頻CMOS驅(qū)動(dòng)電路的成本經(jīng)濟(jì)的實(shí)現(xiàn)。
圖3和5表示前述定時(shí)電路16的兩種不同實(shí)現(xiàn)方案。圖3的“數(shù)字”式實(shí)現(xiàn)方案使用邏輯門和延遲元件以從輸入波形VIN產(chǎn)生輸出波形Va、Vb和Vc，如圖4a-4d所示，其中每個(gè)與門、或門和延遲元件以本領(lǐng)域技術(shù)人員所熟悉的方式工作，因而這里沒有詳細(xì)描述。實(shí)質(zhì)上，這些邏輯門與圖3電路中的延遲元件一起，使得能夠從輸入端IN的輸入信號(hào)VIN產(chǎn)生具有如圖4b-4d所示的金字塔形定時(shí)關(guān)系的三個(gè)波形Va、Vb和Vc，其中VIN具有脈寬(t4-t1)，Va的脈寬為(t5-t3)，Vb的脈寬為(t6-t2)，Vc的脈寬為(t7-t1)。
在上述的圖5所示的定時(shí)電路16的“模擬”式實(shí)現(xiàn)方案中，三個(gè)定時(shí)電路輸出信號(hào)Va、Vb和Vc的相對(duì)定時(shí)如圖5所示通過(guò)將電流源518和520插入第一和第三CMOS反相器電路500和504中獲得。這些電流源的用途是使由相關(guān)的CMOS反相器產(chǎn)生的脈沖與沒有這種電流源的CMOS反相器產(chǎn)生的脈沖相比其前沿或后沿具有相對(duì)更漸變的上升或下降時(shí)間。因此，例如，對(duì)如圖6a所示的給定輸入脈沖VIN，第二CMOS反相器電路502的輸出如圖所示具有適中的上升時(shí)間(t3-t1)和適中的下降時(shí)間(t7-t5)。另一方面，第一CMOS反相器電路501由于在導(dǎo)通電流路徑中出現(xiàn)電流源518，而具有擴(kuò)展的上升時(shí)間(t4-t1)和更快的下降時(shí)間(t5)，類似地，第三CMOS反相器電路504由于反相器電路的關(guān)閉路徑中出現(xiàn)電流源520而具有較快的上升時(shí)間(t1)和擴(kuò)展的下降時(shí)間(t8-t5)。
為了開關(guān)預(yù)驅(qū)動(dòng)電路和輸出驅(qū)動(dòng)電路，圖6b-6d所示的波形在由波形傾斜部分的中點(diǎn)近似表示的時(shí)間處具有有效過(guò)渡點(diǎn)。因此，波形Va的有效脈寬(t5-t3)小于波形Vb的有效脈寬(t6-t2)，波形Vc的有效脈寬(t7-t1)大于波形Vb的有效脈寬。為了解釋的目的，注意到由沒有電流源的第二CMOS反相器502產(chǎn)生的波形Vb的上升和下降時(shí)間被表示為具有適中的上升和下降時(shí)間，為說(shuō)明的目的，被近似地表示為波形Va和Vc的快和慢的上升和/或下降時(shí)間之間的中間位置。以此方式，圖5的電路產(chǎn)生三個(gè)類似于圖2a-2c和4b-4d所示的不同的定時(shí)信號(hào)。
因此，本發(fā)明提供了在幾MHz范圍內(nèi)能高頻驅(qū)動(dòng)較大的晶片外容性負(fù)載的CMOS驅(qū)動(dòng)電路。而且，本發(fā)明的CMOS驅(qū)動(dòng)電路能高頻驅(qū)動(dòng)較大的容性負(fù)載而沒有明顯的貫通功率損耗。
權(quán)利要求
1.一種具有一輸入端和一輸出端的CMOS驅(qū)動(dòng)電路，包括一輸出驅(qū)動(dòng)電路，具有分別為第一和第二類型的第一和第二MOS晶體管，它們的主電流路徑串聯(lián)耦接在電源端和公共端之間，所述第一和第二MOS晶體管的主電流路徑之間的公共連接構(gòu)成所述CMOS驅(qū)動(dòng)電路的輸出端；一第一預(yù)驅(qū)動(dòng)電路，具有分別為第一和第二類型的第三和第四MOS晶體管，它們的主電流路徑串聯(lián)耦接在電源端和公共端之間，所述第三和第三MOS晶體管的主電流路徑之間的公共連接被耦接到第一MOS晶體管的一控制電極；一第二預(yù)驅(qū)動(dòng)電路，具有分別為第一和第二類型的第五和第六MOS晶體管，它們的主電流路徑串聯(lián)耦接在電源端和公共端之間，所述第五和第六MOS晶體管的主電流路徑之間的公共連接被耦接到第二MOS晶體管的一控制電極；和一具有輸入端的定時(shí)電路，它包括所述CMOS驅(qū)動(dòng)電路的輸入端，和分別用于向第四、第三和第六和第五MOS晶體管的控制電極提供不同的第一、第二和第三定時(shí)信號(hào)的第一、第二和第三輸出端，所述定時(shí)信號(hào)包括脈沖，其特征在于，每個(gè)定時(shí)信號(hào)的脈沖具有與其它定時(shí)信號(hào)的脈沖不同的脈寬。
2.根據(jù)權(quán)利要求1的CMOS驅(qū)動(dòng)電路，特征在于，每個(gè)定時(shí)信號(hào)的脈沖基本上都是方波脈沖。
3.根據(jù)權(quán)利要求1的CMOS驅(qū)動(dòng)電路，特征在于，每個(gè)定時(shí)信號(hào)的脈沖與其它定時(shí)信號(hào)脈沖相比其上升時(shí)間和下降時(shí)間中至少有一個(gè)不同。
4.根據(jù)權(quán)利要求3的CMOS驅(qū)動(dòng)電路，特征在于，所述定時(shí)電路包括第一、第二和第三CMOS反相器電路，每個(gè)反相器電路耦接在電源端和公共端之間，每個(gè)反相器電路的一個(gè)輸入被耦接到定時(shí)電路的輸入端，第一、第二和第三CMOS反相電路的一個(gè)輸出端被分別耦接到定時(shí)電路的第一、第二和第三輸出端，第一電流源耦接在第一CMOS反相器電路的主電流路徑和電源端之間，第二電流源耦接在第三CMOS反相器電路的主電流路徑和公共端之間。
5.根據(jù)一個(gè)或多個(gè)前述權(quán)利要求的CMOS驅(qū)動(dòng)電路，特征在于，第一定時(shí)信號(hào)包括具有第一脈寬的第一脈沖，第二定時(shí)信號(hào)包括具有第二脈寬的第二脈沖，第二脈寬大于第一脈寬，第三定時(shí)信號(hào)包括具有第三脈寬的第三脈沖，第三脈寬大于第二脈寬。
6.根據(jù)權(quán)利要求5的CMOS驅(qū)動(dòng)電路，特征在于，所述定時(shí)電路包括第一和第二或門和一與門，以及第一、第二和第三延遲電路，每個(gè)或門和與門具有耦接到所述定時(shí)電路輸入端的第一輸入端，第一延遲電路具有耦接到第一或門輸出端的一輸入端，第二延遲電路具有耦接到第一延遲電路輸出端的一輸入端，和耦接到第二或門的第二輸入端的輸出端，第三延遲電路具有耦接到所述與門輸出端的一輸入端和耦接到第一或門第二輸入端的一輸出端，第一延遲電路的輸出耦接到所述與門的第二輸入端，第三延遲電路的輸出、第一延遲電路的輸出和第二或門的輸出分別構(gòu)成定時(shí)電路的第一、第二、第三輸出端。
全文摘要
一種能在高頻工作的低功率CMOS驅(qū)動(dòng)電路包括一CMOS輸出驅(qū)動(dòng)電路和用于驅(qū)動(dòng)CMOS輸出驅(qū)動(dòng)電路的一對(duì)CMOS預(yù)驅(qū)動(dòng)電路。電路中還備有一定時(shí)電路用于產(chǎn)生三個(gè)不同的定時(shí)信號(hào)，定時(shí)信號(hào)用于開關(guān)預(yù)驅(qū)動(dòng)電路以便CMOS驅(qū)動(dòng)電路能工作在1MHz以上而沒有明顯的功率損耗。
文檔編號(hào)H03K5/04GK1166248SQ96191284
公開日1997年11月26日 申請(qǐng)日期1996年10月18日 優(yōu)先權(quán)日1995年10月27日
發(fā)明者S·L·王, V·賈亞拉耶, R·阿基諾 申請(qǐng)人:菲利浦電子有限公司