專利名稱：：可變碼率維特比解碼器的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及一種可變碼率維特比(Viterbi)解碼器，更具體地涉及在接收裝置中按照每種碼率和維特比算法對緊縮編碼的數(shù)據(jù)進行解碼和解緊縮。通常，通過通信系統(tǒng)中的物理信道的數(shù)字?jǐn)?shù)據(jù)發(fā)送和計算機系統(tǒng)中的向存儲介質(zhì)上記錄數(shù)據(jù)具有很多共同點。在這兩種情況下，數(shù)字?jǐn)?shù)據(jù)都從發(fā)送部分傳送到接受部分。由于信道和存儲介質(zhì)都容易產(chǎn)生各種噪音、失真和干擾，因而由于數(shù)據(jù)的存儲和發(fā)送過程中產(chǎn)生的誤差，信道或存儲介質(zhì)的輸出會與它的輸入不同。因此，需要差錯控制來處理通信和存儲系統(tǒng)中的大量數(shù)據(jù)。為滿足這一需求，存在一種差錯控制編碼(ECC)。有關(guān)ECC的參考文獻有ManYoungRhee著《糾錯編碼原理》(McGraw-Hill出版公司，1989)和ShuLin、DanielJ.、Costello·Jr.著《差錯控制編碼基礎(chǔ)和應(yīng)有》((Prenrice-Hall公司)。另外，相關(guān)技術(shù)還公開在美國專利No.5,003,540、5,115,436、5,144,304及5,396,239上。用于糾錯的信道編碼分為兩種不同類型分組編碼和非分組編碼。分組編碼眾所周知就是Bose-Choudhuri-Hocquenghen(BCH)編碼或Reed-Solomon編碼。至于非分組碼，就是卷積編碼。分組編碼發(fā)送數(shù)個碼字或數(shù)幀的定長數(shù)據(jù)組，而不是連續(xù)的數(shù)據(jù)流，并在接收器中將這些碼字或幀解碼，在分組編碼中當(dāng)K比持的輸入數(shù)據(jù)被編碼為n比特的碼字或幀時，碼率由k/n表示。在美國專利No.4,809,277中公開了非分組編碼的卷積編碼的一個例子。卷積編碼編碼并輸出比輸入數(shù)據(jù)流更快比特率的輸出數(shù)據(jù)流。在卷積編碼中與分組編碼一樣用k/n表示碼率，但編碼的碼字或幀不是由定長數(shù)據(jù)組構(gòu)成。卷積解碼按再生信息位序列，也就是它編碼前的位序列對由卷積編碼的碼字序列進行解碼。用于將卷積編碼方法所編碼的數(shù)據(jù)進行解碼的最有效方法建立在維特比算法的“最大似然解碼算法”上。美國專利No.4,606,027、5,162,797及5,509,020中公開了維特比解碼的有關(guān)材料。按照維特比算法，當(dāng)兩條具有不同漢明距離的路徑相遇時，比較這兩條路徑。將它們比較之后，選擇具有較短漢明距離的路徑，因為它具有更低的差錯率，并且從路徑存儲器中刪去另一條較長漢明距離的路徑。具有較短漢明距離的路徑被稱之為選留路徑。在每一點確定選留路徑，為了減小編碼的復(fù)雜程度和存儲器容量，刪去具有較長漢明距離的路徑。在數(shù)字衛(wèi)星廣播中，一種緊縮信道數(shù)據(jù)的方法被用來獲得高傳送率。最近，收縮方法被廣泛用于幾個數(shù)字傳送系統(tǒng)中，因為它比以前方法的傳送率多20％的效率。美國專利No.5,438,590中公開了緊縮編碼的相關(guān)技術(shù)。在發(fā)送之前，從1/2碼率的編碼數(shù)據(jù)流中刪去一定碼字。這增加了向前糾錯系統(tǒng)的碼率。“碼率”是指信息比特率對發(fā)送碼字速率的比例。在接收裝置中，刪去的碼字在輸入到1/2碼率的解碼器之前由“零”或“已刪除”碼元來代替。圖1表示使用3/4碼率的緊縮塊的傳統(tǒng)系統(tǒng)。該系統(tǒng)還包括1/2碼率的卷積編碼器、“零”碼元(symbol)插入塊及1/2碼率的維特比解碼器。最常使用四相移鍵(QPSK)調(diào)制器(未示出)來接收來自3/4碼率緊縮塊的輸出，其中被發(fā)送的每個發(fā)送碼元含有兩個碼字。為產(chǎn)生一個碼元，每個信息位被輸入到1/2碼率卷積編碼器。產(chǎn)生的碼元含有兩個碼字C0(n)和C1(n)。來自1/2碼率卷積編碼器的編碼數(shù)據(jù)被輸入到3/4碼率緊縮塊中，以按照緊縮模式進行緊縮。圖1中，碼字C0(2)和C1(3)構(gòu)成一個QPSK碼元，而碼字C0(3)和C1(2)構(gòu)成另一個QPSK碼元，并且它們分別發(fā)送。于是三個信息輸入比特的每一個都被分成兩個碼字，因而產(chǎn)生總共6個碼字。由三個輸入比特產(chǎn)生的六個碼字中，二個通過緊縮處理刪去，剩下的四個被發(fā)送，因此3/4碼率解緊縮塊的碼效率是3/4(3個輸入比特/4個輸出碼字)。當(dāng)發(fā)送的碼元輸入到接收部分的“零”碼元插入塊時，為了再生碼字“零”或“已刪除”碼字插入到被緊縮處。來自“零”碼元插入塊的輸出數(shù)據(jù)輸入到1/2碼率維特比解碼器進行維特比解碼。最后，在1/2碼率維特比解碼器中進行維特比解碼，其輸出數(shù)據(jù)返回到被輸入到發(fā)送部分的1/2碼率卷積編碼器中之前的原始狀態(tài)，也就是初始信息位狀態(tài)。下表1表示根據(jù)碼率的碼元緊縮模式?！?”表示已緊縮的碼字。碼率的分子和分母分別對應(yīng)輸入信息比特和發(fā)送的碼字。例如，若碼率為1/2，則一個信息比特被分為兩個碼字去發(fā)送；若碼率是7/8，則7個信息比特被分為8個碼字去發(fā)送。表1的碼率之中，碼率1/2、2/3、3/4、5/6和7/8通常用作歐洲數(shù)字視頻廣播標(biāo)準(zhǔn)。</tables>圖2表示相關(guān)技術(shù)的方框圖。先有技術(shù)的可變碼率維特比解碼器包括一時鐘信號生成裝置、一存儲器控制裝置、一存儲器、一解緊縮裝置和一維特比解碼裝置。該時鐘信號生成裝置由Quaicomm公司制造的Q1401或由LSILogic公司制造的L64705的鎖相環(huán)(PLL)電路(未示出)構(gòu)成。在圖2的可變碼率維特比解碼器中，與生成時鐘信號的裝置相當(dāng)?shù)腜LL電路按照來自QPSK解調(diào)器(未示出)的輸入時鐘(ICLK)生成一輸出時鐘(OCLK)。由于輸入時鐘(ICLK)是用于信道發(fā)送碼字的時鐘而輸出時鐘(OCLK)是用來再生信息位的時鐘，因而輸入時鐘(ICLK)與輸出時鐘(OCLK)不同。在存儲器控制裝置中，輸入用來識別有效數(shù)據(jù)的信號(DVALID_IN)，并輸出按照來自QPSK解調(diào)器的輸入時鐘(ICLK)的寫信號。而且，按照來自時鐘信號生成裝置的輸出時鐘(OCLK)，輸出讀信號。在存儲器中，按照來自存儲器控制裝置的寫信號和讀信號存儲和輸出數(shù)據(jù)(R0，R1)。在解緊縮裝置中，按照來自時鐘信號生成裝置的輸出時鐘(OCLK)對來自存儲器的緊縮編碼數(shù)據(jù)進行解緊縮。在維特比解碼裝置中，按照來自時鐘信號生成裝置的輸出時鐘(OCLK)，對來自解緊縮裝置的已經(jīng)解緊縮的數(shù)據(jù)進行維特比解碼。如上述，已有的維特比解碼器包括一時鐘信號生成裝置，它由PLL電路構(gòu)成，這是為了使來自存儲器的輸入數(shù)據(jù)和輸出數(shù)據(jù)同步。結(jié)果，已有技術(shù)的維特比解碼器具有受模似系統(tǒng)的限制約束的復(fù)雜結(jié)構(gòu)，因而增加了它的制造成本。所以，本發(fā)明的目的是提供一種可變碼率維特比解碼器，它在數(shù)據(jù)傳送的接收端按照每個碼率和維特比算法對緊縮編碼數(shù)據(jù)進行解碼和解緊縮。為達到上述目的，本發(fā)明提供一種可變碼率維特比解碼器，包括信號生成裝置，用來按照輸入碼率和采樣時鐘生成控制信號；存儲器，用來存儲緊縮編碼數(shù)據(jù)；存儲器控制裝置，用于識別有效數(shù)據(jù)的信號輸入其中，并按照輸入時鐘、采樣時鐘以及來自信號生成裝置的控制信號生成讀信號和寫信號；解緊縮裝置，用來按照采樣時鐘和來自信號生成裝置的控制信號對來自存儲器的緊縮編碼數(shù)據(jù)進行解緊縮；及維特比解碼裝置，用來按照采樣時鐘和來自信號生成裝置的控制信號對來自解緊縮裝置的已解緊縮的數(shù)據(jù)進行解碼。于是，本發(fā)明通過使用按照輸入碼率和采樣時鐘輸出適當(dāng)控制信號的的信號生成裝置，能有效地進行解緊縮和維特比解碼處理。利用本發(fā)明的優(yōu)點，消除了由于模擬電路的限制所產(chǎn)生的約束，結(jié)果簡化了硬件的結(jié)構(gòu)復(fù)雜度，因此降低了其制造成本。通過下面結(jié)合附圖對本發(fā)明優(yōu)選實施例的詳細說明，本發(fā)明的上述及其它目的、特征和優(yōu)點將顯而易見，這些附圖是圖1是說明傳統(tǒng)系統(tǒng)的方框圖，它使用3/4碼率的緊縮編碼方法，以詳細說明3/4碼率的緊縮編碼方法的過程。圖2是表示傳統(tǒng)的可變碼率維特比解碼器的方框圖。圖3是表示按照本發(fā)明的可變碼率維特比解碼器的方框圖。圖4表示按照本發(fā)明優(yōu)選實施例的采樣時鐘波形圖、計數(shù)信號波形圖及使能信號波形圖?，F(xiàn)在對附圖中說明的本發(fā)明實例作出詳細的參照符號。在盡可能的地方，所有圖中將使用相同參照數(shù)字來表示相同或類似部分。圖3表示根據(jù)本發(fā)明的可變碼率維特比解碼器的方框圖。將本發(fā)明的可變碼率維特比解碼器設(shè)計成滿足歐洲數(shù)字視頻廣播標(biāo)準(zhǔn)所要求的五種碼率(1/2、2//3、3/4、5/6、7/8)?？勺兇a率維特比解碼器包括信號生成裝置200、存儲器控制裝置210、存儲器220、解緊縮裝置230及維特比解碼裝置240。信號生成裝置200包括閾值設(shè)置裝置202、計數(shù)器204及使能信號生成裝置206。存儲器220由緩沖輸入和輸出數(shù)據(jù)的先進先出(FIFO)型RAM構(gòu)成。下面將按照本發(fā)明的優(yōu)選實施例詳細說明它的運行和效果。圖4表示采樣時鐘的波形、碼率(2/3、3/4、5/6、7/8)的計數(shù)信號的波形及相應(yīng)碼率的使能信號的波形。另外圖4還表示歐洲數(shù)字視頻廣播標(biāo)準(zhǔn)的圖1中的碼率的碼率(2/3、3/4、5/6、7/8)。用于解碼過程的時鐘是用于一輸入時鐘的碼元時鐘和用于將模擬信號轉(zhuǎn)換為數(shù)字信號的采樣時鐘(2*ICLK)。采樣時鐘(2*ICLK)的特征表示在圖4中。本發(fā)明中使用了所需要的最高頻率的采樣時鐘(2*ICLK)來消除另一電路的需要。于是，既使歐洲數(shù)字視頻廣播標(biāo)準(zhǔn)的最高編碼也能由本系統(tǒng)供給，也就是7/8碼率要求采樣頻率的7/8。例如，沒有生成所要求的新頻率(7/8×采樣頻率)，但所要求的采樣時鐘被轉(zhuǎn)發(fā)到主時鐘，以生成7/8碼率的相應(yīng)使能信號。如圖3到圖4所表示的，信號生成裝置200按照表1所示的碼率來生成使能信號，也就是，在信號生成裝置200的閾值設(shè)置裝置202中，輸入歐洲數(shù)字視頻廣播標(biāo)準(zhǔn)的碼率1/2、2/3、3/4、5/6或7/8中的一個，并將輸入碼率的分子定義為閾值。信號生成裝置200的計數(shù)器204為了生成圖4所示的計數(shù)信號，按照在閾值設(shè)置裝置202中設(shè)置的閾值對圖4所示的采樣時鐘計數(shù)。使能信號生成裝置206按照來自計數(shù)器204的計數(shù)信號生成如圖4所示的使能信號。例如，如果在閾值設(shè)置裝置202中輸入碼率為7/8的碼字，碼率的分子即7被設(shè)置為閾值。此時，計數(shù)器204對采樣時鐘計數(shù)直到閾值達到7，并且使能信號生成裝置206輸出使能信號直到時鐘達到7。另外，使能信號生成裝置206在時鐘到達8時還生成一截止信號。在存儲器控制裝置210中，輸入一識別有效數(shù)據(jù)的信號(DVALID_IN)和使能信號。另外，按照來自QPSK解調(diào)器(未示出)的輸入時鐘輸出一寫信號和一讀信號。在生成從存儲器220輸出的數(shù)據(jù)的地址信號時，使讀地址信號與解緊縮裝置230的速率同步。在存儲器220中，按照來自存儲器控制裝置210的寫信號存儲數(shù)據(jù)，并按照讀信號輸出數(shù)據(jù)。在解緊縮裝置230中，來自存儲器220的編碼數(shù)據(jù)為了解緊縮，按照采樣時鐘(2*ICLK)和使能信號被輸入。在維特比解碼裝置240中，來自解緊縮裝置230的已解緊縮的數(shù)據(jù)為了進行維特比解碼處理，按照采樣時鐘(2*ICLK)和使能信號被輸入。于是，在其中輸入上述使能信號的本發(fā)明電路具有與已有技術(shù)的PLL電路中產(chǎn)生的頻率相當(dāng)?shù)念l率，也就是[碼率×采樣頻率]。如上所述，可變碼率維特比解碼器為了進行維特比解碼而將數(shù)據(jù)解緊縮，并使用按照采樣時鐘和碼率生成的使能信號按照每種碼率來生成多種頻率。于是，由于不再需要PLL電路，因而減小了由于模擬系統(tǒng)的限制導(dǎo)致的硬件尺寸和復(fù)雜度，因此降低了制造成本。雖然結(jié)合目前所認(rèn)為的最可行且最優(yōu)實施例說明了本發(fā)明，但應(yīng)當(dāng)明白本發(fā)明并不限于所公開的實施例，而且相反，它可以覆蓋包含于所附權(quán)利要求的精神和范圍內(nèi)的各種修改和等同結(jié)構(gòu)。權(quán)利要求1.一種可變碼率維特比解碼器，包括a)信號生成裝置，用來按照輸入碼率和采樣時鐘生成控制信號；b)存儲器，用來存儲緊縮編碼數(shù)據(jù)；c)存儲器控制裝置，用于識別有效數(shù)據(jù)的信號輸入其中，并按照輸入時鐘、采樣時鐘以及來自所述的信號生成裝置的控制信號來生成讀信號和寫信號；d)解緊縮裝置，用來按照采樣時鐘和來自信號生成裝置的控制信號對來自所述的存儲器的緊縮編碼數(shù)據(jù)進行解緊縮；及e)維特比解碼裝置，用來按照采樣時鐘和來自所述的信號生成裝置的控制信號對來自所述的解緊縮裝置的已經(jīng)解緊縮的數(shù)據(jù)進行解碼。2.根據(jù)權(quán)利要求1的可變碼率維特比解碼器，其特征在于所述信號生成裝置包括一閾值設(shè)置裝置，用來在識別碼率時將碼率的分子設(shè)置為閾值；一計數(shù)器，用來按照所述的用來設(shè)置閾值的閾值設(shè)置裝置中設(shè)置的閾值通過計數(shù)采樣時鐘來生成計數(shù)信號；及使能信號生成裝置，它按照來自所述的計數(shù)器的計數(shù)信號生成使能信號。3.根據(jù)權(quán)利要求1的可變碼率維特比解碼器，其特征在于所述的存儲器由先進先出(FIFO)型RAM構(gòu)成，以緩存輸入和輸出數(shù)據(jù)。全文摘要可變碼率維特比解碼器，包括信號生成裝置，按照輸入碼率和采樣時鐘生成控制信號；存儲器，存儲收縮編碼數(shù)據(jù)；存儲器控制裝置，識別有效數(shù)據(jù)的信號輸入其中，并按照輸入時鐘、采樣時鐘以及來自信號生成裝置的控制信號生成讀信號和寫信號；解緊縮裝置，按照采樣時鐘和來自信號生成裝置的控制信號對來自存儲器的緊縮編碼數(shù)據(jù)解緊縮；及維特比解碼裝置，按照采樣時鐘和來自信號生成裝置的控制信號對來自解緊縮裝置的已解緊縮的數(shù)據(jù)解碼。文檔編號H03M13/00GK1163513SQ9710370公開日1997年10月29日申請日期1997年3月24日優(yōu)先權(quán)日1997年3月24日發(fā)明者崔榮培申請人:大宇電子株式會社