專利名稱：多電源半導(dǎo)體集成電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及使用2個(gè)以上電壓電源的半導(dǎo)體集成電路中的輸入緩沖器電路。
在已有技術(shù)的多電源半導(dǎo)體集成電路中，設(shè)有專用于輸入緩沖器的特定的電源端子，并根據(jù)使用情況將該電源端子電壓設(shè)定為如5V或3V使用。
但是在上述已有技術(shù)的多電源半導(dǎo)體集成電路中，在電源電壓為5V和3V情況下，輸入緩沖器的閾值電壓隨各電源電壓而變，故存在只有CMOS接口(閾值＝電源電壓/2)才能適應(yīng)的問題。也就是說，在CMOS電路中進(jìn)行TTL電平接口時(shí)，電源電壓為5V時(shí)閾值電壓設(shè)定為1.5V(TTL電平)，在這種情況下，當(dāng)電源電壓為3V時(shí)，則閾值電壓變?yōu)?.9V，不能保證低電平噪聲余量(富余量)。
本發(fā)明可解決上述問題，其目的在于提供一種能確保TTL電平中輸入噪聲余量的多電源半導(dǎo)體集成電路，即使在具有多個(gè)電源電壓的多電源半導(dǎo)體集成電路中，也能使輸入閾值電壓保持不變。
為實(shí)現(xiàn)上述發(fā)明目的，本發(fā)明[1]在多電源半導(dǎo)體集成電路中，設(shè)有可設(shè)定為多個(gè)電源電壓的電源，與該電源連接的輸入緩沖器，不取決于所述電源電壓而使所述輸入緩沖器的閾值電壓保持不變的切換手段。
按照上述結(jié)構(gòu)，即使在具有多電源電壓的多電源半導(dǎo)體集成電路中，也能使輸入閾值不變，保證有TTL電平中的輸入噪聲余量。在上述[1]所述的多電源半導(dǎo)體集成電路中，所述切換手段具有對(duì)應(yīng)于不同電源電壓的切換端子，對(duì)第一電源輸入緩沖器和第二電源輸入緩沖器進(jìn)行切換。
因此，電源電壓如為5V時(shí)或?yàn)?V時(shí)，都能將輸入閾值固定在1.5V，所以能確保TTL電平中輸入噪聲余量。在上述[1]所述的多電源半導(dǎo)體集成電路中，所述切換手段具有對(duì)應(yīng)于不同電源電壓的切換端子，對(duì)一個(gè)輸入緩沖器中晶體管的比例進(jìn)行切換。
因而，如當(dāng)電源電壓為5V時(shí)，利用切換端子構(gòu)成5V TTL緩沖器，電源電壓為3V時(shí)，利用切換端子構(gòu)成3V TTL緩沖器，通過這種方式能獲得與電源電壓無關(guān)的期望輸入閾值電壓(TTL電平＝1.5V)。在上述[1]所述的多電源半導(dǎo)體集成電路中，所述切換手段通過檢測(cè)電源電壓的電源電壓判定電路，對(duì)第一電源輸入緩沖器和第二電源輸入緩沖器進(jìn)行切換。
通過電源電壓判定電路對(duì)電源電壓的判定，如當(dāng)電源電壓判定為5V時(shí)選擇5VTTL緩沖器，判定為3V時(shí)選擇3V TTL緩沖器，這樣選擇對(duì)應(yīng)于各電源電壓的TTL緩沖器，所以能獲得期望的輸入閾值電壓。在上述[1]所述的多電源半導(dǎo)體集成電路中，所述切換手段通過檢測(cè)電源電壓的電源電壓判定電路，對(duì)一個(gè)輸入緩沖器的晶體管比例進(jìn)行切換。
由于電源電壓判定電路判定電源電壓，如判定為5V時(shí)或判定為3V時(shí)都能將輸入閾值電壓保持在1.5V，故能確保TTL電平中輸入噪聲余量。
下面結(jié)合附圖詳細(xì)說明本發(fā)明的較佳實(shí)施例。


圖1為本發(fā)明第一實(shí)施例所示多電源半導(dǎo)體集成電路；圖2為本發(fā)明第二實(shí)施例所示多電源半導(dǎo)體集成電路；圖3為本發(fā)明第三實(shí)施例所示多電源半導(dǎo)體集成電路；圖4為本發(fā)明第四實(shí)施例所示多電源半導(dǎo)體集成電路。
圖1為表示本發(fā)明第一實(shí)施例的多電源半導(dǎo)體集成電路圖。在該圖中，為方便起見，省略了接地(GND)端子和布線。
該圖中，1為電源電壓端子(5V/3V)，2為輸入端子(IN)，3為輸入緩沖器(5V TTL緩沖器)，4為輸入緩沖器(3V TTL緩沖器)，5為切換電路(MUX)，6為切換端子，7為內(nèi)部電路，8為Vdd芯子(core(3V))。
如圖1所示，該多電源集成電路具有電源電壓5V時(shí)為使閾值電壓為1.5V而設(shè)計(jì)的輸入緩沖器(5V TTL緩沖器)3；和電源電壓3V時(shí)為使閾值電壓為1.5V而設(shè)計(jì)的輸入緩沖器(3V TTL緩沖器)4。輸入端子(IN)2連接兩緩沖器3、4的輸入，兩緩沖器3、4的輸出連接下一級(jí)切換電路(MUX)5的2個(gè)對(duì)應(yīng)的輸入。切換端子6連接于切換電路5的選擇控制輸入，切換電路5的輸出端子連接于內(nèi)部電路7的輸入。
按照上述結(jié)構(gòu)，由于在電源電壓為5V時(shí)經(jīng)切換端子6選擇5V TTL緩沖器3，電源電壓3V經(jīng)切換端子6選擇3V TTL緩沖器4，選擇對(duì)應(yīng)于各電源電壓的TTL緩沖器，故能獲得期望的輸入閾值電壓。
如上所述，按照第一實(shí)施例，電源電壓5V也好，3V也好，都能將輸入閾值電壓保持在1.5V，故能確保TTL電平中輸入噪聲余量。
下面，說明本發(fā)明第二實(shí)施例。
圖2為表示本發(fā)明第二實(shí)施例的多電源半導(dǎo)體集成電路圖。為簡(jiǎn)便起見，省略該圖中內(nèi)部電路的GND端子和布線。
在該圖中，11為電源電壓端子(5V/3V)，12為輸入端子(IN)，13為輸入緩沖器，14為P型MOS晶體管(P1)，15為N型MOS晶體管(N1)，16為第二N型MOS晶體管(N2)，17為切換端子，18為內(nèi)部電路，19為Vdd芯子(core)(3V)。
如圖2所示，電源電壓端子(5V/3V)11和輸入端子(IN)12及切換端子17連接于輸入緩沖器13，輸入緩沖器13的輸出連接于內(nèi)部電路18。
輸入緩沖器13，其P型MOS晶體管(P1)14連接于電源電壓端子11與輸出之間，在輸出與接地(GND)之間并聯(lián)配置有第一N型MOS晶體管(N1)15，和第二N型MOS晶體管(N2)16。P型MOS晶體管(P1)14和第一N型MOS晶體管(N1)15的柵極輸入連接于輸入(IN)12，第二N型MOS晶體管(N2)16的柵極連接于切換端子17。
按照上述結(jié)構(gòu)，電源電壓為5V時(shí)，經(jīng)切換端子17使第二N型MOS晶體管(N2)16導(dǎo)通，構(gòu)成5V TTL緩沖器；電源電壓為3V時(shí)，經(jīng)切換端子17使第二N型MOS晶體管(N2)16截止，構(gòu)成3V TTL緩沖器。由此，可獲得與電源電壓無關(guān)的期望的閾值電壓(TTL電平＝1.5V)。閾值由PMOS與NMOS的量綱(dimension)比確定。
通過第2 N型MOS晶體管(N2)16的導(dǎo)通、截止，改變P與N的比。
具體而言，5V TTL緩沖器時(shí)，P與N的比為1∶3，3V TTL緩沖器時(shí)，P與N的比為1∶1，照此設(shè)定。但是，上述比例多少會(huì)隨實(shí)際使用的P和N晶體管特性而變，這就是說，上述值未必不變。
如上所述，按照第二實(shí)施例，與第一實(shí)施例一樣，電源電壓不管是5V還是3V，輸入閾值電壓都能保持1.5V，故能確保TTL電平中輸入噪聲余量。與第一實(shí)施例相比，結(jié)構(gòu)上具有減少晶體管數(shù)量的效果。
下面，說明本發(fā)明第三實(shí)施例。
圖3為表示本發(fā)明第三實(shí)施例的多電源半導(dǎo)體集成電路圖。為簡(jiǎn)便起見，省略該圖中接地(GND)端子和布線。與第一實(shí)施例相同部分賦以同一標(biāo)號(hào)，并省略其說明。
在該實(shí)施例中，在第一實(shí)施例基礎(chǔ)上附加了電源電壓判定電路21。電源電壓端子(5V/3V)1連接于輸入緩沖器(5V TTL緩沖器)3，輸入緩沖器(3T TTL緩沖器)4，和電源電壓判定電路21，兩輸入緩沖器3、4的輸出連接于下一級(jí)切換電路(MUX)5的2個(gè)輸入，進(jìn)而連接于內(nèi)部電路7。
按照上述結(jié)構(gòu)，電源電壓判定電路21判定電源電壓，當(dāng)電源電壓判定為5V時(shí)，選擇5V TTL緩沖器3，當(dāng)電源電壓判定為3V時(shí)，選擇3V TTL緩沖器4，由此選擇對(duì)應(yīng)于各電源電壓的TTL緩沖器，從而可獲得期望的輸入閾值電壓。
下面，說明本發(fā)明第四實(shí)施例。
圖4為表示本發(fā)明第四實(shí)施例的多電源半導(dǎo)體集成電路圖。為方便起見，省略內(nèi)部電路中GND(接地)端子和布線。與第二實(shí)施例相同部分賦以同一標(biāo)號(hào)，并省略其說明。
在該實(shí)施例中，在第二實(shí)施例基礎(chǔ)上附加電源電壓判定電路31。電源電壓端子(5V/3V)11連接于輸入緩沖器13和電源電壓判定電路31，輸入緩沖器13的輸出連接于內(nèi)部電路18。
然后，電源電壓判定電路31判定電源電壓，當(dāng)判定電源電壓為5V時(shí)，使第二N型MOS晶體管(N2)16導(dǎo)通，構(gòu)成5V TTL緩沖器，當(dāng)判定電源電壓為3V時(shí)，使第二N型MOS晶體管(N2)截止，構(gòu)成3V TTL緩沖器。由此，可獲得與電源電壓無關(guān)的期望的輸入閾值電壓(TTL電平＝1.5V)。
如上所述，按照第三、四實(shí)施例，與第一、二實(shí)施例一樣，不管電源電壓是5V還是3V，都能保持輸入閾值電壓為1.5V，故能確保TTL電平中輸入噪聲余量。并具有可刪除第一、二實(shí)施例中所必需的切換端子的效果。
本發(fā)明不限定于上述實(shí)施例，根據(jù)本發(fā)明的實(shí)質(zhì)可作種種實(shí)施例變化，而這些種種變化不能排除在本發(fā)明范圍之外。
按照上述詳細(xì)描述，本發(fā)明具有如下效果。即使在具有多個(gè)電源電壓的多電源半導(dǎo)體集成電路中，也能固定輸入閾值電壓，從而能確保TTL電平中輸入噪聲余量。不管電源電壓是5V還是3V，都能將輸入閾值電壓固定在1.5V，從而能保證TTL電平中輸入噪聲余量。電源電壓5V時(shí)經(jīng)切換端子構(gòu)成5V TTL緩沖器，電源電壓3V時(shí)，經(jīng)切換端子構(gòu)成3V TTL緩沖器，由此，能獲得與電源電壓無關(guān)的期望的輸入閾值電壓(TTL電平＝1.5V)。通過電源電壓判定電路判定電源電壓，當(dāng)判定電源電壓為5V時(shí)選擇5VTTL緩沖器，當(dāng)判定電源電壓為3V時(shí)選擇3V TTL緩沖器，由此選擇對(duì)應(yīng)于各電源電壓的TTL緩沖器，從而可獲得期望的輸入閾值電壓。通過電源電壓判定電路判定電源電壓，不管是判定為5V還是3V，都能將輸入閾值電壓固定在1.5V，故能確保TTL電平中輸入余量。
權(quán)利要求
1.一種多電源半導(dǎo)體集成電路，其特征在于，設(shè)有(a)可設(shè)定為多個(gè)電源電壓的電源；(b)與該電源連接的輸入緩沖器；(c)不取決于所述電源電壓而使所述輸入緩沖器的閾值電壓保持不變的切換手段。
2.如權(quán)利要求1所述的多電源半導(dǎo)體集成電路，其特征在于，所述切換手段具有對(duì)應(yīng)于不同電源電壓的切換端子，對(duì)第一電源輸入緩沖器和第二電源輸入緩沖器進(jìn)行切換。
3.如權(quán)利要求1所述的多電源半導(dǎo)體集成電路，其特征在于，所述切換手段具有對(duì)應(yīng)于不同電源電壓的切換端子，對(duì)一個(gè)輸入緩沖器中晶體管的比例進(jìn)行切換。
4.如權(quán)利要求1所述的多電源半導(dǎo)體集成電路，其特征在于，所述切換手段通過檢測(cè)電源電壓的電源電壓判定電路，對(duì)第一電源輸入緩沖器和第二電源輸入緩沖器進(jìn)行切換。
5.如權(quán)利要求1所述的多電源半導(dǎo)體集成電路，其特征在于，所述切換手段通過檢測(cè)電源電壓的電源電壓判定電路，對(duì)一個(gè)輸入緩沖器的晶體管比例進(jìn)行切換。
全文摘要
一種多電源半導(dǎo)體集成電路，具有為電源電壓5V時(shí)使閾值電壓為1.5V而設(shè)計(jì)的輸入緩沖器(5VTTL緩沖器)3和為電源電壓3V時(shí)使閾值電壓為1.5V而設(shè)計(jì)的輸入緩沖器(3V TTL緩沖器)4。輸入端子(IN)2連接兩緩沖器3、4的輸入，兩緩沖器3、4的輸出連接于下級(jí)切換電路(MUX)5的對(duì)應(yīng)的兩輸入。切換端子6連接切換電路5的選擇控制輸入，切換電路5的輸出端子連接內(nèi)部電路7的輸入。該電路能獲得與電源電壓無關(guān)的不變的輸入閾值電壓，能確保噪聲余量。
文檔編號(hào)H03K19/0185GK1167372SQ9710552
公開日1997年12月10日 申請(qǐng)日期1997年5月26日 優(yōu)先權(quán)日1996年5月28日
發(fā)明者高橋唯夫 申請(qǐng)人:沖電氣工業(yè)株式會(huì)社