国产精品1024永久观看,大尺度欧美暖暖视频在线观看,亚洲宅男精品一区在线观看,欧美日韩一区二区三区视频,2021中文字幕在线观看

  • <option id="fbvk0"></option>
    1. <rt id="fbvk0"><tr id="fbvk0"></tr></rt>
      <center id="fbvk0"><optgroup id="fbvk0"></optgroup></center>
      <center id="fbvk0"></center>

      <li id="fbvk0"><abbr id="fbvk0"><dl id="fbvk0"></dl></abbr></li>

      低功耗輸入緩沖器的制作方法

      文檔序號:7532869閱讀:267來源:國知局
      專利名稱:低功耗輸入緩沖器的制作方法
      技術(shù)領(lǐng)域
      本發(fā)明涉及一種輸入緩沖器,特別涉及一種低功耗輸入緩沖器,用于減小所需電流和峰值電流,使半導(dǎo)體芯片穩(wěn)定工作。


      圖1所示,根據(jù)常規(guī)技術(shù)的輸入緩沖器包括第二PMOS晶體管P2,其源與外電壓Vcc相連,柵與反相器IN1的輸出相連;第一PMOS晶體管P1,其源與第二PMOS晶體管的漏相連,漏與輸出端OUT相連,柵與輸入端IN相連;第一NMOS晶體管N1,其漏與輸出端OUT相連,源與地電壓Vss相連,柵與輸入端IN相連;接收芯片啟動(dòng)信號CE的反相器IN1;及第二NMOS晶體管P2,其漏與輸出端OUT相連,柵與反相器IN1相連,源與地電壓Vss相連。
      下面結(jié)合圖1-4說明這樣構(gòu)成的常規(guī)輸入緩沖器的工作情況。
      首先,當(dāng)芯片啟動(dòng)信號CE為高電位時(shí),反相器IN1的輸出值變成低電位,以便使第二PMOS晶體管P2導(dǎo)通,第二NMOS晶體管N2截止。
      此時(shí),如圖2所示,當(dāng)輸入信號AI為高電位時(shí),第一PMOS晶體管P1截止,第一NMOS晶體管N1導(dǎo)通,以使輸出信號AO變?yōu)榈碗娢弧?br> 相反,當(dāng)輸入信號AI為低電位時(shí),第一PMOS晶體管P1導(dǎo)通,第一NMOS晶體管N1截止,以使輸出信號AO變?yōu)楦唠娢弧?br> 接著,在芯片啟動(dòng)信號為低電位時(shí),反相器IN1的輸出值保持高電位,以使第二PMOS晶體管P2截止,第二NMOS晶體管N2導(dǎo)通。因此,不管輸入信號AI的電平如何,輸出信號AO保持低電位。
      如圖4所示,當(dāng)給輸入信號AI加約1.5V的邏輯閾值電壓時(shí),第一PMOS晶體管P1和第一NMOS晶體管N1皆導(dǎo)通,結(jié)果由于過剩工作電流ISS致使功耗增加。
      另外,如圖3所示,當(dāng)輸入信號AI從高電位變?yōu)榈碗娢换蚍催^來時(shí),峰值電流變大,于是產(chǎn)生噪聲,影響芯片工作。
      因此,本發(fā)明的目的是提供一種低功耗輸入緩沖器,以降低工作電流消耗來降低功耗,防止由于輸入信號變換期間峰值電流增大所致的噪聲。
      為了實(shí)現(xiàn)上述目的,根據(jù)本發(fā)明的低功耗輸入緩沖器包括根據(jù)輸入和輸出信號進(jìn)行開/關(guān)(on/off)操作的開關(guān)單元;接收、反相和輸出輸入信號的緩沖單元;及接收芯片啟動(dòng)信號控制緩沖單元的輸出的操作單元。
      圖1是常規(guī)輸入緩沖器的示意性框圖;圖2是表示圖1中輸入信號和輸出信號間隨時(shí)間變化的關(guān)系曲線圖;圖3是表示圖1中峰值工作電流隨時(shí)間變化的曲線圖;圖4是表示圖1中工作電流隨輸入信號變化的曲線圖;圖5是根據(jù)本發(fā)明第一實(shí)施例的低功耗輸入緩沖器的輸入緩沖器的示意圖;圖6是表示圖5中輸入信號和輸出信號間隨時(shí)間變化的關(guān)系曲線圖;圖7是表示圖5中峰值工作電流隨時(shí)間變化的曲線圖;圖8是表示圖5中工作電流隨輸入信號變化的曲線圖;圖9是根據(jù)本發(fā)明第二實(shí)施例低功耗輸入緩沖器的示意性方框圖;圖10是表示圖9中輸入信號和輸出信號間隨時(shí)間變化的關(guān)系曲線圖;圖11是表示圖9中峰值工作電流隨時(shí)間變化的曲線圖;圖12是表示圖9中工作電流隨輸入信號變化的曲線圖。
      如圖5所示,根據(jù)本發(fā)明第一實(shí)施例的低功耗輸入緩沖器包括截?cái)喙ぷ麟娏鱅SS通路的開關(guān)單元10;接收輸入信號AI并輸出由輸入信號AI反相的輸出信號AO的緩沖單元20;及接收芯片啟動(dòng)信號CE并控制來自緩沖單元20的輸出的操作單元30。
      開關(guān)單元10包括PMOS晶體管P3,其柵與輸入端IN相連,漏與外電壓Vcc相連,源與緩沖單元20相連;及NMOS晶體管N3,其柵與輸出端OUT相連,源與外電壓Vcc相連,漏與緩沖單元20相連。
      緩沖單元20包括PMOS晶體管P5,其漏與開關(guān)單元10相連,源與輸出端OUT相連;PMOS晶體管P4,其柵與輸入端IN相連,漏與PMOS晶體管P5的柵相連,源與操作單元30相連;NMOS晶體管N4,其柵與輸入端IN相連,源與輸出端OUT相連;NMOS晶體管N5,其柵與外電壓Vcc相連,源與NMOS晶體管N4相連,漏與操作單元30相連。
      操作單元30包括NMOS晶體管N6,其柵與芯片啟動(dòng)信號CE相連,漏與緩沖單元20相連,源與地電壓Vss相連;接收芯片啟動(dòng)信號CE的反相器IN2;及NMOS晶體管N7,其柵與反相器IN2相連,漏與輸出端OUT相連,源與地電壓Vss相連。
      下面結(jié)合圖5-8說明這樣構(gòu)成的根據(jù)本發(fā)明的低功耗緩沖器的工作情況。
      首先,當(dāng)芯片啟動(dòng)信號CE為高電位時(shí),NMOS晶體管N6導(dǎo)通,NMOS晶體管N7截止。此時(shí),NMOS晶體管N5保持導(dǎo)通。
      接著,當(dāng)芯片啟動(dòng)信號CE為為高電位時(shí),NMOS晶體管N6導(dǎo)通,NMOS晶體管N7截止。此時(shí),NMOS晶體管N5保持導(dǎo)通。
      如圖6所示,當(dāng)輸入信號為高電位時(shí),PMOS晶體管P4截止,NMOS晶體管N4導(dǎo)通,以使輸出信號AO變?yōu)榈碗娢弧?br> 相反,當(dāng)輸入信號AI為低電位時(shí),PMOS晶體管P3、P4、P5導(dǎo)通,NMOS晶體管N4截止,以使輸出信號AO變?yōu)楦唠娢弧?br> 另外,當(dāng)芯片啟動(dòng)信號CE為低電位時(shí),NMOS晶體管N6截止,NMOS晶體管N7導(dǎo)通,以使輸出信號AO不管輸入信號AI的電平如何一直保持低電位。
      如圖9所示,除開關(guān)單元10外,根據(jù)本發(fā)明第二實(shí)施例的低電壓輸入緩沖器與展示本發(fā)明第一實(shí)施例的圖5所示緩沖器相同,該實(shí)施例的開關(guān)單元包括PMOS晶體管P6,其柵與操作單元30中反相器IN2的輸出相連,源與外電壓Vcc相連;PMOS晶體管P3,其柵與輸入端IN相連,漏與PMOS晶體管P6的漏相連,源與緩沖單元20相連;NMOS晶體管N3,其柵與輸出端OUT相連,源與PMOS晶體管P6的漏相連,漏與緩沖單元20相連。
      下面結(jié)合圖9-12說明根據(jù)本發(fā)明的輸入緩沖器的工作情況。
      首先,當(dāng)芯片啟動(dòng)信號CE為高電位時(shí),NMOS晶體管N6導(dǎo)通,NMOS晶體管N7截止,PMOS晶體管P6導(dǎo)通。
      這里,在等待模式期間,當(dāng)使輸入信號AI為高電位,并加上中間信號時(shí),電流可以流過開關(guān)單元10中彼此串聯(lián)的PMOS晶體管P3和NMOS晶體管N3,PMOS晶體管P6用作電流的開關(guān)。此時(shí),NMOS晶體管N5保持導(dǎo)通。
      如圖10所示,當(dāng)輸入信號AI為高電位時(shí),PMOS晶體管P4截止,NMOS晶體管N4導(dǎo)通,以使輸出信號AO變?yōu)榈碗娢弧?br> 相反,當(dāng)輸入信號AI為低電位時(shí),PMOS晶體管P4導(dǎo)通,NMOS晶體管N4截止,以使輸出信號AO變?yōu)楦唠娢弧?br> 接著,當(dāng)芯片啟動(dòng)信號CE為低電位時(shí),NMOS晶體管N6截止,NMOS晶體管N7導(dǎo)通,PMOS晶體管P6截止,以使輸出信號AO不管輸入信號AI如何皆保持低電位。
      因此,當(dāng)輸出信號AO變?yōu)榈碗娢粫r(shí),NMOS晶體管N3截止,輸入信號AI保持高電位,以使PMOS晶體管P3導(dǎo)通,由此截?cái)鄰耐怆妷篤cc到地電壓Vss的電流通路,以減小電流消耗。
      然而,當(dāng)輸出信號AO為高電位時(shí),NMOS晶體管N3變導(dǎo)通,因?yàn)檩斎胄盘朅I為低電位,所以PMO晶體管P3變導(dǎo)通。
      另外,由于輸入信號AI為低電位,NMOS晶體管N4變截止。
      而且,NMOS晶體管N5長寬比差異很小,這使其電阻減小,從而減小了電流消耗。
      如上所述,及如圖6-9所示,由于開關(guān)單元10中的電流通路截?cái)?,NMOS晶體管N5有較大電阻,所以,與常規(guī)技術(shù)相比,根據(jù)本發(fā)明的低功耗緩沖器可以使工作電流ISS極大地減小。
      而且,如圖8-11所示,在根據(jù)本發(fā)明的低功耗緩沖器中,由于NMOS晶體管N5永遠(yuǎn)導(dǎo)通,所以,與常規(guī)技術(shù)相比,峰值電流極大地減小,從而減小了噪聲,實(shí)現(xiàn)了穩(wěn)定工作。
      權(quán)利要求
      1.一種低功耗輸入緩沖器,包括根據(jù)輸入和輸出信號進(jìn)行開/關(guān)(on/off)操作的開關(guān)單元;接收、反相和輸出輸入信號的緩沖單元;及接收芯片啟動(dòng)信號以控制緩沖單元的輸出的操作單元。
      2.根據(jù)權(quán)利要求1的緩沖器,其特征在于,開關(guān)單元包括相互并聯(lián)的第一PMOS晶體管和第一NMOS晶體管。
      3.根據(jù)權(quán)利要求2的緩沖器,其特征在于,第一NMOS晶體管根據(jù)輸入信號進(jìn)行開/關(guān)操作,第一PMOS晶體管根據(jù)輸出信號進(jìn)行開/關(guān)操作。
      4.根據(jù)權(quán)利要求1的緩沖器,其特征在于,緩沖單元包括接收輸入信號的第二PMOS晶體管;相互串聯(lián)于開關(guān)單元中的輸出端和操作單元之間的第三PMOS晶體管和第一NMOS晶體管。
      5.根據(jù)權(quán)利要求4的緩沖器,其特征在于,第二PMOS晶體管的漏與第三PMOS晶體管的柵相連,第二PMOS晶體管接收輸入信號,第二PMOS晶體管和第二NMOS晶體管各自的源共接于操作單元。
      6.根據(jù)權(quán)利要求1的緩沖器,其特征在于,所述輸出信號加到第三PMOS晶體管的源和第二NMOS晶體管的漏。
      7.根據(jù)權(quán)利要求4的緩沖器,還包括,在彼此串聯(lián)于開關(guān)單元的輸出端和操作單元之間的第三PMOS晶體管和第二NMOS晶體管中,與第二NMOS晶體管串聯(lián)的第二NMOS晶體管。
      8.根據(jù)權(quán)利要求7的緩沖器,其特征在于,外電壓施加在第三NMOS晶體管的輸入端,以進(jìn)行穩(wěn)定的工作。
      9.根據(jù)權(quán)利要求1的緩沖器,其特征在于,操作單元包括接收芯片啟動(dòng)信號的第四NMOS晶體管,該晶體管接在緩沖單元與地電壓之間;接收芯片啟動(dòng)信號的反相器;及接收反相器的輸出值的第五NMOS晶體管,該晶體管接在輸出信號端和地電壓之間。
      10.一種低功耗輸入緩沖器,包括根據(jù)輸入和輸出信號進(jìn)行開/關(guān)(on/off)操作的開關(guān)單元;接收、反相和輸出輸入信號的緩沖單元;接收芯片啟動(dòng)信號控制緩沖單元的輸出的操作單元;及接在外電壓和關(guān)開裝置之間的第四PMOS晶體管,用于接收反相器的輸出。
      11.根據(jù)權(quán)利要求10的緩沖器,其特征在于,開關(guān)單元包括彼此并聯(lián)的第一PMOS晶體管和第一NMOS晶體管。
      12.根據(jù)權(quán)利要求11的緩沖器,其特征在于,第一NMOS晶體管根據(jù)輸入信號進(jìn)行開/關(guān)操作,第一PMOS晶體管根據(jù)輸出信號進(jìn)行開/關(guān)操作。
      13.根據(jù)權(quán)利要求10的緩沖器,其特征在于,緩沖單元包括接收輸入信號的第二PMOS晶體管;彼此串聯(lián)于開關(guān)單元中的輸出端和操作單元之間的第三PMOS晶體管和第一NMOS晶體管。
      14.根據(jù)權(quán)利要求13的緩沖器,其特征在于,第二PMOS晶體管的漏與第三PMOS晶體管的柵相連,第二PMOS晶體管接收輸入信號,第二PMOS晶體管和第二NMOS晶體管各自的源共接于操作單元。
      1 5.根據(jù)權(quán)利要求10的緩沖器,其特征在于,給第三PMOS晶體管的源和第二NMOS晶體管的漏加輸出信號。
      16.根據(jù)權(quán)利要求13的緩沖器,還包括,在彼此串聯(lián)于開關(guān)單元的輸出端和操作單元之間的第三PMOS晶體管和第二NMOS晶體管中,與第二NMOS晶體管串聯(lián)的第二NMOS晶體管。
      17.根據(jù)權(quán)利要求16的緩沖器,其特征在于,外電壓施加給第三NMOS晶體管的輸入端,以進(jìn)行穩(wěn)定的工作。
      18.根據(jù)權(quán)利要求10的緩沖器,其特征在于,操作單元包括接收芯片啟動(dòng)信號的第四NMOS晶體管,該晶體管接在緩沖單元與地電壓之間;接收芯片啟動(dòng)信號的反相器;接收反相器的輸出的第四PMOS晶體管;接收反相器的輸出值的第五NMOS晶體管,該晶體管接在輸出信號端和地電壓之間。
      全文摘要
      一種低功耗輸入緩沖器其功耗和峰值電流減小,使半導(dǎo)體芯片可以穩(wěn)定地工作。該緩沖器使用了截?cái)嚯娏魍返拈_關(guān)單元,從而減小了電流消耗,通過使用一直導(dǎo)通的、與外電壓相連的晶體管,減小了輸入信號變換期間由峰值電流產(chǎn)生的噪聲,從而實(shí)現(xiàn)了芯片的穩(wěn)定工作。
      文檔編號H03K19/0175GK1187073SQ97112489
      公開日1998年7月8日 申請日期1997年6月17日 優(yōu)先權(quán)日1997年6月17日
      發(fā)明者鄭德柱 申請人:Lg半導(dǎo)體株式會(huì)社
      網(wǎng)友詢問留言 已有0條留言
      • 還沒有人留言評論。精彩留言會(huì)獲得點(diǎn)贊!
      1