專利名稱：壓控振蕩器的制作方法
技術領域：
本發(fā)明與用奇數(shù)個倒相邏輯電路連接成環(huán)通過外界控制電壓控制每個倒相邏輯電路的延遲時間從而控制振蕩頻率的壓控振蕩器(以下簡稱為VCO)有關。
圖1示出了傳統(tǒng)的環(huán)形電路VCO的結構圖。
這種VCO有著相互連接成環(huán)的三個延遲倒相電路1-3。延遲倒相電路1-3都是邏輯電路，每個都將加在輸入端A的輸入信號與加在輸入端B的參考電壓Vr進行比較，根據(jù)比較結果在輸出端C輸出邏輯電平翻轉的倒相信號。延遲倒相電路1-3每個都有一個控制端D，加在控制端D上的延遲控制電壓Vc可以控制在輸出端C的輸出信號的延遲時間。也就是說，延遲倒相電路1-3每個都有一個將輸入信號與參考電壓Vr進行比較、輸出倒相信號的倒相電路和一個接在倒相電路的輸出端上的延遲電路。延遲電路包括一個由電容器構成的充電部和一個由導通狀態(tài)受延遲控制電壓Vc控制的晶體管構成的放電部。
延遲倒相電路3的輸出端接至延遲倒相電路1的輸入端，還接至整形的邏輯電路4的輸入端。邏輯電路4的輸出端輸出波形整形成矩形的振蕩信號OUT。
在這種VCO中，例如，如果在加電源時延遲倒相電路1的輸入是低電平，那么經(jīng)過一段延遲時間后由于延遲倒相電路1-3的操作，延遲倒相電路3的輸出端輸出高電平的信號。由于這個信號反饋到延遲倒相電路1的輸入端，因此再經(jīng)過一段延遲時間后由于延遲倒相電路1-3的操作，延遲倒相電路3的輸出又變?yōu)榈碗娖?。這樣，就產(chǎn)生了頻率取決于延遲倒相電路1-3的環(huán)延遲時間的振蕩。
下面說明延遲倒相電路1-3的每級內部的工作情況。在倒相電路的輸出信號從低電平變?yōu)楦唠娖綍r，延遲電路中的充電部在固定的短時間內很快得到充電，延遲電路的輸出信號成為高電平。但是，在倒相電路的輸出信號從高電平變?yōu)榈碗娖綍r，充到充電部的電荷按照延遲電路中放電部的時常數(shù)放電，延遲電路的輸出電壓逐漸下降。于是，經(jīng)過一段時間后，輸出信號成為低電平。這個時常數(shù)由通過控制端D加到延遲倒相電路1-3中的延遲電路上的延遲控制電壓Vc控制。因此，就能用延遲控制電壓Vc來控制振蕩的頻率。
然而，這種傳統(tǒng)的VCO有著以下這樣的一個問題。
在控制振蕩頻率的過程中，通過控制在延遲倒相電路1-3的每一級的輸出信號從高電平變?yōu)榈碗娖綍r的延遲時間來控制環(huán)延遲時間，從而控制振蕩的頻率。對于振蕩信號來說，停留在高電平的時間要長于停留在低電平的時間，因此不能將占空系數(shù)保持在50％。這樣，由于振蕩信號OUT中低電平的脈沖寬度的較窄，就不能確保接在后面的觸發(fā)電路之類的建立時間和保持時間，從而導致工作不正常。此外，雖然可以通過增加形成環(huán)的延遲倒相電路的級數(shù)使占空系數(shù)接近50％，但環(huán)延遲時間就增大了，因此就存在例如很難獲得滿足高速通信需要的不低于156MHz的高頻率振蕩的問題。
本發(fā)明解決了傳統(tǒng)VCO中存在的上述問題，提供了一種即使在高頻率也能獲得占空系數(shù)幾乎為50％的振蕩輸出的VCO。
為了解決上述問題，本發(fā)明所提出的振蕩頻率可控的壓控振蕩器包括至少是四個的偶數(shù)個延遲倒相電路。這些延遲倒相電路每個都有一個輸入端、一個參考端、一個控制端、一個倒相電路和一個延遲電路。
輸入端接收電平在預定范圍內的輸入信號。參考端接收值在預定范圍內的參考信號?？刂贫私邮湛刂菩盘枴?br> 倒相電路根據(jù)輸入信號的邏輯電平是否超參考信號將輸入信號翻轉為第一邏輯電平或第二邏輯電平。
延遲電路接收經(jīng)倒相電路翻轉的信號，當這信號從第一邏輯電平轉為第二邏輯電平時，輸出電平在預定范圍內以恒定時常數(shù)隨著改變的信號。
延遲倒相電路中的最后一級延遲倒相電路在信號從第二邏輯電平轉為第一邏輯電平時輸出電平在預定范圍內以由控制信號決定的可變時常數(shù)的二分之一的時常數(shù)隨著改變的信號。
其他延遲倒相電路連接成一個環(huán)，各自在信號從第二邏輯電平轉為第一邏輯電平時輸出電平在預定范圍內以由控制信號決定的可變時常數(shù)隨著改變的信號。
連接成環(huán)的每個延遲倒相電路中的延遲電路可以包括一個第一充電部和一個第一放電部(第二方式)。
第一充電部由第一倒相電路翻轉為第二邏輯電平的信號充電，輸出以恒定時常數(shù)隨著改變的信號。
第一放電部受控制信號控制，在信號被第一倒相電路翻轉為第一邏輯電平時按照控制信號泄放充到第一充電部的電荷。
最后一級的延遲倒相電路中的延遲電路可以包括一個第二充電部和一個第一放電部(第三方式)。
第二充電部由第二倒相電路翻轉為第二邏輯電平的信號充電，輸出以恒定時常數(shù)或以可變時常數(shù)的二分之一的時常數(shù)隨著改變的信號。
第二放電部受控制信號控制，在信號被第二倒相電路翻轉為第一邏輯電平時泄放充在第二充電部的電荷。
第二充電部的電容量可以等于第一充電部的電容量，而第二放電部的放電速度可以是第一放電部的放電速度的兩倍(第四方式)。
第二充電部的電容量可以是第一充電部的電容量的二分之一，而第二放電部的放電速度可以等于第一放電部的放電速度(第五方式)。
按照第一至第五實施方式如上述所構成的VCO的工作情況如下。
在振蕩電路環(huán)內的延遲倒相電路的第一延遲電路中，由于從第一邏輯電平轉為第二邏輯電平的延遲時間與從第二邏輯電平轉為第一邏輯電平的延遲時間不同，因此振蕩電路環(huán)輸出信號的占空系數(shù)就偏離50％。第二倒相電路使振蕩電路環(huán)輸出信號的邏輯電平翻轉，而第二延遲電路將從第二邏輯電平轉為第一邏輯電平的延遲時間縮短了1/2，從而輸出延遲時間被縮短的信號。由于第二倒相電路和第二延遲電路校正了延遲時間，因此振蕩信號的占空系數(shù)就很接近50％。
在包括至少是四個的偶數(shù)個延遲倒相電路的振蕩頻率可控的壓控振蕩器中，最后一級延遲倒相電路可以包括一個根據(jù)信號的邏輯電平是否超過參考信號將信號翻轉為預定范圍的1/2內的第一邏輯電平或第二邏輯電平的第一例相電路和一個接收經(jīng)第一倒相電路翻轉的信號、在信號從第一邏輯電平轉為第二邏輯電平時輸出電平在預定范圍的1/2內以恒定時常數(shù)隨著改變的信號而在信號從第二邏輯電平轉為第一邏輯電平時輸出電平在預定范圍的1/2內以由控制信號決定的可變時常數(shù)隨著改變的信號的第一延遲電路。
其他連接成一個環(huán)的那些延遲倒相電路每個都包括一個根據(jù)信號的邏輯電平是否超過參考信號將信號翻轉為預定范圍內的第三邏輯電平或第四邏輯電平的第二倒相電路和一個接收經(jīng)第二倒相電路翻轉的信號、在信號從第三邏輯電平轉為第四邏輯電平時輸出電平在預定范圍內以恒定時常數(shù)隨著改變的信號而在信號從第四邏輯電平轉為第三邏輯電平時輸出電平在預定范圍內以由控制信號決定的可變時常數(shù)隨著改變的信號的第二延遲電路(第六方式)。
按照第六實施方式構成的VCO的工作情況如下。
振蕩電路環(huán)的輸出信號經(jīng)輸出振幅減小為1/2的第一倒相電路翻轉邏輯電平后加到第一延遲電路。在第一延遲電路中，延遲時間按照振幅減小為1/2的輸出信號邏輯電平的改變情況確定，因此從第二邏輯電平轉為第一邏輯電平的延遲時間縮短為從第四邏輯電平轉為第三邏輯電平的延遲時間的1/2。這樣，就能象第一至第五實施方式那樣使振蕩信號的占空系數(shù)接近50％。
本發(fā)明還提出了一種控制包括一個由至少是三個的奇數(shù)個延遲倒相電路組成的振蕩電路環(huán)和一個與振蕩電路環(huán)連接的延遲倒相器的壓控振蕩器的方法。
這種方法包括下列步驟接收一個電平在某個范圍內的信號；接收一個值在所述范圍內的參考信號；接收一個控制信號；在振蕩電路環(huán)內，根據(jù)信號的邏輯電平是否超過參考信號將信號翻轉為在所述范圍內的第一邏輯電平或第二邏輯電平；
接收經(jīng)翻轉的信號；在信號從第一邏輯電平轉為第二邏輯電平時從振蕩電路環(huán)輸出電平在所述范圍內以恒定時常數(shù)隨著改變的信號，而在信號從第二邏輯電平轉為第一邏輯電平時從振蕩電路環(huán)輸出電平在所述范圍內以由控制信號決定的可變時常數(shù)隨著改變的信號；在延遲倒相器中，接收振蕩電路環(huán)輸出的信號，根據(jù)信號的邏輯電平是否超過參考信號將信號翻轉為第一邏輯電平或第二邏輯電平；以及在信號從第一邏輯電平轉為第二邏輯電平時輸出電平在所述范圍內以恒定時常數(shù)隨著改變的信號，而在信號從第二邏輯電平轉為第一邏輯電平時輸出電平在所述范圍內以由控制信號決定的可變時常數(shù)的二分之一的時常數(shù)隨著改變的信號。
本發(fā)明的其他一些情況和優(yōu)點在以下結合各附圖所作的說明中可以清楚地看到，在這些附圖中圖1是作為本發(fā)明第一實施例的VCO的結構圖；圖2(a)和2(b)分別為示出圖1中所示的延遲倒相電路10和40的電路圖；圖3為圖1所示VCO中各級工作波形的波形圖；圖4為示出作為本發(fā)明第二實施例的VCO中的延遲倒相電路40A的電路圖；圖5為示出作為本發(fā)明第三實施例的VCO中的延遲倒相電路40B的電路圖；以及圖6為傳統(tǒng)的VCO的結構圖。
下面將結合


本發(fā)明的優(yōu)選形態(tài)和實施例。
<第一實施例>
圖1為示出作為本發(fā)明第一實施例的壓控振蕩器(VCO)的結構圖。
這種VCO有三個互連成環(huán)的延遲倒相電路10、20、30。這些延遲倒相電路10、20、30都是相同的，各有一個將輸入信號Vi的邏輯電平倒相的倒相電路和一個與這個倒相電路的輸出端連接的延遲電路。
倒相電路是一個邏輯電路，它將加在輸入端A的輸入信號Vi與加在輸入端B的參考電壓Vr進行比較，根據(jù)比較結果輸出邏輯電平翻轉的倒相信號。即，在Vi≤Vr時，輸出的倒相信號為高電平；而在Vi＞Vr時，輸出的倒相信號為低電平。
延遲電路控制倒相電路輸出的倒相信號加到輸出端C上的延遲時間。在倒相電路輸出的倒相信號從低電平變?yōu)楦唠娖綍r，延遲電路的延遲時間tr是固定不變的(例如tr＝0.2ns)，而在倒相信號從高電平變?yōu)榈碗娖綍r，延遲電路的延遲時間tf是可受控改變的(例如tf＝1.6-4.0ns)。延遲電路從輸出端C輸出經(jīng)延遲的輸出信號。
延遲倒相電路30的輸出端C除接至延遲倒相電路10的輸入端A外，還接至延遲倒相電路40的輸入端A。延遲倒相電路40也有一個控制端D，控制延遲倒相電路10-30的延遲控制電壓Vc同樣也加到這個控制端上。
延遲倒相電路40的工作情況幾乎與延遲倒相電路10、20、30相同，有一個與在延遲倒相電路10中的相同的倒相電路和一個在延遲時間上設置得與在延遲倒相電路10中的稍有不同的延遲電路。即，延遲倒相電路40中的延遲電路在倒相電路輸出的倒相信號從低電平變?yōu)楦唠娖綍r延遲時間與在延遲倒相電路10中的相同，為tr；然而，在倒相信號從高電平變?yōu)榈碗娖綍r延遲時間只是在延遲倒相電路10中受延遲控制電壓Vc控制的可變延遲時間tf的一半，為tf/2。延遲倒相電路40的延遲電路從輸出端C輸出經(jīng)延遲的輸出信號。
延遲倒相電路40的輸出端C接至整形邏輯門50的輸入端，因此從邏輯門50的輸出端輸出的是波形整成矩形的振蕩信號OUT。
圖2(a)和2(b)分別示出了圖1中的延遲倒相電路10和40的電路圖。
如圖2(a)所示，延遲倒相電路10有一個由晶體管11和12、電阻13和14、恒流源15組成的倒相電路10a，以及一個由晶體管16和17、電容器18、電阻19組成的延遲電路106。輸入端A和B分別接至具有同樣特性的晶體管11和12的基板。晶體管11和12的集電極分別通過具有同樣阻值的電阻13和14接至電源電壓Vcc，而這兩個晶體管的發(fā)射極則接在一起，通過恒流源15接地。
晶體管16接在輸出端C和電源電壓Vcc之間，而晶體管16的基極接至晶體管11的集電極。電容器18接在輸出端C和地GND之間。這樣，電容器18和晶體管16就組成了充電部10c。放電部10d包括晶體管17和電阻19，串接在輸出端C和地GND之間。晶體管17的基極接至控制端D。
圖2(b)所示的延遲倒相電路40幾乎與延遲倒相電路10完全相同，有一個由晶體管41和42、電阻43和44、恒流源45組成的倒相電路40a，以及一個由晶體管46、47a和47b、由容器48、電阻49a和49b組成的延遲電路40b。晶體管41、42、46、47a的特性分別與晶體管11、12、16、17的相同。電阻43、44、49a的阻值分別等于電阻13、14、19的阻值。恒流源15的電流與恒流源45的相同，而電容器18的容量與電容器48的相同。此外，在放電部40d并聯(lián)的晶體管47a、和47b以及電阻49a和49b都分別設置成相同的。
也就是說，延遲倒相電路40與延遲倒相電路10之間的差別只是體現(xiàn)在延遲倒相電路40中的放電部40d的阻抗為延遲倒相電路10中的放電部10d的阻抗的一半。
圖3示出了圖1所示VCO中各延遲倒相電路10-40的工作波形圖。圖1所示VCO的工作情況將結合圖2(a)、2(b)和3加以說明。
這里，假設電源電壓Vcc的一半加到各延遲倒相電路10-40的輸入端B作為參考信號，而在給定范圍內的延遲控制電壓Vc加到各控制端D上。
例如，在圖3中的時間to，如果延遲倒相電路30的輸出信號S30從高電平變?yōu)榈碗娖?，由于輸出信號S30加到圖2(a)所示延遲倒相電路10的輸入端A，因此晶體管11的基極電壓就成為低于晶體管12的基極電壓。晶體管11和12的發(fā)射極是連在一起通過恒流源15接地的，因此這兩個晶體管就轉換成只有其中的一個導通。在這個情況下，晶體管11從導通轉為截止，晶體管11的集電極電壓上升到幾乎為電源電壓Vcc。這樣，晶體管16就成為導通，電容器18就通過晶體管16迅速得到充電。在一段相當短的延遲時間tr后，也就是在時刻t1，輸出端C的輸出信號S10就成為高電平。
在時刻t1，當延遲倒相電路10的輸出信號S10從低電平變?yōu)楦唠娖綍r，輸出信號S10的高電平就加到延遲倒相電路20的輸入端A上。由于延遲倒相電路20與延遲倒相電路10是相同的，因此下面也將結合圖2(a)所示說明延遲倒相電路20的工作情況。
當輸入端成為高電平時，晶體管11導通。于是，晶體管11的集電極電壓就成為非常接近地GND處電平的低電平，使得晶體管16截止。因此，充在電容器18上的電荷通過受延遲控制電壓Vc控制的晶體管17和電阻19放電，從而輸出電壓按照由電容器18的容量和晶體管17與電阻19的復合阻值確定的時常數(shù)T10逐漸下降。這樣，從時刻t1起經(jīng)過比較長的一段延遲時間tf后，在時刻t2延遲倒相電路20的輸出信號成為低電平。延遲時間tf由晶體管17的導通狀況確定，因此，可以用延遲控制電壓Vc來控制延遲時間tr。
在時刻t2，當延遲倒相電路20的輸出信號S20從高電平變?yōu)榈碗娖綍r，由于輸出信號S20加到延遲倒相電路30的輸入端A上，因此延遲倒相電路30在時刻t2執(zhí)行的操作就與延遲電路10在時刻to執(zhí)行的相同。于是經(jīng)一段延遲時間tr后，在時刻t3延遲倒相電路30的輸出信號S30從低電平轉換為高電平。
在時刻t3，當延遲倒相電路30的輸出信號S30從低電平變?yōu)楦唠娖綍r，由于輸出信號S30加到延遲倒相電路10的輸入端A上，因此延遲倒相電路10在時刻t3執(zhí)行的操作就與延遲倒相電路20在時刻t1執(zhí)行的相同。于是經(jīng)過一段延遲時間tf后，在時刻t4延遲倒相電路10的輸出信號S10從高電平轉換為低電平。
類似，自時刻t4起再經(jīng)過一段延遲時間tr后，在時刻t5延遲倒相電路20的輸出信號S20從低電平轉換為高電平。
然后，自時刻t5起再經(jīng)過一段延遲時間tf后，在時刻t6延遲倒相電路30的輸出信號S30又從高電平轉換為低電平。
這樣，在等于從時刻to至時刻t6這段延遲時間(3tr+3tf)的周期內延遲反相電路30的輸出信號S30的電平轉換完成了一個循環(huán)。
由此，延遲倒相電路30的輸出信號S30的頻率FR30和占空系數(shù)DT30就可分別表示為以下的式(1)和式(2)
FR30＝1/3(tr+tf) (1)DT30＝(tr+2tf)/3(tr+tf)(2)如果tr＝0.2ns，tf＝1.6ns則有FR30＝185.2MHzDT30＝62.9％如果tr＝0.2ns，tf＝4.0ns則有FR30＝79.4MHzDT30＝65.1％但是，在時刻to，當延遲倒相電路30的輸出信號S30從高電平變?yōu)榈碗娖綍r，由于輸出信號S30也加到延遲倒相電路40的輸入端A上，因此，在圖2(b)所示的延遲倒相電路40中，晶體管41的基極電壓就低于晶體管42的基極電壓。由于晶體管41和42的發(fā)射極是連在一起通過恒流源45接地的，因此這兩個晶體管只有一個轉換成導通狀態(tài)。在這個情況下，晶體管41從導通轉換為截止，從而晶體管41的集電極電壓上升到幾乎等于電源電壓Vcc。于是，晶體管46導通，電容器48通過晶體管46迅速得到充電。經(jīng)過一段等于延遲倒相電路10中的延遲時間tr后，在時刻t1輸出端C的輸出信號S40成為高電平。
在時刻t3，當延遲倒相電路30的輸出信號S30從低電平變?yōu)楦唠娖綍r，延遲倒相電路40的輸入端A成為高電平，從而晶體管41轉換成導通。于是，晶體管41的集電極電壓成為接近于地GND處的電壓的低電平，使得晶體管46成為截止。因此，充在電容器48上的電荷就通過由晶體管47a和電阻49a與晶體管47b和電阻49b組成的并聯(lián)電路放電，輸出端C上的電壓按照由電容器48的容量和晶體管47a、47b與電阻49a、49b的復合阻值確定的時常數(shù)T40逐漸下降。
電容器18與48，晶體管17與47a、47b，電阻19與49a、49b、分別設置成同樣容量、同樣特性和同樣阻值，因此延遲倒相電路40中的時常數(shù)40就是延遲倒相電路10中的時常數(shù)T10的二分之一。這樣，自時刻t3起經(jīng)過一段延遲時間tf/2后，在時刻t3.5延遲倒相電路40的輸出信號S40成為低電平。
因此，延遲倒相電路40的輸出信號S40的頻率FR40和占空系數(shù)DT40就分別表示為以下的式(3)和式(4)FR40＝1/3(tr+tf) (3)DT40＝(tf+tr+tf/2)/3(tr+tf)＝0.5-tr/6(tf+tr) (4)如果tr＝0.2ns，tf＝1.6ns，則有FR40＝185.2MHzDT40＝45.8％如果tr＝0.2ns，tf＝4.0ns，則有FR40＝79.4MHzDT40＝49.2％這樣，如果將延遲時間設計成tr＜＜tf，就可以保持占空系數(shù)DT40非常接近50％。
如上所述，在本實施例的VCO中，由于不是從延遲倒相電路30取得振蕩輸出，而是從與形成電路環(huán)的延遲倒相電路10-30配合的、延遲時間僅為延遲倒相電路10-30中的二分之一的延遲倒相電路40取得振蕩輸出、因此占空系數(shù)可以很接近50％。
也就是說，由于并沒有改變振蕩電路環(huán)中的延遲倒相電路的級數(shù)，因此可以在不降低振蕩頻率的情況下得到占空系數(shù)幾乎為50％的振蕩信號OUT。
<第二實施例>
圖4示出了作為本發(fā)明第二實施例的VCO中的延遲倒相電路40A的電路圖。在圖4中，對于與圖2(b)中相同的器件用了相同的標號。
延遲倒相電路40A用來代替圖1中的延遲倒相電路40。與圖2(b)所示的延遲倒相電路40不同，用了具有兩個容量與電容器48相同的串聯(lián)電容器48a和48b的充電部40f代替放電部40c，而用了除了晶體管47b和電阻49b的放電部49g代替放電部40d。
采用這種配置，雖然充電部40f的容量成為1/2，而放電部40g的阻抗增加了一倍，但時常數(shù)與第一實施例中的相同。因此，執(zhí)行的操作與第一實施例相同，所以可以取得相同的效果。
<第三實施例>
圖5示出了作為本發(fā)明第三實施例的VCO中的延遲倒相電路40B的電路圖。在圖5中，對于與圖2(b)中相同的器件用了相同的標號。
延遲倒相電路40B用來代替圖1中的延遲倒相電路40。與圖2(b)所示的延遲倒相電路40不同，倒相電路40h中配置了兩個阻值分別為倒相電路40a中的電阻43和44的阻值的1/2的電阻43a和44a來代替電阻43和44，而放電部40j中除去了放電部40d中的晶體管47b和電阻49b。
采用這種配置，延遲倒相電路40B中倒相電路40h輸出的低電平與高電平之間的電壓差相應于電阻43a的阻值與恒流源45的電流值的乘積，因此，這個電壓差為延遲倒相電路10中倒相電路10a輸出的低電平與高電平之間的電壓差的1/2。由于充電部40c由倒相電路40h的輸出電壓充電，因此充電部40c中電容器48上所充的電荷為延遲倒相電路10中電容器48上可充的電荷的1/2。這樣，延遲倒相電路40B中放電部40j就能使電容器48放電的時間為延遲倒相電路10中放電部10d所需的1/2。也就是說，由于圖5所示延遲倒相電路40B工作情況與圖2(b)所示延遲倒相電路40的類似，因此具有與第一實施例相同的效果。
此外，本發(fā)明并不局限于以上所說明的這些實施例，而是可以以各種方式加以修改。例如，可以在以下幾個方面加以修改(a)圖1所示的振蕩電路環(huán)由三級組成，但一個由三級以上的奇數(shù)個級組成的振蕩電路環(huán)工作情況是一樣的，因此可以按照所希望得到的振蕩頻率來設定級數(shù)；(b)在以上這些實施例中，參考電壓Vr是從外界加到延遲倒相電路10-40的各輸入端B的，然而，參考電壓Vr不必一定要從外界加入，也可以在延遲倒相電路10-40內部各自產(chǎn)生；(c)延遲倒相電路10-40各級都是采用雙極晶體管的，然而，也可以采用MOS(金屬氧化物半導體)晶體管之類構成的CMOS(互補金屬氧化物半導體)門電路；(d)延遲電路40b中的充電部40c和放電部40d的電路結構和時常數(shù)并不局限于在說明這些實施例時所列舉的那些值，可以選用任何其他組合的值，只要放電時常數(shù)為延遲倒相電路10等中的放電時常數(shù)的1/2；(e)延遲倒相電路10等并不局限于圖2(a)和2(b)中所示的電路，可以使用任何其他電路，只要可以將輸入信號的邏輯電平倒相和延遲時間可由延遲控制電壓Vc控制。
如以上詳細說明的那樣，在這些實施方式中都配置了一個從第二邏輯電平轉為第一邏輯電平的延遲時間縮短為第一延遲電路中的1/2的第二延遲電路。這樣，第二倒相電路和第二延遲電路校正了第二延遲電路輸出的振蕩信號的占空系數(shù)，從而能使第二延遲電路輸出的振蕩信號的占空系數(shù)保持在幾乎為50％。
第六實施方式是配置一個使振蕩電路環(huán)輸出信號的邏輯電平翻轉而輸出振幅限制為輸入VCO的信號的1/2的第一倒相電路。第一延遲電路輸出一個按照邏輯電平在為振蕩電路環(huán)輸出信號的1/2的輸出振幅之間變化的延遲信號，因此，從第二邏輯電平轉為第一邏輯電平的延遲時間縮短為從第四邏輯電平轉為第三邏輯電平的1/2。因此就能象第一至第五實施方式那樣使振蕩信號的占空系數(shù)保持在幾乎為50％。
由此可見，所說明的本發(fā)明可在各方面加以修改，這些情況并不偏離本發(fā)明的精神和范圍。對于熟悉本技術領域的人員來說，所有這類修改都是顯而易見的，因此都應屬于所附權利要求規(guī)定的本發(fā)明的專利保護范圍。
權利要求
1.一種包括至少是四個的偶數(shù)個延遲倒相電路、振蕩頻率可控的壓控振蕩器，其特征是其中每個延遲倒相電路包括一個輸入端，用來接收一個電平在預定范圍內的輸入信號；一個參考端，用來接收一個值在預定范圍內的參考信號；一個控制端，用來接收一個控制信號；一個倒相電路，用來根據(jù)輸入信號的邏輯電平是否超過參考信號使輸入信號翻轉為第一邏輯電平或第二邏輯電平；以及一個延遲電路，用來接收經(jīng)倒相電路翻轉的信號，在信號從第一邏輯電平轉為第二邏輯電平時輸出電平在預定范圍以恒定時常數(shù)隨著改變的信號，其中這些延遲倒相電路的最后一級延遲倒相電路在信號從第二邏輯電平轉為第一邏輯電平時輸出電平在預定范圍內以由控制信號決定的可變時常數(shù)的二分之一的時常數(shù)隨著改變的信號，而其他延遲倒相電路連接成一個環(huán)，各自在信號從第二邏輯電平轉為第一邏輯電平時輸出電平在預定范圍內以由控制信號決定的可變時常數(shù)隨著改變的信號。
2.一種按權利要求1所提出的壓控振蕩器，其中連接成環(huán)的所述延遲倒相電路的每一級中的所述延遲電路包括一個由倒相電路翻轉為第二邏輯電平的信號充電、輸出以恒定時常數(shù)隨著改變的信號的第一充電部，以及一個受控制信號控制、在信號被倒相電路翻轉為第一邏輯電平時按照控制信號泄放充在第一充電部的電荷的第一放電部。
3.一種按權利要求2所提出的壓控振蕩器，其中所述最后一級延遲倒相電路包括一個由倒相電路翻轉為第二邏輯電平的信號充電、輸出以恒定時常時或以可變時常數(shù)的二分之一的時常數(shù)隨著改變的信號的第二充電部，以及一個受控制信號控制、在信號被倒相電路翻轉為第一邏輯電平時按照控制信號泄放充在第二充電部的電荷的第二放電部。
4.一種按權利要求3所提出的壓控振蕩器，其中所述第二充電部的電容量等于所述第一充電部的電容量，而所述第二放電部以是所述第一放電部放電速度的兩倍的速度泄放充在所述第二充電部的電荷。
5.一種按權利要求3所提出的壓控振蕩器，其中所述第二充電部的電容量是所述第一充電部的電容量的二分之一，而所述第二放電部以等于所述第一放電部放電速度的速度泄放充在所述第二充電部的電荷。
6.一種包括至少是四個的偶數(shù)個延遲倒相電路、振蕩頻率可控的壓控振蕩器，其特征是其中每個延遲倒相電路包括一個輸入端，用來接收一個電平在預定范圍內的輸入信號；一個參考端，用來接收一個值在預定范圍內的參考信號；一個控制端，用來接收一個控制信號；其中這些延遲倒相電路中的最后一級延遲倒相電路包括一個根據(jù)信號的邏輯電平是否超過參考信號將信號翻轉為預定范圍的二分之一內的第一邏輯電平或第二邏輯電平的第一倒相電路和一個接收經(jīng)第一倒相電路翻轉的信號、在信號從第一邏輯電平轉為第二邏輯電平時輸出電平在預定范圍的二分之一內以恒定時常數(shù)隨著改變的信號而在信號從第二邏輯電平轉為第一邏輯電平時輸出電平在預定范圍的二分之一內以由控制信號決定的可變時常數(shù)隨著改變的信號的第一延遲電路；以及其他連接成一個環(huán)的那些延遲倒相電路每個都包括一個根據(jù)信號的邏輯電平是否超過參考信號將信號翻轉為預定范圍內的第三邏輯電平或第四邏輯電平的第二倒相電路和一個接收經(jīng)第二倒相電路翻轉的信號、在信號從第三邏輯電平轉為第四邏輯電平時輸出電平在預定范圍內以恒定時常數(shù)隨著改變的信號而在信號從第四邏輯電平轉為第三邏輯電平時輸出電平在預定范圍內以由控制信號決定的可變時常數(shù)隨著改變的信號的第二延遲電路。
7.一種控制包括一個由至少是三個的奇數(shù)個延遲倒相電路組成的振蕩電路環(huán)和一個與振蕩電路環(huán)連接的延遲倒相器的壓控振蕩器的方法，所述方法包括下列步驟接收一個電平在某個范圍內的信號；接收一個值在所述范圍內的參考信號；接收一個控制信號；在振蕩電路環(huán)內，根據(jù)信號的邏輯電平是否超過參考信號將信號翻轉為在所述范圍內的第一邏輯電平或第二邏輯電平；接收經(jīng)翻轉的信號；在信號從第一邏輯電平轉為第二邏輯電平時從振蕩電路環(huán)輸出電平在所述范圍內以恒定時常數(shù)隨著改變的信號，而在信號從第二邏輯電平轉為第一邏輯電平時從振蕩電路環(huán)輸出電平在所述范圍內以由控制信號決定的可變時常數(shù)隨著改變的信號；在延遲倒相器中，接收振蕩電路環(huán)輸出的信號，根據(jù)信號的邏輯電平是否超過參考信號將信號翻轉為第一邏輯電平或第二邏輯電平；以及在信號從第一邏輯電平轉為第二邏輯電平時輸出電平在所述范圍內以恒定時常數(shù)隨著改變的信號，而在信號從第二邏輯電平轉為第一邏輯電平時輸出電平，在所述范圍內以由控制信號決定的可變時常數(shù)的二分之一的時常數(shù)隨著改變的信號。
全文摘要
本發(fā)明所提出的具有一個振蕩電路環(huán)的壓控振蕩器可以輸出占空系數(shù)即使在高頻率也能接近50%的振蕩。振蕩電路環(huán)中的每個延遲倒相電路在輸入信號從高電平變?yōu)榈碗娖綍r使輸出信號延遲一段恒定延遲時間tr從低電平變?yōu)楦唠娖?而在輸入信號從低電平變?yōu)楦唠娖綍r使輸出信號延遲一段由延遲控制電壓Vc決定的可變延遲時間tf從高電平變?yōu)榈碗娖健Ｕ袷庪娐翻h(huán)的輸出信號加到另一個延遲倒相電路上。
文檔編號H03B5/00GK1190285SQ9712120
公開日1998年8月12日 申請日期1997年10月28日 優(yōu)先權日1997年2月7日
發(fā)明者龜井孝浩 申請人:沖電氣工業(yè)株式會社