專利名稱：用于場效應晶體管放大器的偏壓電路的制作方法
技術領域：
本發(fā)明涉及用于場效應晶體管(FET)的偏壓電路，且尤其涉及用于場效應晶體管微波放大器的用以維持場效應晶體管的漏極電流為恒定值的偏壓電路。
例如，在日本專利申請公開平3-11682中揭示了一種此類用于場效應晶體管放大器的常規(guī)偏壓電路。所揭示的常規(guī)偏壓電路被用于即使當由于某種原因而使得場效應晶體管的直流參數發(fā)生變化時也能自動地維持場效應晶體管的漏源電壓，以及因此而使其漏極電流都處于恒定值。圖7為已公開的用于場效應晶體管放大器的常規(guī)偏壓電路的電路圖。在用于圖7中所示的接地源極型場效應晶體管Q1的直流偏壓電路中，F(xiàn)ETQ1的柵極電極通過電阻R2與負電源VGG相連而且其中的漏極電極通過電阻R1與正電源VDD相連。PNP雙極晶體管Q2的集電極與位于FETQ1的柵極電極與電阻R2之間的結相連，而PNP雙極晶體管Q2的發(fā)射極與位于FETQ1的漏電極和電阻R1之間的結相連。此外，PNP雙極晶體管的基極電極通過電阻R6與正電源VDD相連并通過電阻R7接地。此偏壓電路的特征在于其工作用于補償由于FET的直流參數的變化而引起的FETQ1的漏極電流及因此而引起的漏源電壓的變化。
此外，根據上述的電路結構，可以自動地將FET的漏源電壓及漏極電流維持在各個恒定值處。
下面詳細描述圖7中所示的偏壓電路的上述操作。偏壓電路由FETQ1、PNP雙極晶體管Q2、及電阻R1、R2、R6、和R7組成。電阻R1的值是這樣選擇的，即當預定漏極電流流過FET時，漏源電壓變?yōu)轭A定值而電阻R6和R7決定了被提供到PNP雙極晶體管Q2的基極的基準電壓。所確定的基準電壓應比漏源電壓低，使其差值與基極—發(fā)射極電壓相對應。電阻R2的值是這樣選出的，即當PNP雙極晶體管Q2的集電極電流流過時，與集電極電流的變化相對應的電壓被提供給FETQ1的柵極電極。
假設由于某種原因FETQ1的直流參數產生變化而漏極電流也相應地被減小，通過電阻R1的電壓降也由于漏極電流的降低而降低并因此使得FETQ1的漏源電壓升高。然后，PNP雙極晶體管的基極—發(fā)射極電壓被升高，基極電流被升高且因此集電極電流也升高。因為由于集電極電流的升高使得通過電阻R2的電壓降更大，因此被提供給FETQ1的柵極的電壓也即柵源電壓被降低。因此，漏極電流被升高且由此漏極電流和漏源電壓被維持為常數。
在上述的常規(guī)技術中，PNP晶體管Q2的發(fā)射極—基極電壓隨溫度的變化而變化，因此，F(xiàn)ETQ1的漏極電壓隨溫度的變化值與發(fā)射極—基極電壓的變化值對應。漏極電流依賴于漏極電壓與被提供給電阻R1的正向電源電壓VDD之間的差值。因此，當將漏極電壓設定在正向正源電壓VDD的附近時，加在電阻R1兩端的電壓變小且漏極電壓變化對漏極電流變化的影響變大。其結果，漏極電流會激烈地變化。因此，當FETQ1的漏極電壓設定在正電源電壓VDD的附近時，例如在正電源電壓VDD被設定較低的情況下，不可能維持恒定的漏極電流。
本發(fā)明的一個目的是提供一種FET放大器的偏壓電路，那么即使FET的漏極電壓被設定在放大器的正電源電壓的電壓附近，也可以通過它以防止由于溫度變化而造成的放大器的FET的漏極電流的實質生變化。
根據本發(fā)明，接地電源型FET放大器的偏壓電路的特征在于第一晶體管被連接在FET的漏電極與柵電極之間；而第二晶體管被與FET的漏極電阻及第一晶體管相連。
此外，第二晶體管的基極直接與發(fā)射極相連。
根據本發(fā)明的偏壓電路其特征在于第一晶體管的發(fā)射極—基極電壓特性基本上與第二晶體管的發(fā)射極—基極電壓特性相同。
此外，當FET為N溝道結型時第一和第二晶體管為PNP晶體管而當FET為P溝道結型時第一和第二晶體管為NPN晶體管。
此外，本發(fā)明的偏壓電路的特征在于還包括用于調節(jié)第一晶體管的基極電壓的裝置。
在根據本發(fā)明的偏壓電路中，還在為PNP晶體管Q2提供基極電勢的偏壓電路中的偏壓電路部分內，另外設置一個PNP晶體管Q3，其具有一個基極和一個直接與基極相連的集電極并與PNP晶體管Q2具有同一類型。當PNP晶體管Q2的發(fā)射極—基極電壓隨溫度變化而變化時，PNP晶體管Q3的發(fā)射極—基極電壓類似地隨PNP晶體管Q2的發(fā)射極—基極電壓的變化而變化，從而PNP晶體管Q2的基極電勢也變化。因此，TETQ1的漏極電壓基本上變?yōu)槌挡⑶壹词巩斅O電壓被設定在FET放大器的正電源電壓VDD的附近時漏極電流也維持在恒定值。


圖1為根據本發(fā)明的第一個實施例的FET放大器的偏壓電路的電路圖；圖2為示出圖1中所示的偏壓電路的各個部分的電壓一溫度特性的示意圖；圖3為示出圖1中的偏壓電路的FET的漏極電流—溫度特性的示意圖；圖4為根據本發(fā)明的與現(xiàn)有技術相比較的FET的漏極電流的變化率與FET的溫度和漏極電壓間關系的示意圖；圖5為根據本發(fā)明第二實施例的用于FET的偏壓電路的電路圖6為根據本發(fā)明第三個實施例的用于FET的偏壓電路的電路圖；及圖7為常規(guī)用于FET放大器的偏壓電路的電路圖。
下面參考附圖對本發(fā)明的最佳實施例進行描述。
圖1為根據本發(fā)明第一個實施例的FET放大器的偏壓電路的電路圖。在圖1中，接地源極型FETQ1的直流偏壓電路包括一個PNP晶體管Q2和一個PNP晶體管Q3，其中晶體管Q2具有一個與FETQ1的漏極相連的發(fā)射極以及其通過電阻R1與正電源VDD相連，并且PNP晶體管Q2具有一個與FETQ1的柵極相連的集電極且其通過電阻R2與負電源VGG相連，另外其中的PNP晶體管Q3具有一個與正電源VDD相連的發(fā)射極、一個基極和一個直接與基極相連的集電極，且基極和集電極通過電阻R3與PNP晶體管Q2的基極相連并通過電阻R4與地相連。
下面參考圖2詳細描述圖1中所示的偏壓電路的操作。
在圖2中，VE2表示PNP晶體管Q2的發(fā)射極電勢、VB2表示基極電勢、VEB2表示發(fā)射極—基極電壓、△VEB2表示溫度引起的發(fā)射極—基極電壓的變化、VEB3表示PNP晶體管Q3的發(fā)射極—基極電壓，△VEB3表示溫度引起的P晶體管Q3的發(fā)射極—基極電壓的變化以及VDD表示正電源VDD的電壓值。為了簡化數學運算，PNP晶體管Q1和Q3的基極電流被假設為小到可以忽略。
電阻R1的值是這樣確定的，當預定的漏極電流ID流過時，F(xiàn)ETQ1的漏極電壓VD根據下面的方程(1)變?yōu)轭A定值R1=VDD-VDID---(1)]]>當在將漏極電壓VD設定在正電源的電壓VDD的附近情況下，電阻R1的值被設定在從幾歐姆到幾百歐姆的范圍內。
PNP晶體管Q2的集電極電流IC2流過電阻R2并且將與集電極電流IC2的變化相對應的電壓根據下面的方程(2)提供給FETQ1的柵極R2=VGG-V4IC2---(2)]]>由于集電極電流IC2針對FETQ1的漏極電流ID必須被設定得足夠小，因此電阻R2的值就應從幾千歐姆到幾百千歐的范圍內選出。電阻R3及R4決定了PNP晶體管Q2的基極電勢VB2并且基極電勢VB2的數值就比FETQ1的漏極電壓VD值低一個發(fā)射極—基極的電壓值。在此情況下，PNP晶體管Q3的集電極電流被設定為基本上等于PNP晶體管Q2的集電極電流IC2。電阻R3的數值范圍為從幾百歐姆到幾千歐姆且電阻R4的數值范圍從幾千歐姆到幾百千歐姆之間。通過用與正電源的電壓VDD與PNP晶體管Q3的發(fā)射極—基極電壓(VEB3+△VEB3)間的差相應處用電阻R3和R4來進行分壓后，獲得PNP晶體管Q2的基極電勢VB2，并用下面方程(3)表示VB2=R4R3+R4×{VDD-(VEB3+ΔVEB3)}---(3)]]>在此情況下用圖2中的曲線VB2表示PNP晶體管Q2的基極電勢隨溫度的變化而產生的改變。
FETQ1的漏極電壓VD為PNP晶體管Q2的基極電勢VB2和PNP晶體管Q2的發(fā)射極—基極電壓(VEB2+△VEB2)的和并用下列公式(4)表示VD＝VB2+(VEB2+△VEB2)……(4)從公式(3)和(4)，可獲得下面的公式(5)VD=R4R3+R4·VDD+{VEB2+ΔVEB2-R4R3+R4·(VEB3+ΔVEB3)}---(5)]]>為了理解公式(5)，在假設PNP晶體管Q2和Q3基本上是相類似的產品且具有大致一樣的能引起發(fā)射極—基極電壓變化的溫度的情況下，也即VEB2VEB3及△VEB2△VEB3，公式(5)還可簡化為后面的公式(6)。在此情況下，圖2中示出了VEB2+△VEB2和VEB3+△VEB3。VD=R4R3+R4·VDD+R3R3+R4·(VEB2+ΔVEB2)---(6)]]>從公式(6)很清楚地看出，由于公式(6)的右邊的第一項要比第二項大很多，因此在不考慮溫度變化的情況下漏極電壓VD大致為常數。
圖2中的曲線VD示出了此情況。
通過用公式(6)對△VEB2的微分可以獲得如下方程，它表示了造成PNP晶體管Q2的發(fā)射極—基極電壓變化的溫度對漏極電壓VD的影響。ΔVDΔVEB2=R3R3+R4---(7)]]>另一方面，根據現(xiàn)有技術的偏壓電路，通過如下的電阻R7對電阻(R6+R7)的和比率可以給出PNP晶體管的基極電勢VB′VB′=R7R6+R7·VDD---(8)]]>由于FETQ1的漏極電壓VD′為基極電勢VB2′和發(fā)射極—基極電壓(VEB2+△VEB2)的和，可通過如下的方程(9)來表示VD′=R7R6+R7·VDD+(VEB2+ΔVEB2)---(9)]]>通過方程(9)對△VEB2的微分，可獲得如下的方程ΔVD′ΔVEB2=1---(10)]]>將方程(7)與方程(10)進行比較，很明顯地，在根據本發(fā)明的偏壓電路中，與現(xiàn)有技術中的情況相比，造成PNP晶體管Q2的發(fā)射極—基極電壓變化的溫度對FETQ1的漏極電壓的影響被限于R3/(R3+R4)。
此外.通過如下的方程(11)可獲得流過FETQ1的漏極電流IDID=VDD-VDR1---(11)]]>通過方程(6)及(11)，可得到如下方程ID=1R1·R3R3+R4·{VDD-(VEB2+ΔVEB2)}---(12)]]>通過用方程(12)對△VEB2微分可以獲得如下的方程，它表示了造成PNP晶體管Q2的發(fā)射極—基極電壓的變化的溫度對漏極電流的影響ΔIDΔVEB2=-1R1·R3R3+R4---(13)]]>類似地，流過現(xiàn)有技術偏壓電路的漏極電流ID變?yōu)槿缦翴D′=VDD-VD′R1---(14)]]>通過方程(9)及(14)的組合，可獲得如下方程ID=1R1·{R6R6+R7·VDD-(VEB2+ΔVEB2)}---(15)]]>通過用方程(15)對△VEB2進行微分可獲得如下的方程它表示了造成PNP晶體管Q2的發(fā)射極—基極電壓的變化的溫度對漏極電流的影響ΔID′ΔVEB2=-1R1---(16)]]>通過用方程(13)與方程(16)進行比較，很清楚地看出，在根據本發(fā)明的用于FET的偏壓電路中，與現(xiàn)有技術偏壓電路中的情況相比，造成PNP晶體管Q2的發(fā)射極—基極電壓變化的溫度對FETQ1的漏極電流的影響被限于R3/(R3+R4)。
雖然，為了簡化描述，PNP晶體管Q2及Q3已經被描述成具有基本相同的基極—發(fā)射極電壓特性及相同的造成基極—發(fā)射極電壓變化的溫度，但實際上很難獲得具有相同特性的晶體管。
然而，當選擇了同類的晶體管時，它們間的差別非常小而且可以充分限制漏極電流的變化。當來用同時包括兩個PNP晶體管Q2和Q3的PNP晶體管集成電路時，所獲得的PNP晶體管就有可能具有實質上相同的特性。
現(xiàn)在，參考附圖對本發(fā)明的最佳實施例進行詳細描述。參考圖1，使用作為放大FETQ1的GaAsFET來放大具有微米波長范圍的頻率的信號。GaAsFETQ1具有與作為PNP晶體管Q2的硅PNP晶體管的發(fā)射極相連的漏極且通過作為電阻R1的芯片電阻與正電源VDD相連，以及具有與作為PNP晶體管Q2的硅PNP晶體管的集電極相連的柵極另外還通過作為電阻R2的芯片電阻與負電源VGG相連。作為與硅PNP晶體管Q2同類的PNP晶體管Q3的硅PNP晶體管具有與正電源VDD相連的發(fā)射極、基極和與基極相連的集電極，并通過作為電阻R3的芯片電阻與硅PNP晶體管Q2的基極相連和通過作為電阻R4的芯片電阻與地相連。
下面將參考圖3對此實施例的工作進行詳細描述，假設正電源電壓VDD＝+3.3V、VEB2＝VEB3＝+0.7V、△VEB2＝△VEB3＝+0.1V(在-25℃)、△VEB2＝△ VEB3＝OV(+25℃)、△VEB2＝△VEB3＝-0.1V(+75℃)(雙極晶體管的發(fā)射極—基極電壓的溫度特性通常被認為是-2mv/℃)，負電源電壓VGG＝-3V、R1＝30Ω、R2＝24KΩ、R3＝3KΩ、R4＝23KΩ、R6＝10KΩ、及R7＝23KΩ。
通過方程(3)可以得到PNP晶體管Q2的基極電壓VB2，也即在-25℃時，VB2＝2.212V；在+25℃時為2.3V；在+75℃時為2.388V。
通過方程(4)可以得到FETQ1的漏極電壓VD，也即在-25℃時VD＝3.012V、在+25℃為3.0V、在+75℃為2.988V。
通過方程(11)可以獲得FETQ1的漏極電流ID，也即在-25℃時ID＝9.6mA、在+25℃ ID＝10mA、在+75℃ID＝10.4mA。
這些都示于圖3中。
漏極電流在室溫的變化率為±4％。
另一方面，根據方程(8)，在不考慮溫度的情況下，現(xiàn)有技術偏壓電路的PNP晶體管Q2的基極VB2′為2.3V。
根據方程(9)，F(xiàn)ETQ1的漏極電壓VD′在-25℃為3.1V、在+25℃為3.0V、在+75℃為2.9V。
根據方程(14)，漏極電流ID′在-25℃為6.667mA、在+25℃為10mA及在+75℃為13.333mA。
這些示于圖3中。
因此，現(xiàn)有技術偏壓電路的漏極電流的變化率在室溫下為±33.3％。
通過上述描述，可以清楚地看出根據本發(fā)明漏極電流隨溫度變化的變化率。有了實質上的改善。
圖4示出了本發(fā)明偏壓電路及現(xiàn)有技術偏壓電路的漏極電流變化率特性。也即圖4表示了，當正電源電壓VDD為+3.3V時漏極電壓VD變化時，在室溫下漏極電流變化率的計算結果。
根據本發(fā)明的偏壓電路，漏極電流的變化率恒定為大約4％而與設定的漏極電壓VD無關，然而，根據現(xiàn)有技術的偏壓電路，變化率隨漏極電壓的上升而上升。
下面將參考圖5對本發(fā)明的第二個實施例進行描述。第二個實施例與圖1中所示的第一個實施例的區(qū)別在于，第一個實施例的固定電阻R4被可變電阻R5替代。如上所述，即使當晶體管Q2和Q3為同類晶體管時，實際上也不可能使它們具有相同的發(fā)射極—基極電壓特性。在此情況下，F(xiàn)ETQ1的漏極電壓會與設定值存在偏差并由此漏極電流會與設定值存在偏差。然而，通過使用可變電阻R5替代固定電阻，可以調節(jié)漏極電壓并由此調節(jié)了漏極電流。
雖然6在本發(fā)明的最低實施例中，F(xiàn)ETQ1為N溝道結型晶體管而正電源電壓為VDD，而本發(fā)明并不限于這些。
圖6示出了使用P溝道耗盡型FETQ1的偏壓電路。在圖6中，負電源電壓為VDD而正電源電壓為VGG。在圖6中的偏壓電路中，晶體管Q2和Q3為NPN晶體管。對于圖6中所示的偏壓電路，可以獲得由圖1或圖5中所示的偏壓電路的相同的特性。
如上所述，本發(fā)明的特征在于通過將第二PNP晶體管加到第一PNP晶體管的偏壓部分可以補償由溫度造成的第一PNP晶體管的發(fā)射極—基極的電壓變化。
其結果，即使當將FETQ1的漏極電壓設定在正電源電壓的附近時也可限制由于溫度的變化所造成的漏極電流的變化。
權利要求
1.一種用于具有一個場效應晶體管的場效應晶體管放大器的偏壓電路，其特征在于，具有一個與第一電源相連的漏極端、一與第二電源相連的柵極端和一個接地的源極端，其特征在于其中包括連接在所述場效應晶體管的所述漏極端與所述柵極端之間的第一晶體管；及連接在所述第一電源與所述第一晶體管的基極端子之間的第二晶體管。
2.根據權利要求1所述的偏壓電路，其特征在于其中所述第一和第二晶體管具有基本相同的發(fā)射極一基極電壓特性。
3.根據權利要求1所述的偏壓電路，其特征在于所述第一和第二晶體管被設置在一個芯片內。
4.根據權利要求1所述的偏壓電路，其特征在于所述第一晶體管通過基極電阻接地。
5.根據權利要求1所述的偏壓電路，其特征在于所述第二晶體管具有一個基極和一個直接與所述基極相連的發(fā)射極。
6.根據權利要求1所述的偏壓電路，其特征在于其中所述場效應晶體管為N溝道結型晶體管，所述第一和第二晶體管為PNP晶體管，所述第一電源為正直流電源且所述第二電源為負直流電源。
7.根據權利要求1所述的偏壓電路，其特征在于其中所述場效應晶體管為p溝道耗盡型晶體管，所述第一和第二晶體管為NPN晶體管，所述第一電源為負直流電源而所述第二電源為正直流電源。
8.根據權利要求4所述的偏壓電路，其特征在于所述基極電阻為可變電阻。
9.根據權利要求1所述的偏壓電路，其特征在于其中所述場效應晶體管放大器為微米波段的高頻放大器。
10.一種用于具有場效應晶體管的場效應晶體管放大器的偏壓電路具有一個與正直流電源相連的漏極端、與負直流電源相連的柵極端及一接地的源極端，其特征在于，其中包含連接在所述場效應晶體管的所述漏極端與所述柵極端之間的第一PNP晶體管；連接在所述場效應晶體管的所述漏極端與所述正直流電源之間的第一電阻；連接在所述場效應晶體管的所述柵極端與所述負直流電源之間的第二電阻；連接在所述正直流電源與所述第一PNP晶體管的基極端之間的第二PNP晶體管具有一個基極和一個直接與所述基極相連的發(fā)射極，其中所述第一和第二PNP晶體管的發(fā)射極—基極電壓特性基本相同。
11.一種用于具有場效應晶體管的場效應晶體管放大器的偏壓電路，具有一個與負直流電源相連的漏極端、與正直流電源相連的柵極端和一個接地的源極端，其特征在于，其中包含連接在所述場效應晶體管的所述漏極端與所述柵極端之間的第一NPN晶體管；連接在所述場效應晶體管的漏極端與所述負直流電源之間的第一電阻；連接在所述場效應晶體管的所述柵極端與所述正直流電源之間的第二電阻；第二PNP晶體管連接在所述正直流電源與所述第一PNP晶體管的基極端之間，其具有一個基極和一個直接與所述基極相連的發(fā)射極，其中所述第一和第二PNP晶體管的發(fā)射極—基極電壓特性基本相同。
全文摘要
在具有源極接地的FETQ的直流偏壓電路中,為了不論直流參數作何變化都能維持FET的漏源電壓和漏極電流的自動恒定,在FETQ1漏極與柵極之間設置第一PNP晶體管Q
文檔編號H03F1/30GK1195224SQ98100320
公開日1998年10月7日 申請日期1998年1月9日 優(yōu)先權日1997年1月10日
發(fā)明者山口裕 申請人:日本電氣株式會社