專利名稱：改進的用于信號處理的方法和電路裝置的制作方法
技術領域：
本發(fā)明涉及改進的用于信號處理的方法和電路裝置。本發(fā)明在低能耗顯得很重要的應用中對模擬信號處理具有特定的用途。本文中的信號處理是指對代表信號的電壓或電荷或電流進行相加、相減、積分、或微分。
處理模擬信號常常涉及到的問題是當線性運行的有源模擬電路(例如運算放大器)中的連續(xù)的電流消耗相當大時，如何能夠達到低的能耗。
從現(xiàn)有的技術獲知一些基本的方法，其中信號樣本的處理可借助于僅僅轉移電荷脈沖的開關晶體管而不是使用連續(xù)消耗電流的結構來處理信號而實現(xiàn)。在專利文件FI 89838(相應于EP 473,436和US5,387,874)、FI 931831(相應于EP 621,550和US 5,497,116)、和FI 101914中揭示了這樣的方法。
專利文件FI 89838揭示了一種積分電路，其中用開關來控制把從信號電壓上提取的電荷樣本存儲到采樣電容中和把來自采樣電容的電荷樣本放電到積分電容器中。所揭示的電路基本上只在轉移電荷時才消耗電流。然而，該裝置具有缺點，它需要用于信號電壓的正周期和負周期的分開的開關裝置，以及用來控制開關的分開的時鐘級，這樣，使得電路復雜化。而且，用于處理信號的正周期和負周期的分開的電路元件的使用，可能導致由于門限電壓和元件的變化而造成的信號失真。
上述的電路的缺點可通過使用在專利文件FI 931831中所揭示的裝置而得以避免。為了有助于了解本發(fā)明的運行和它優(yōu)于現(xiàn)有技術的優(yōu)點，下面將參照

圖1到5描述在所述各文件中揭示的電路裝置的運行。
圖1顯示了用晶體管T1和T2實現(xiàn)的信號處理電路，在該電路中，最終結果是電壓(US-URef)的離散時間的積分。晶體管T1和T2是N-型MOS晶體管，或N-MOS晶體管。圖1所示的電路中的開關S21到S30由時鐘信號1到4控制。時鐘信號1到4在四個接連的階段中控制著開關，以使得例如時鐘信號1在時鐘階段1期間把由時鐘信號1控制的開關設置成導通狀態(tài)。下面使用字母S和角標來表示開關，其中下標是指正在運行的開關號碼，以及上標是指開關導通的時鐘階段。例如，標記S211，3是指由時鐘信號1和4控制的、在時鐘階段1和3期間導通的開關21。在其它時鐘階段2和4期間，該開關不導通。同樣地，帶有上標的電壓的表示法是指在由上標表示的時鐘階段期間出現(xiàn)的電壓，以及帶有上標的電荷的表示法是指在由上標表示的時鐘階段期間出現(xiàn)的或轉移的電荷。因此，U2Ci是指在時鐘階段2期間/結束時電容Ci上的電壓U。時鐘脈沖是所謂的非重疊的時鐘脈沖，即在給定的階段期間，只有預期在該階段期間閉合的開關是導通的，而其它開關是開路的。
圖2至5詳細地描述了電路中時鐘階段1到4的運行，只顯示了圖1的電路中從所討論的時鐘階段的運行的觀點看來是重要的那些元件。信號和電壓的符號(即，極性，例如正的或負的)是相對于地電位表示的。
圖2顯示了在時鐘階段1期間的運行。在時鐘階段1期間，開關S21，S22，S23，和S24被閉合，以使得電荷轉移電容Ci(在這里也稱為采樣電容Ci)被充電到電壓U2ClU1Ci＝U1S+URef+Uth1(1)其中Uth1是晶體管T1的柵極-源極電壓的門限電壓。當晶體管T1的增益很大時，轉移到采樣電容Ci的電荷基本上來自電路的電源電壓VDD，而不是來自信號電壓US。
在圖3上，顯示了在隨后的時鐘階段期間的運行。在時鐘階段2期間，開關S25，S27和S28是導通(閉合)的，使得采樣電容Ci把柵極-源極電壓提供給晶體管T2，以便于來自正的工作電壓VDD的電流流入積分電容C0。該電流繼續(xù)流動直到采樣電容Ci放電而下降到晶體管T2的柵-源結的門限電壓Uth2為止，在該電壓時電流停止。所以，電荷從采樣電容Ci轉移到積分電容C0，直到電容Ci上的電壓下降到Uth2為止。這樣，在時鐘階段2期間，電荷按照下式從電荷轉移電容Ci轉移到積分電容C0ΔQ2＝Ci(US+URer-Uth1-Uth2) (2)圖4顯示了在開關S21，S23，S24，和S25被閉合時在時鐘階段3期間電路的運行。采樣電容Ci通過晶體管T1被連接到參考電壓URef，以使得電容Ci被充電到電壓U3Ci＝URef-Uth1(3)圖5顯示了在開關S26，S29，和S30被閉合時在最后的時鐘階段4期間電路的運行。采樣電容Ci提供柵-源電壓給晶體管T2，以便于電流通過采樣電容Ci從積分電容C0流到較低的工作電壓VSS。電流繼續(xù)流動，直到采樣電容Ci放電而下降到晶體管T2的柵-源結的門限電壓Uth2為止。被轉移到積分電容C0的負的電荷則為ΔQ4＝-Ci(URef-Uth1-Uth2) (4)當晶體管的增益很大時(正如它是在良好的雙極型晶體管中那樣)或接近無窮大時(正如它是在場效應晶體管(例如，MOS晶體管)中那樣)，在電荷轉移階段被轉移的電荷也是來自電源電壓(VDD，VSS)，并基本上具有所需要的那種精確的幅度，以便從采樣電容Ci轉移想要的電荷到積分電容C0。在所有的時鐘階段1到4期間，被轉移到在積分電容C0處的電路輸出端的電荷總共是式(2)和(4)的總和，即，ΔQtot＝Ci(US+URef-Uref)＝CiUS(5)因此，在時鐘各階段的一個周期Tr，即在時鐘階段1到4期間，積分電容C0的電壓按照式(6)改變數(shù)值ΔUC0=CiC0(Us+URef-URef)=CiC0Us----(6)]]>這樣，圖1上所示的電路成為時間離散的、正信號電壓積分電路，其時間積分加權系數(shù)是Ci/C0。積分的符號可通過交換執(zhí)行上述的時鐘階段2和4的次序以使得按照時鐘階段4的運行在階段1以后實行及按照時鐘階段2的運行在階段3以后實行，而被改變?yōu)樨摰?。因此，上述的?2)和(4)的符號、以及從而式(5)和(6)的符號也被反號(正變成負，和負變成正)。這個基本電路可以按照所使用的晶體管的類型(NPN，PNP，N-MOS，或P-MOS)和按照電路是使用一個晶體管而不是兩個晶體管(以上的T1和T2)而變化。
在上述的現(xiàn)有技術的裝置中，在電荷轉移以后電路基本上是無電流的，以及對電路元件的門限電壓和非線性的依賴性最小。然而，當實現(xiàn)這樣的使用CMOS晶體管的電路時，該電路有三個重大的缺點。首先，某些開關晶體管隨著所處理的電壓漂移，它在實際中由于所謂的反向柵現(xiàn)象而導致門限電壓改變。這顯示為電路運行時的非線性，這樣在樣本的采樣和傳送期間，晶體管可能具有不同的門限電壓，另一方面，門限電壓可以對于不同幅度的信號具有不同的門限。典型地，晶體管將在大約1伏的范圍內(nèi)漂移，由此門限電壓可在幾毫伏的范圍內(nèi)變化。所以，關于該方法的實施，減小晶體管中電位的變化將是有利的。
第二，在現(xiàn)有技術裝置的電路中，使晶體管不存在電流的方式是柵極電壓降低到門限值。這是慢慢地發(fā)生的，因為晶體管柵極電壓VGS通過電容Ci的充電而改變，以及所述充電只有通過溝道電阻才發(fā)生，同時該電阻將增長，接近于無窮大。所以，電路可能很慢以及增長的溝道電阻也造成噪聲。
與上述的現(xiàn)有技術裝置有關的第三個缺點是兩個以上的(例如四個)不同的時鐘信號級的實施使得電路復雜化。特別是在硅片集成的裝置中，四個時鐘信號級的走線需要的面積比兩個時鐘信號級的走線大得多，即使開關數(shù)目不是很大時。因此，寧愿希望使所需要的時鐘信號級的數(shù)目最小化。
上述的缺點可通過使用在專利文件FI 101914中所揭示的裝置而部分地避免。下面借助于圖6到8描述在所述文件中揭示的電路裝置的運行。
圖6所示的電路裝置的運行包括兩個時鐘級，它們用來控制電路中的開關S61到S64。時鐘信號1和2控制在兩個接連的級中的開關，以使得在時鐘階段1期間，時鐘信號1把由時鐘信號1控制的開關(S61、S63)設置為導通狀態(tài)。同樣地，在時鐘階段2期間，時鐘信號2把由時鐘信號2控制的開關(S62、S64)設置為導通狀態(tài)。為了說明電路裝置的運行，圖7和8分開地顯示與這兩個時鐘階段期間的運行有關的元件。代表開關和電壓的符號的上標是表示電路裝置的時鐘級的數(shù)字，正如在圖1到5的說明中那樣。
下面使用其門限電壓是VT的p-溝道場效應晶體管T作為例子來描述按照圖6的電路裝置。門限電壓VT的幅度典型地是-0.5V的量級。描述與電路工作有關的p-溝道FET的作用的電流方程為如下ID=12k(VGS-VT)2---(7)]]>ID＝kVDS(VGS-VT) (8)在電路中使用的恒流元件IC產(chǎn)生幾乎恒定的電流IC。然而，首先解釋沒有恒流元件IC時的電路的工作。在時鐘階段1期間(圖7)，晶體管T的柵極通過開關S611被連接到信號電壓US，以及電容Ci的第一電極23通過開關S631被連接到恒定電位Vr。電荷轉移電容Ci的第二電極24以固定的方式被連接到晶體管T的源極S。這樣，電容Ci被充電到電壓UCi1＝US-VT(9)首先令US≤O，以使得電荷轉移電容的電壓Uci的絕對值大于晶體管的門限電壓VT。
在時鐘階段2期間(圖8)，積分電容C0通過開關S622與電荷轉移電容Ci串聯(lián)，同時電荷轉移電容Ci的電壓UCi通過開關S642被連接在晶體管T的源極S與柵極G之間。電路從電源VDD轉移電荷，直到Ci的電壓下降到以下值為止UCi2＝UT(10)所轉移的電荷相應于電荷轉移電容Ci的電壓變化，其幅度是ΔQ＝US·Ci (11)如果US＞0，則電路將不是如以上所述地工作，因為電荷轉移電容的電壓UCi在這兩個時鐘階段期間將小于晶體管T的門限電壓VT，在這任一個時鐘階段期間都將沒有電流流動。所以，電路中需要恒流元件。下面假定恒流元件的電流IC是這樣，它使得該電路在每個時鐘階段期間有時間來達到平衡。當晶體管T的電流值減小或增加到數(shù)值IC，流到電荷轉移電容Ci的電流就停止，以及從方程(7)和(8)，我們可得到相應于截止的電壓VGS1=VT-IGkVDS(VT<0)----(12)]]>
假定晶體管工作在線性區(qū)或三極管區(qū)。如果晶體管工作在飽和區(qū)或五極管區(qū)，則截止電壓將仍舊是VT。實際上，按照方程(12)的非線性是由于VDS變化到可以與信號電壓比較的程度而造成的。由于晶體管特定的系數(shù)k的數(shù)值很大，所以由非線性項造成的失真在1V的信號電壓時只是幾毫伏，所以下面我們可假定電流截止電壓是VT。假定在這里指出，圖6到8上的晶體管是PMOS-型晶體管。對于這樣的晶體管，VT＜0，以及當VGS＜VT時，晶體管導通。
在時鐘階段1期間，電路是如圖7所示，這樣電荷轉移電容被充電到電壓，UCi1＝US-VT(13)如果在時鐘階段以前，UCi＞US-VT，則恒流元件使電容Ci放電，直到UCi達到方程(13)的數(shù)值，以及在該時間期間流過晶體管T的電流小于IC。在時鐘階段期間，流過晶體管T的電流達到IC，以及流到恒流元件IC。當晶體管T的電流穩(wěn)定到IC時，流到電容Ci的電流是零。
如果在時鐘階段以前，UCi＜US-VT，則晶體管T的電流上升，超過IC，直到電荷轉移電容的電壓UCi達到按照方程(7)的數(shù)值為止。此后，電流達到IC，它都流到恒流元件。
在時鐘階段2期間(圖8)，積分電容C0與電荷轉移電容Ci串聯(lián)，電荷轉移電容的電壓UCi(其幅度是根據(jù)方程(7)而定)作為對于晶體管T的控制電壓被連接在晶體管的柵極G與源極S之間。如果電壓UCi＝US-VT＜VT，則從晶體管T流出大于IC值的電流到恒流元件IC和電容Ci去，直到電壓UCi穩(wěn)定到數(shù)值VT，以及晶體管T的電流穩(wěn)定IC。如果電壓UCi＝US-VT＞VT，則電流元件時電荷轉移電容Ci放電，直到其電壓UCi達到數(shù)值VT。在該時間期間，晶體管T的電流瞬間地小于IC，在這種情況下，當電荷從電容Ci的轉移或電荷向電容Ci的轉移停止時，它穩(wěn)定下來。通過電荷轉移電容Ci而轉移的電荷被轉移到積分電容CO。這個轉移的電荷的幅度是ΔQ＝US·Ci(14)同方程(11)一樣，它是指所描述的電路單元可用作為積分器。
按照圖6到8的上述的電路裝置涉及一些問題在濾波器裝置中，問題是對于寄生電容的布局的靈敏度。在模擬-數(shù)字變換器應用中，由自切換的電荷轉移(SSCT)積分器的損失和由信號失真會造成問題。下面將借助于圖9和10說明這些損失和信號失真如何發(fā)生的。
圖9顯示在第一時鐘階段時相應于圖7電路的電路，這樣該圖也顯示在開關和電容器的上板之間的寄生電容Cp，該寄生電容造成積分器的損失。在圖10上，顯示在第二階段的電路。
在時鐘階段1，圖9，電容Cp被充電到參考電壓Vref。在時鐘階段2，圖10，寄生電容Cp與積分電容C0并聯(lián)，使得信號電荷被重新分布。由這種現(xiàn)象造成的損失在數(shù)學上被表示為Vo(n+1)=CiCo+CpVo(n)-CiCo+CpVi(n+1)---(15)]]>
寄生電容Cp的最小化受開關允許的最大接通電阻限制，因為開關晶體管的寄生電容只能通過采用較小的W/L(寬度/長度)比值而被減小，而減小W/L比值就增加了溝道電阻。典型地，積分器的直流增益H0是10到20的量級。
在已知的SSCT布局中，工作的晶體管的柵極電位在電路的不同時鐘階段被改變。所以，基于由寄生電容造成的信號失真，限制了晶體管尺寸的增加。然而，晶體管的長度必須足夠，以便于減小由于溝道長度調(diào)制造成的失真。這些相反的設計參量決定了布局的最小失真。
本發(fā)明的目的是提供這樣一種裝置，通過它可以避免上面提到的與現(xiàn)有技術有關的問題。
本發(fā)明的概念是提供這樣一種積分器布局，其中電荷轉移元件優(yōu)選地是源極跟隨器型晶體管，其中的一個輸入端基本上與輸入信號無關，以及電路布局的重要信號路徑單元以固定方式被耦合。按照本發(fā)明的電路裝置被這樣優(yōu)選地實現(xiàn)，以使得它包括用于采樣和電荷轉移的分開的晶體管。因此，有可能以固定的方式將輸入信號連接到采樣晶體管的輸入端，以及電荷轉移晶體管的輸入端可以以固定的方式被連接到恒定電壓。另外，電荷轉移電容的一個電極和積分電容的一個電極優(yōu)選地通過把它們連接到恒定電位而被做成與輸入信號無關。按照本發(fā)明的電路裝置在本發(fā)明的詳細說明中被更具體地描繪。
按照本發(fā)明的新的電路布局的直流增益比起現(xiàn)有布局大10倍，不像已知的布局，電路不是由互相矛盾的確定尺度的原則來確定失真最小值。而且，新的布局使能實現(xiàn)雙倍工作頻率。電源抑制率比原來更好，以及接連的積分器的交互作用比原來更小。這些改變使得例如在∑-Δ調(diào)制器中和在濾波器中該布局有用得多。
而且，電路布局的功耗可借助于動態(tài)晶體管偏置而被減小。為了增加SSCT單元的速度，有利地是應這樣地來給工作的電荷轉移晶體管加偏置，以使得在信號的正的周期期間的采樣速率主要根據(jù)工作的晶體管的跨導來確定。在負的信號周期期間，信號穩(wěn)定時間由晶體管偏置電流確定。為了減小靜態(tài)功耗，有利地是基于輸入信號電位來動態(tài)地調(diào)整偏置電流。該調(diào)整可以這樣進行，以使得在時鐘階段結束時，偏置電流是恒定的，從而有關工作晶體管的柵-源電壓的不變性的基本假定是正確的。如果采樣速率比起信號速率高的話，偏置電流可通過使用在先前的時鐘階段期間取得的樣本來調(diào)整。在這種情況下，偏置電流可正比于先前的樣本而直接地被調(diào)整。如果輸入信號在樣本之間有顯著的改變，則有可能使用基于當前樣本的極性的偏置控制。動態(tài)偏置可給出約70％的功耗節(jié)省。如果布局中的電阻是使用補償處理變化的電路來實施的話，則節(jié)省可以更大。
一種按照本發(fā)明的用于處理信號的方法，該方法包括以下步驟，把電荷轉移電容切換成與輸入信號的功能性連接，在電荷轉移電容處在與該輸入信號的功能性連接的時間期間，電荷轉移電容的電荷被改變了一個正比于所處理的信號的瞬時值的電荷量，把電荷轉移電容切換成與積分電容的功能性連接，在電荷轉移電容處在與積分電容的功能性連接的時間期間，電荷在電荷轉移電容與積分電容之間轉移，以及所述電荷轉移電容的電荷是借助于由被連接到電荷轉移電容的有源元件產(chǎn)生的電流而改變的，所述電流取決于所述電荷轉移電容的電壓，
其特征在于，在所述第一和第二階段期間，所述有源元件的一個輸入端被設定為基本上與輸入信號無關的電位。
一種按照本發(fā)明的用于從輸入信號提取樣本的方法，其中輸入信號控制由采樣晶體管饋送到采樣電容的電流，該方法的特征在于，所述采樣晶體管的偏置在時鐘階段的開始時根據(jù)輸入信號的數(shù)值或極性而被控制。
一種按照本發(fā)明的用于處理信號的電路裝置，包括，電荷轉移電容，至少一個有源元件，第一開關元件，用于把電荷轉移電容切換成與輸入信號的功能性連接，以便于把所述電荷轉移電容的電荷改變一個正比于信號的瞬時值的電荷量，積分電容，第二開關元件，用于把電荷轉移電容切換成與積分電容的功能性連接，以便于在電荷轉移電容與積分電容之間轉移電荷，至少一個有源元件，用于根據(jù)所述電荷轉移電容的電壓而改變電荷轉移電容的電荷，其特征在于，所述有源元件的一個輸入端基本上與輸入信號無關，按照本發(fā)明的用于從輸入信號提取樣本的裝置，該裝置包括采樣電容和用于把正比于輸入信號的電荷樣本轉移到采樣電容的采樣晶體管，該裝置的特征在于，包括用于在時鐘階段開始時根據(jù)輸入信號的數(shù)值或極性來控制采樣晶體管的偏置的裝置。
在附屬的權利要求中揭示了本發(fā)明的優(yōu)選實施例。
下面參照附圖更詳細地描述本發(fā)明，其中圖1以整體形式顯示按照現(xiàn)有技術的積分電路，圖2顯示在時鐘階段1和2期間與圖1的電路的工作有關的已減少的主要部件，圖3顯示在時鐘階段3期間與圖1的電路的工作有關的已減少的主要部件，圖4顯示在時鐘階段4和5期間與圖1的電路的工作有關的已減少的主要部件，圖5顯示在時鐘階段6期間與圖1的電路的工作有關的已減少的主要部件，圖6顯示按照本發(fā)明的帶有兩個時鐘級的電路裝置，圖7顯示在時鐘階段1期間與圖6的電路的工作有關的主要部件，圖8顯示在時鐘階段2期間與圖6的電路的工作有關的主要部件，圖9顯示在第一時鐘階段期間在圖6的電路裝置中寄生電容的耦合，圖10顯示在第二時鐘階段期間在圖6的電路裝置中寄生電容的耦合，圖11以流程圖的形式顯示按照本發(fā)明的用于處理信號的方法，圖12以其基本形式顯示按照本發(fā)明的布局，圖13顯示按照本發(fā)明的積分器，該積分器用于積分兩個輸入信號的差值，圖14顯示按照本發(fā)明的電路裝置，其中通過根據(jù)輸入信號的電位而調(diào)整偏置電流來減小功耗，圖15顯示在第二時鐘階段期間圖14的電路，圖16顯示在圖14和15的電路中的信號，圖17顯示按照本發(fā)明的平衡電路結構，圖18a顯示用于借助于兩個晶體管來產(chǎn)生一個等效于PMOS晶體管的有源元件的電路裝置，以及圖18b顯示用于借助于兩個晶體管來產(chǎn)生一個等效于NMOS晶體管的有源元件的電路裝置。
圖11是按照本發(fā)明的用于處理信號的方法的簡化流程圖。首先，在步驟111，電荷轉移電容(Ci)被切換成與信號(Us)的功能性連接。然后，在步驟112，在電荷轉移電容(Ci)與信號(Us)處在功能性連接的時間期間，電荷轉移電容(Ci)的電荷被改變一個正比于被處理的信號的瞬時值(US)的電荷量。
在步驟113，電荷轉移電容(Ci)被切換成與積分電容(Co)的功能性連接，以及在步驟114，在電荷轉移電容(Ci)處在與積分電容(C0)的功能性連接的時間期間，電荷在電荷轉移電容(Ci)與所述積分電容(C0)之間轉移電荷。在步驟115，所述電荷轉移是通過借助于由連接到電荷轉移電容的有源元件(Mts)產(chǎn)生的電流改變所述電荷轉移電容(Ci)的電荷而實現(xiàn)的，該電流取決于所述電荷轉移電容的電壓(UCi)。步驟114和115有利地是同時進行的。
在上述的步驟期間，所述有源元件T的一個輸入端被保持在一個基本上與輸入信號無關的電位上，116。這可以有利地是恒定電位，也可以取幾個與輸入信號無關的數(shù)值。在上述的步驟期間，積分電容(C0)的一個輸入端也被保持在一個基本上與輸入信號無關的電位上。這也優(yōu)選地是恒定電位，并且可以是與有源元件的輸入端所連接的相同的恒定電位。另外，在上述的步驟期間，電荷轉移電容(Ci)的一個極板有利地被保持在一個基本上與輸入信號無關的電位上，以及它優(yōu)選地是恒定電位。
圖12顯示按照本發(fā)明的布局。在這個布局中，電荷樣本的采樣和轉移是通過使用以固定的方式連接的兩個晶體管而實現(xiàn)的；即，把樣本設置到電荷轉移電容Ci1和Ci2的晶體管Mss和把樣本轉移到積分電容C0的晶體管Mts。
積分電容C0以固定方式被連接到恒流偏置的源極跟隨器Mts的漏極。應當指出，有源元件Mss和Mts，不是由一個晶體管而是通過由兩個或兩個以上的晶體管組成的電路來實現(xiàn)。還應當指出，布局可包括幾個信號分支。
采樣晶體管Mss的輸入端122以固定方式被連接到輸入信號US。采樣晶體管在兩個時鐘階段期間采樣輸入信號。在第一時鐘階段期間，輸入信號通過開關S1被采樣到電容Ci1，以及在第二時鐘階段期間，輸入信號通過開關S2被采樣到電容Ci2。使用兩個電容而非一個電容可使布局的最大時鐘頻率加倍。在時鐘階段結束時在采樣電容上的電壓(124、125)等于輸入電壓減去Vteq。Vteq是相應于晶體管Mss的偏置電流Iss的Vgs電壓。
同樣地，采樣-轉移晶體管Mts的源極126在相反的時鐘階段期間通過開關S3和S4被交替地連接到電荷轉移電容Ci1和Ci2。在電容、恒流發(fā)生器、和晶體管之間轉移的電荷的幅度可按照在現(xiàn)有技術的說明中給出的方程1到14來被確定，這樣這里不再討論它們。
電流發(fā)生器優(yōu)選地通過使用電流鏡來實現(xiàn)。電流鏡可以通過使用本身是已知的幾種當前的電流鏡布局中的任一種布局來實現(xiàn)。偏置電流的變化隨著偏置電流鏡上的電壓而變化，晶體管Mss上的電壓的變化(溝道長度調(diào)制)導致晶體管Mss的電壓Vgs的變化。這造成信號失真。該失真可通過增加電流發(fā)生器輸出阻抗和增加采樣晶體管Mss中的溝道長度而被最小化。由于采樣晶體管的柵極122以固定方式被連接到輸入電壓US，這可以被完成而不增加信號失真。所以，不像先前的SSCT應用，該布局不包括用以確定最小失真的兩個互相矛盾的確定尺度原理，這樣失真可以被做成顯著地小于現(xiàn)有技術裝置中的失真。
信號是借助于由兩個恒定電流I01和I02偏置的晶體管Mss而被轉移到積分電容C0的。當采樣電容Ci1或Ci2通過開關S4或S3被切換到晶體管Mts。的源極時，晶體管電壓Vgs偏離平衡狀態(tài)的值等于輸入電壓US。這使得到晶體管的電流以這樣的方式改變，以使得源極電位在時鐘階段結束時返回到平衡狀態(tài)。然后電荷將被轉移到積分電容C0。由于源極電位在時鐘階段結束時返回到恒定值，所以由被耦合到節(jié)點的寄生電容造成的失真是很小的。由溝道長度調(diào)制造成的失真可通過增加晶體管Mts中的溝道長度而被最小化。偏置電流發(fā)生器I02的輸出阻抗應當是相對較高的，以免源極電位的變化影響偏置電流。這可通過使用級聯(lián)的電流鏡結構來達到。同樣地，必須考慮輸出電壓改變對較高的偏置電流的影響。
按照本發(fā)明的布局比起現(xiàn)有技術的裝置有相當?shù)膬?yōu)點。首先，比起先前的SSCT裝置，積分器布局給出相對較高的直流增益。雖然由先前的SSCT布局產(chǎn)生的實際的直流增益是10到20的量級。但按照本發(fā)明的布局很容易達到超過200的直流增益值。
按照本發(fā)明的裝置，如前所述，也達到較小的信號失真，因為在新的積分器布局中，實現(xiàn)信號轉移的晶體管Mss和Mts以固定方式被連接，它使得增加晶體管溝道長度成為可能。信號路徑由具有高輸出阻抗的電流發(fā)生器來實現(xiàn)與電源電壓隔離。這增加了布局的電源抑制率PSRR。雖然在現(xiàn)有技術電路中測量的和仿真的電源抑制率PSRR是40dB左右，但由本申請人通過使用新的布局實施的仿真中的PSRR是65dB。
在新的電路中，采樣和電荷轉移是在兩個時鐘階段進行的，它給予該布局的工作頻率是已知SSCT裝置的頻率的兩倍。該布局可通過一個采樣電容來實現(xiàn)，這樣，消除了由采樣電容的不同的電容量引起的問題，以及易于進行簡單的和快捷的電路設計。然而，最大可達到的工作頻率只是用兩個采樣電容可達到的工作頻率的一半。
而且，當使用按照本發(fā)明的布局時，接連的積分器的交互作用是更小的。上述的改進基本上是通過去除在電路的不同時鐘級的信號路徑節(jié)點處的電位的變化而達到的。因為布局中輸入和輸出節(jié)點以固定方式被連接，在較后級的采樣晶體管的柵極電容可被看作為前面的積分器的積分電容的一部分。所以，布局的損耗因數(shù)也顯著小于現(xiàn)有技術布局中的損耗因數(shù)。
圖13顯示按照本發(fā)明的的積分器布局的一種型式，它包括兩個輸入端。通過組合兩個積分器和用按照圖13的電流鏡代替積分器的偏置電流，產(chǎn)生了一個能積分兩個信號的差值的積分器。它使用由晶體管Mvp1、Mvp2和Mvp3組成的電流鏡。利用電流鏡有可能壓縮電源電壓中的擾動信號，因為電流鏡把擾動信號對其它信號分支的影響倒相。這樣，有可能達到良好的PSRR值。在圖13的積分器中，倒相輸入被看作為單個電容裝置，這樣，電路的左手側部分比起右手側部分以兩倍的時鐘頻率運行。所討論的布局例如可在∑-Δ調(diào)制器中找到應用。雙倍采樣∑-Δ調(diào)制器的缺點是萬一布局中的反饋電容不等時，噪聲-成形特性的急劇惡化。解決這個問題的最容易的方式是在反饋支路中只使用一個采樣電容。
圖13的電路中所使用的電路元件相應于圖12中所顯示的那些。實際上，電流鏡的電流反射比不同于1，這將造成信號失真。通過增加電流鏡的寬度和長度，有可能減小隨機起伏的影響，并把失真限制到一定的水平以下。然而，它的缺點是，它需要更多的硅片面積。在調(diào)制器裝置中，反射的電荷信號只取兩個離散的數(shù)值(參見反饋信號)。這樣，失真問題變成為偏差問題。在電流鏡的各時鐘階段之間的電流改變的影響可通過使用兩個偏置電流Ivpb1和Ivpb2而被最小化。這些電流可以是例如1-微安的電流。在這種情況下，電流鏡的晶體管將連續(xù)地飽和。
積分器電流Its和Iss以及晶體管溝道W/L比值確定積分器中工作的晶體管的平衡狀態(tài)源極電位。如果源極電位不相等，則積分器將具有基于時鐘頻率的偏移電壓。偏移電壓可通過選擇對于電流Its，Iss，Ivpb1和Ivpb2以及溝道W/L比值的適當?shù)臄?shù)值而被去除。
按照圖13的積分器布局在濾波器結構和∑-Δ調(diào)制器找到特定的應用。該調(diào)制器利用自然的強反饋耦合，它使得該布局中的直流偏置不成問題。積分器特性是通過利用積分器布局在移動臺的發(fā)射機中設計用于音頻AD變換器的調(diào)制器而進行測試的。變換器的分辨率是13比特，以及采樣速率是16kHz。按照仿真，積分器可被用來實現(xiàn)一個滿足指標的電流消耗30到50μA的調(diào)制器。當前使用的SC裝置的電流消耗是200到300μA。此外，基于新的布局的電路實施所需要的硅片面積多半小于先前的SC實施中的硅片面積。
圖14和15顯示按照本發(fā)明的電路裝置，其中偏置電流是根據(jù)輸入信號電位而被調(diào)整，以便減小功率消耗。正比于采樣信號的偏置電流調(diào)制可通過使用工作在交替的階段的兩個電容而被實施。在第一時鐘階段，偏置電容Cbias按照圖14以這樣的方式被連接，以使得在時鐘階段結束時電容上的電壓直接正比于輸入電壓。在第二時鐘階段，電容被如此連接，以便這樣地控制用作為電流發(fā)生器的級聯(lián)的電流鏡的輸出電流使得對于正的輸入電壓時，電流鏡的輸出電流小于恒定值，以及對于負的輸入電壓時，電流鏡的輸出電流大于恒定值。這可通過如圖15那樣把偏置電容與偏置電阻Rbias并聯(lián)而實現(xiàn)。電阻和電容必須是這樣，以使得在時鐘階段結束時在電容上的電壓以足夠的精度達到零，從而電流鏡的電流是與假定的恒定值相一致。電流的偏差顯示為工作的晶體管的柵極-源極電壓的變化。柵極-源極電壓的這個變化可通過把晶體管的跨導做得很高而被減小。電流發(fā)生器布局也可以是某種其它的帶有足夠高的輸出阻抗的布局。
下面更詳細地描述圖14的用于實施正比于以前的樣本的偏置電流調(diào)制的電路裝置。圖上顯示了特定級的等效電路，所以沒有顯示開關元件。圖14的左手側部分顯示SSCT單元的通常的采樣部分，其偏置電流發(fā)生器以部件級別被畫出。在右面，顯示了積分電路，其中偏置電流發(fā)生器以符號形式被畫出。晶體管Msigna1是用作為源極跟隨器的工作的晶體管，以及由晶體管Mmirror1，Mmirror2，和Mcascade組成的級聯(lián)的電流鏡來進行偏置。兩個電容，Csigna1以及電容Cbias1和Cbias2之一被連接到采樣級中的晶體管M的源極。信號電容Csigna1是實際進行信號轉移的電容。Cbias電容的用途是調(diào)制電流鏡的輸出電流。下面假定輸入信號是負值(Vref+Vin＜Vref)。在階段1的結束時，在電容Cbias2上有一個電壓Vin，以使得標記為p的極板具有較低的電位。在第二時鐘階段，圖15，電容Cbias2的極板p被連接到一個二極管連接的晶體管的柵極。然后，鏡像晶體管的柵極電位瞬間地高于基本水平，以及偏置電流大于基本水平。在該階段期間，CCbias2通過電阻Rbias放電。電容Cbias1以與Cbias2相同的方式但是在相反的時鐘階段起作用。對于正的輸入電壓時，動態(tài)偏置降低電流發(fā)生器的電流，這樣使得有可能減小晶體管Msignal的尺寸。
在偏置電流的取決于極性的調(diào)制中，偏置電容被充電到恒定的電位，連接的極性是根據(jù)從輸入信號得到的控制信號而確定的?？刂菩盘柨梢越柚诶绫容^器而從輸入信號產(chǎn)生?？刂菩盘栆赃@樣的方式控制偏置電容的連接，以使得對于負的輸入信號時瞬時偏置電流大于基本水平，以及相反地，對于正的輸入信號時偏置電流小于基本水平。偏置電流的取決于極性的調(diào)制可被使用于例如在∑-Δ調(diào)制器中的反饋采樣，由此，控制信號是能直接得到的(調(diào)制器輸出信號)，或在采樣隨后的信號時得到的。
圖16顯示圖14和15的電路裝置的某些信號作為時間的函數(shù)。最頂部的曲線代表時鐘信號。中間的曲線代表對于正的輸入信號時電阻Rbias上的電壓。信號形狀表明RC時間常數(shù)是這樣的，以使得電阻上的電壓在時鐘階段結束以前降到零。圖上的第一峰值的小尺寸是由錯誤的采樣造成的。其理由是在第一時鐘階段期間動態(tài)偏置還不起作用，所以，信號的穩(wěn)定是不完全的。換句話說，偏置電容上的電壓不是正比于信號，而是按照由仿真器計算的直流工作點。
在圖16上，底下的曲線顯示對于負的和正的輸入信號時的偏置電流。虛線代表對于負的輸入信號時的偏置電流，以及實線代表對于正的輸入信號時的偏置電流。該圖顯示特別是對于負的輸入信號時動態(tài)偏置的影響。在時鐘階段開始時，瞬時電荷電流大到1.4mA，但由于缺少電荷電流峰值，圖上所示的曲線的樣本和最大值不一致。
圖17顯示按照本發(fā)明的平衡結構，借助于這種結構，有可能改進電源抑制率PSRR。然而，平衡有缺點，因為信號電荷被加倍，所以功耗也加倍。在積分部件中公共模式反饋的實施使電路的功耗增加到某種程度。功耗的增加可通過使用地電位作為平衡信號而被減小。
平衡的SSCT電路包括與非平衡的SSCT電路相同的結構部件，因此這里不作更詳細的描述。在平衡的布局中，采樣是由帶有被連接在它們的源極之間的信號電容的兩個源極跟隨器實現(xiàn)的。采樣也可如上所述地被動態(tài)地偏置(自舉電容未示出)。因此，積分部件完全包括兩個被并聯(lián)的電流偏置的源極跟隨器。積分部件中的公共模式反饋可通過例如調(diào)制積分部件中的工作的晶體管的柵極電壓而被實現(xiàn)。柵極電壓可以取兩個交替數(shù)值然而它們基本上是與輸入信號無關的。
圖18a和18b顯示用于借助于兩個晶體管產(chǎn)生有源元件的裝置。圖上指定的節(jié)點相應于等效的單個-MOS晶體管的連接點。圖18a上的電路相應于在p基片上的MOS晶體管。電路包括PMOS-型晶體管181和NPN-型晶體管182。圖18b上的電路相應于n基片上的MOS晶體管，見圖12到15和17。電路包括PNP-型晶體管185和NMOS-型晶體管186。用兩個晶體管實施的有源元件比起用一個晶體管實施的元件給出大得多的增益。然而，用兩個晶體管實施的有源元件需要稍微更高的最小供電電壓。
在上述的電路中，開關元件可由本領域技術人員熟知的適當?shù)难b置和電路裝置控制。這樣，為了簡明起見，這些控制元件不被包括在圖上，以及在這里不作更詳細的描述。開關元件也可用本領域技術人員熟知的裝置來實現(xiàn)，例如包括半導體開關的裝置。恒流元件可通過使用晶體管以已知的方式來實現(xiàn)。作為使用MOS晶體管的替代，在按照本發(fā)明的電路裝置中的有源元件可包括例如其它類型的晶體管或MOS/BJT晶體管的級聯(lián)。電路的電源電壓自然地被選擇為使得對于信號電壓和所使用的部件是適合的。如果第一電源電壓VDD相對于恒定電位Vr是正的，則第二電源電壓VSS有利地是相對于恒定電位Vr為負的。
按照本發(fā)明的方法和信號處理電路在濾波器上(特別是在用積分器實施的濾波器上)找到了應用，該積分器可借助于本發(fā)明作為集成電路或作為集成電路的部件被實現(xiàn)。此外，本發(fā)明有利地可應用于∑-Δ變換器。按照本發(fā)明的信號處理電路可在硅片上做得很小，它消耗很小的功率以及其噪聲很低。例如，∑-Δ變換器的電流消耗可借助于按照本發(fā)明的裝置而被減小，從通常的約5mA降到約300μA。該裝置因而特別適合于無線電話，例如無線接收機，在其中，基于該裝置的濾波器可被使用于接收機的IF和檢測器電路。當在無線電話中使用本發(fā)明時，用于開關的控制信號可借助于時鐘信號發(fā)生器從無線電話的本地振蕩器頻率產(chǎn)生。無線電話中用于開關的這樣的控制信號的產(chǎn)生對于本領域技術人員是熟知的，在這里不作更詳細的描述。
以上描述了按照本發(fā)明的方法的某些實施例。按照本發(fā)明的原理，例如關于實施細節(jié)和應用領域，自然可在由附屬的權利要求所規(guī)定的本發(fā)明的范圍內(nèi)被修正。
所以，雖然上面描述了按照本發(fā)明的裝置是實現(xiàn)于集成電路，但本發(fā)明決不被限制于集成電路的實施，該電路裝置也可被用來實現(xiàn)其它的信號處理功能。正如專利文件FI 93684那樣，電荷轉移電路可以容易地被改變成放大器、微分器、比較器等，并且可被用作為在濾波器、變換器、振蕩器和電子領域中所使用的其它結構整體中的基本部件。
權利要求
1.用于處理信號的方法，該方法包括以下步驟，把電荷轉移電容(Ci)切換成與輸入信號(US)的功能性連接，在電荷轉移電容(Ci)處在與輸入信號(US)的功能性連接期間，電荷轉移電容(Ci)的電荷被改變了一個正比于所處理的信號的瞬時值的電荷量，把電荷轉移電容(Ci)切換成與積分電容(C0)的功能性連接，在電荷轉移電容(Ci)處在與積分電容(C0)的功能性連接期間，電荷在電荷轉移電容(Ci)與積分電容(C0)之間轉移，以及所述電荷轉移電容(Ci)的電荷是借助于由被連接到電荷轉移電容的有源電荷轉移元件(Mts)產(chǎn)生的電流而被改變，所述電流取決于所述電荷轉移電容的電壓(UCi)，其特征在于，在所述第一和第二階段期間，所述有源元件的一個輸入端(G，S)被設定為基本上與輸入信號無關的電位。
2.權利要求1的方法，其特征在于，所述有源元件的所述輸入端(G，S)在所述第一和第二階段期間被基本上設定為第一恒定電位。
3.權利要求2的方法，其特征在于，所述積分電容(C0)的一個極板被設定為所述第一恒定電位。
4.前述權利要求中的任一項的方法，其特征在于，所述電荷轉移電容(Ci)的一個極板在所述第一和第二階段期間被設定為基本上與輸入信號無關的電位。
5.權利要求4的方法，其特征在于，所述電荷轉移電容(Ci)的一個極板在所述第一和第二階段期間基本上被設定為第二恒定電位。
6.前述權利要求的任一項的方法，其特征在于，用于改變所述積分電容(C0)的電荷的電流基本上是由所述有源的電荷轉移元件(Mts)產(chǎn)生的電流與由第一恒流元件(I01)產(chǎn)生的電流的差值。
7.前述權利要求的任一項的方法，其特征在于，由所述有源的電荷轉移元件(Mts)產(chǎn)生的電流是由電荷轉移電容(Ci)和第二恒流元件(I02)產(chǎn)生的電流的總和。
8.前述權利要求的任一項的方法，其特征在于，輸入信號以固定方式被導向有源采樣單元的輸入端，以及由有源采樣單元產(chǎn)生的電流是由電荷轉移電容(C11，Ci2)和在采樣電路中的恒流元件(IS)產(chǎn)生的電流的總和。
9.前述權利要求中的任一項的方法，其特征在于，在第一時鐘階段期間，正比于輸入信號的電荷樣本被轉移到第一電荷轉移電容(Ci1)，在第一時鐘階段期間，電荷樣本從第二電荷轉移電容(Ci2)轉移到積分電容，在第二時鐘階段期間，正比于輸入信號的電荷樣本被轉移到第二電荷轉移電容(Ci2)，在第二時鐘階段期間，電荷樣本從第一電荷轉移電容(Ci1)轉移到積分電容。
10.前述權利要求中的任一項的方法，其特征在于，信號處理是以平衡的方式實行的。
11.用于從輸入信號提取樣本的方法，其中輸入信號控制由采樣晶體管饋送到采樣電容的電流，該方法的特征在于，所述采樣晶體管的偏置在時鐘階段的開始時根據(jù)輸入信號的數(shù)值和/或極性而被控制。
12.權利要求11的方法，其特征在于，所速樣本還被轉移到SSCT電路中的積分電容。
13.用于處理信號的電路裝置，包括，電荷轉移電容(Ci)，至少一個有源元件(Mts)，第一開關元件(S1，S2)，用于把電荷轉移電容(Ci)切換成與輸入信號(US)的功能性連接，以便于把所述電荷轉移電容(Ci)的電荷改變一個正比于信號的瞬時值的電荷量，積分電容(C0)，第二開關元件(S3，S4)，用于把電荷轉移電容(Ci)切換成與積分電容(C0)的功能性連接，以便于在電荷轉移電容與積分電容之間轉移電荷，至少一個有源元件(Mts)，用于根據(jù)所述電荷轉移電容的電壓(UCi)而改變電荷轉移電容(Ci)的電荷，其特征在于，所述有源元件(Mts)的一個輸入端(G，S)基本上與輸入信號無關。
14.權利要求13的裝置，其特征在于，所述有源元件(Mts)的所述一個輸入端(G，S)基本上以固定方式被連接到第一恒定電位。
15.權利要求14的裝置，其特征在于，所述積分電容(C0)的一個極板被連接到所述第一恒定電位。
16.權利要求13到15的任一項的裝置，其特征在于，所述電荷轉移電容(Ci)的一個極板被安排成基本上與輸入信號無關。
17.權利要求16的裝置，其特征在于，所述電荷轉移電容(Ci)的一個極板以基本上固定的方式被連接到第二恒定電位。
18.權利要求13到17的任一項的裝置，其特征在于，它包括第一有源元件，用于把電荷樣本轉移到電荷轉移電容，以及第二有源元件，用于把電荷樣本從電荷轉移電容(Ci)轉移到積分電容(C0)。
19.權利要求18的裝置，其特征在于，所述第一有源元件的輸入端以基本上固定的方式被連接到輸入信號。
20.權利要求13到19的任一項的裝置，其特征在于，它包括分開的元件，用于以平衡方式處理差分信號。
21.用于從輸入信號提取樣本的裝置，包括采樣電容和采樣晶體管，用于把正比于輸入信號的電荷樣本轉移到采樣電容，其特征在于，該裝置包括用于根據(jù)輸入信號值控制采樣晶體管的偏置的裝置。
22.權利要求21的裝置，其特征在于，所述用于根據(jù)輸入信號值控制采樣晶體管的偏置的裝置包括用于控制電流鏡的輸出電流的裝置。
23.權利要求22的裝置，其特征在于，它還包括與偏置電阻并聯(lián)的偏置電容。
24.權利要求1到12的任一項的方法或權利要求13到23的任一項的電路裝置在無線接收機中的使用。
全文摘要
本發(fā)明涉及改進的用于信號處理的方法和電路裝置。本發(fā)明有利地在低能量消耗顯得很重要的應用中被使用來處理模擬信號。本發(fā)明的概念是實現(xiàn)一種其中有源的電荷轉移元件是優(yōu)選的源極跟隨器型晶體管的積分器布局。按照本發(fā)明的電路裝置優(yōu)選地被實現(xiàn)為包括用于采樣和電荷轉移的分開的晶體管。因此,有可能使輸入信號以固定方式連接到采樣晶體管的一個輸入端。通過使用按照本發(fā)明的信號處理電路,有可能避免由寄生電容造成的電路的非理想性。
文檔編號H03H19/00GK1258054SQ9912652
公開日2000年6月28日 申請日期1999年12月22日 優(yōu)先權日1998年12月22日
發(fā)明者H·拉帕科 申請人:諾基亞流動電話有限公司