專利名稱：互補金屬氧化物半導(dǎo)體雙模環(huán)形計數(shù)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種數(shù)字延遲發(fā)生裝置，它基于多個單元的串聯(lián)配置，其中各單元具有一個第一輸入端、一個第二輸入端和一個輸出端，第一輸入端用于接收單相時鐘信號，第二輸入端用于接收可延遲的信號，以向其通知一個單元延遲，輸出端用于輸出如此延遲的信號，各單元包括一個串聯(lián)連接的晶體管堆，其中各不同的單元還包括另外一些晶體管裝置，用于接收旁路控制信號，所述另外的晶體管裝置設(shè)置得用于使其在旁路控制信號的控制下有效地將一個或多個單元旁路，從而縮短總的量化延遲。這類裝置可構(gòu)成一個環(huán)路，從而形成一個環(huán)形計數(shù)器，或更確切地說，一個無正反饋的裝置。后一種配置方式會直截了當?shù)禺a(chǎn)生延遲。這種形式的雙?；蚨嗄Ｑb置，特別是正反饋的那種形式，構(gòu)成在多個鎖相環(huán)的基礎(chǔ)上形成的頻率合成器的重要的和必備的部分。歸根結(jié)底，電路的性能會確定整個裝置所能達到的最高頻率。這種裝置初期的形式實際上是緊跟射頻放大器之后配置的，在各可控制的電路級加上了各種額外的晶體管，與有關(guān)晶體管堆的其它晶體管串聯(lián)連接，還與其并聯(lián)連接。實際上，實踐證明，這些新加的器件將可達到的時鐘頻率限制在低值范圍。在將晶體管堆的高度減到最小之后，設(shè)計人員的下一個目標可能是將節(jié)點的數(shù)目減到最小。
因此，本發(fā)明的目的是提出本文首段所述的那種裝置，其中晶體管堆的高度較小，而且節(jié)點的數(shù)目較少，從而可以使電路在輸入的時鐘頻率提高的情況下工作。因此，按照本發(fā)明的一個方面，本發(fā)明的特征在于，所述多個不同的單元在所述元件串中形成一個鄰接的對，所述晶體管裝置在各晶體管堆的相對的兩側(cè)的有關(guān)串聯(lián)晶體管中受時鐘信號控制的各晶體管之上有效地形成相應(yīng)的晶體管旁路。
日本專利申請公開A55／133 155單獨公開了一種分頻電路，其中一個單一的單元有一個額外的晶體管，跨接晶體管堆的其中一個晶體管。但此器件并沒有對總的分頻系數(shù)進行數(shù)字修正，而只對一個單元的延遲進行模擬修正。因此，早期電路的電子功能與現(xiàn)在的電路有根本的差別。
本發(fā)明還涉及一種綜合電子電路，并涉及一種配備有根據(jù)本發(fā)明的裝置的便攜式電信設(shè)備。在當前的技術(shù)情況下，極為需要在低功耗下提高這類裝置的工作頻率。本發(fā)明其它有益的各方面將由各從屬權(quán)利要求說明。
下面參看一些最佳實施例的說明，特別是參看附圖更詳細地論述本發(fā)明的上述和其它各方面及其優(yōu)點。附圖中

圖1是一個單片收發(fā)機的原理圖，其前端部分帶有混頻器和VCO(壓控振蕩器)；圖2是一個4／5預(yù)換算器的方框圖；圖3A-3C是初期的數(shù)字延遲發(fā)生裝置中使用的三個單元；圖4A-4F是新式數(shù)字延遲發(fā)生裝置中使用的三個單元及其真值表；圖5是兩預(yù)換算器式模擬結(jié)果的總結(jié)；圖6A-6D是250兆赫下新舊兩裝置的模擬結(jié)果；圖7A-7D是300兆赫下新舊兩裝置的模擬結(jié)果。
圖1是射頻前端部分24中帶有混頻器和VCO的一個單片收發(fā)機的原理圖。這種方案適用于廉價的、電池供電的無線收發(fā)機中，例如適用于諸如蜂窩系和無繩電話機、傳呼機等之類的便攜式通信設(shè)備中。圖1的原理圖中有一個射頻前端22+24、一個射頻后端26和基帶28子系統(tǒng)。天線20接收的信號經(jīng)LNA(對數(shù)窄帶放大器)電路22借助于圖中所示的一些帶通濾波器放大，再用一個或多個混頻器加以下變換?；祛l器的作用是降低頻率，有時將頻率降到0。傳統(tǒng)的混頻器的結(jié)構(gòu)是吉爾伯特(Gilbert)單元的形式，該單元的一個輸入端口用于輸入來自LNA的RF(射頻)信號，另一個輸入端口接一個可有一個可控的分頻器的VCO或本機振蕩器，下面將討論，該頻率已調(diào)諧到所要求的頻率值。視乎所選取的結(jié)構(gòu)而定，LO(本機振蕩器)頻率可以高于、低于或等于RF輸入頻率。通常，VCO和混頻器的耗電量在毫安范圍內(nèi)，這可由各元件所要求的噪聲系數(shù)確定。
下面將討論的本發(fā)明的電路形成一個綜合電路模塊22的一部分，該電路模塊可實現(xiàn)便攜式通信裝置36的收機幾乎全部必要的功能，并且可制成一個單一的集成電路組件。電信裝置通常從處理級32中的基帶級28提取輸出信號，將其進一步轉(zhuǎn)換成例如話音和控制信號。方框34為用戶接口模塊，它包括鍵盤、顯示器、話音I／O(輸入／輸出)器件和其它可能有的功能元件。方框30是發(fā)送功能模塊，它接收來自處理模塊32的信號，從收到的這些信號構(gòu)成適用的發(fā)送信號。通常，這需要再使用裝置的各種其它元件，例如電源和天線。為簡明起見，在此不詳述這些其它的方面。
圖2是4／5預(yù)換算器的方框圖，其中包括三級S1和單級S2、S3。末級S3的輸出端為裝置的總輸出端，而且還進一步正反饋到第一級S1的輸入端。如果沒有正反饋，則裝置的作用是直接延遲。所有單元與單相外部時鐘clk同步。此外，控制輸入端40接收控制信號MC。控制信號以未經(jīng)變換的形式接到單元S2、S3的控制輸入端C，又以變換過的形式接到單元S2、S3的控制輸入端Cinv?？刂菩盘朚C的第一值會以所有單元的正常方式啟動所有的單元，從而構(gòu)成一個除5的除法器?？刂菩盘朚C的第二值會以修正過的方式啟動單元S2、S3，從而使它們有效地只提供一級延遲。于是構(gòu)成一個除4的除法器。來自控制輸入端40的控制信號MC通過變換電中42不僅以變換過的方式使用，而且也以未經(jīng)變換的方式使用。單元的數(shù)目自然而然是任意的。此外，在圖中所示的基礎(chǔ)上加上其它的控制元件可使其在工作時進一步修正除法因數(shù)。
圖3A-3C示出了早期數(shù)字延遲發(fā)生裝置中使用的三個單元。圖3A為一個四晶體管堆的最里面的一些晶體管上的時鐘信號所控制的標準電路S1。來自前一個單元的輸出信號耦合到晶體管堆外的兩個晶體管上。兩個鐘控的晶體管的匯接點構(gòu)成該單元的輸出端。圖3B示出單元S2。與單元S1有關(guān)的電路旁邊加了另一個晶體管，加在高壓側(cè)與原晶體管堆串聯(lián)連接，用于接收控制信號Cinv。此外還加了另一個第二晶體管，與晶體管堆的下部分串聯(lián)連接，用于接收控制信號C。此另一個第二晶體管與直接由可延遲輸入信號In控制的另一個第三晶體管串聯(lián)連接。這使晶體管的總數(shù)增加到7個。
圖3C示出單元S3。這里，控制信號C耦合到另一個與四晶體管堆串聯(lián)連接的晶體管上?？刂菩盘朇inv輸入到與四晶體管堆的上部分串聯(lián)連接的另外第二個晶體管中。另外第三個晶體管以與圖3B成鏡像的方式加上。鑒于圖3B和3C的電路中有7個晶體管和9個節(jié)點，因而寄生電容降低了可達到的頻率。在個別技術(shù)場合，只能達到250兆赫。
圖4A-4C示出根據(jù)本發(fā)明的新式數(shù)字延遲發(fā)生裝置中使用的三個單元。這里，MOS晶體管和節(jié)點的最大數(shù)目都保持在遠少于圖3B，3C的相應(yīng)數(shù)目。首先，圖4A總的說來對應(yīng)于圖3A，但現(xiàn)在時鐘輸入端耦合到外晶體管上，待延遲的信號耦合到內(nèi)晶體管上。圖4B，4C的電路，其功能分別與圖3B，3C相對應(yīng)。首先，時鐘也是輸入至外晶體管對。此外，這里通過將輸入各該兩電路的控信號限制到只有一個控制信號值同時不輸入其互補值，達到了簡化的目的。以這種方式，適當?shù)目刂菩盘栔禃古月肪w管永遠導(dǎo)通，從而使加到如此旁路的晶體管上的時鐘信號變得無關(guān)重要。這樣，達到了縮短量化延遲的目的。此外，晶體管堆的高度減小到只有四個晶體管那么高，每單元最多的晶體管數(shù)減少到五個，且每單元最多的節(jié)點數(shù)減少到只有六個。這兩種措施都可提高可達到的速率。
圖4D-4F示出三個經(jīng)改進的單元的直值表?，F(xiàn)在當控制信號C=1時，S2和S3單元的表現(xiàn)完全和單元S1一樣。
圖5總結(jié)了圖3和4分別示出的兩種預(yù)換算器的模擬結(jié)果。顯而易見，早期形式的裝置的正確結(jié)果最多只能達到250兆赫。較新式的裝置的正確結(jié)果高達450兆赫。應(yīng)該指出的是，這類電路也需要最低輸入頻率，但此閾值對所有實際應(yīng)用場合來說是無關(guān)重要的。
圖6A-6D示出兩種形式的裝置在250兆赫的模擬結(jié)果，圖7A-7D示出兩種形式的裝置在300兆赫的模擬結(jié)果。對于各模擬頻率，上邊的圖示出的是單相時鐘信號。此外，第二個圖示出在圖中段從高向低變化的控制信號。第三個圖示出傳統(tǒng)電路的輸出。第四個圖示出經(jīng)改進的電路的輸出。顯然，兩種形式在圖6中的結(jié)果一模一樣，而其差別在圖7中一目了然。此外，在450兆赫下，新的形式控技術(shù)規(guī)范工作。
權(quán)利要求
1．一種數(shù)字延遲發(fā)生裝置，它基于多個單元的串聯(lián)配置，其中各單元具有一個第一輸入端、一個第二輸入端和一個輸出端，第一輸入端用于接收單相時鐘信號，第二輸入端用于接收可延遲的信號，以向其通知一個單元延遲，輸出端用于輸出如此延遲的信號，各單元包括一個串聯(lián)連接的晶體管堆，其中各不同的單元還包括另外一些晶體管裝置，用于接收旁路控制信號，所述另外的晶體管裝置設(shè)置得用于使其在旁路控制信號的控制下有效地將一個或多個單元旁路，從而縮短總的量化延遲，其特征在于，所述多個不同的單元在所述元件串中形成一個鄰接的對，所述晶體管裝置在各晶體管堆的相對的兩側(cè)的有關(guān)串聯(lián)晶體管中受時鐘信號控制的各晶體管之上有效地形成相應(yīng)的晶體管旁路。
2．根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述串聯(lián)配置構(gòu)成一個環(huán)路，從而構(gòu)成一個環(huán)形計數(shù)器。
3．根據(jù)權(quán)利要求1所述的裝置，其特征在于，一個所述對的晶體管旁路由有關(guān)控制信號的相互變換值控制。
4．根據(jù)權(quán)利要求1所述的裝置，其特征在于，一個所述對的晶體管旁路各僅由一個導(dǎo)電類型與其各自被旁路的晶體管相同的晶體管形成。
5．根據(jù)權(quán)利要求1所述的裝置，其特征在于，一個所述對的各單元只包括五個晶體管和六個節(jié)點。
6．根據(jù)權(quán)利要求1所述的裝置，其特征在于，采用互補金屬氧化物半導(dǎo)體。
7．一種綜合射頻接收電路模塊，包括一個根據(jù)權(quán)利要求1所述的裝置為基礎(chǔ)的射頻前端模塊，它還向一個由一個射頻后端模塊和一個基帶模塊組成的序列饋電。
8．一種便攜式電信裝置，包括一個根據(jù)權(quán)利要求7所述的接收電路模塊，并且與信號處理裝置相互連接，并且還包括與其互相連接的用戶接口裝置和及信號發(fā)送裝置。
全文摘要
一種數(shù)字延遲發(fā)生裝置,它基于多個單元的串聯(lián)配置,其中各單元具有一個第一輸入端、一個第二輸入端和一個輸出端,第一輸入端用于接收單相時鐘信號,第二輸入端用于接收可延遲的信號,以向其通知一個單元延遲,輸出端用于輸出如此延遲的信號。各單元包括一個串聯(lián)連接的晶體管堆,各不同的單元還包括另外一些晶體管裝置,用于接收旁路控制信號。這些另外的晶體管裝置設(shè)置得用于使其在旁路控制信號的控制下有效地將一個或多個單元旁路,從而縮短總的量化延遲。特別地,這些多個不同的單元在所述元件串中形成一個鄰接的對,所述晶體管裝置在各晶體管堆的相對的兩側(cè)的有關(guān)串聯(lián)晶體管中受時鐘信號控制的各晶體管之上有效地形成相應(yīng)的晶體管旁路。
文檔編號H03K23/52GK1292948SQ99803758
公開日2001年4月25日 申請日期1999年11月3日 優(yōu)先權(quán)日1998年11月13日
發(fā)明者王振華 申請人:皇家菲利浦電子有限公司