時(shí)鐘信號(hào)丟失檢測(cè)電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體集成電路，特別是涉及一種時(shí)鐘信號(hào)丟失檢測(cè)電路。
【背景技術(shù)】
[0002]時(shí)鐘(Clock)在集成電路中被廣泛應(yīng)用，時(shí)鐘信號(hào)的準(zhǔn)確度和穩(wěn)定度對(duì)決定了電路的可靠性。時(shí)鐘信號(hào)丟失會(huì)造成嚴(yán)重后果，如可能會(huì)導(dǎo)致電路系統(tǒng)無(wú)法正常工作或性能下降。所以需要采用時(shí)鐘信號(hào)丟失檢測(cè)電路來(lái)實(shí)現(xiàn)對(duì)時(shí)鐘信號(hào)的檢測(cè)。
[0003]在時(shí)鐘信號(hào)丟失檢測(cè)電路通常需要采用參考時(shí)鐘來(lái)實(shí)現(xiàn)對(duì)所需檢測(cè)的時(shí)鐘信號(hào)進(jìn)行檢測(cè)，即通過(guò)作為參考信號(hào)的A時(shí)鐘信號(hào)來(lái)檢測(cè)B時(shí)鐘信號(hào)的存在與否。由于需要依賴另一個(gè)時(shí)鐘信號(hào)，這時(shí)如果主時(shí)鐘丟失也即參考時(shí)鐘信號(hào)也出問(wèn)題則將無(wú)法正確判斷所要檢測(cè)的時(shí)鐘信號(hào)是否丟失。

【發(fā)明內(nèi)容】

[0004]本發(fā)明所要解決的技術(shù)問(wèn)題是提供一種時(shí)鐘信號(hào)丟失檢測(cè)電路，不需要采用參考時(shí)鐘信號(hào)就能實(shí)現(xiàn)時(shí)鐘信號(hào)的丟失檢測(cè)，提高了檢測(cè)的最確性和可靠性。
[0005]為解決上述技術(shù)問(wèn)題，本發(fā)明提供的時(shí)鐘信號(hào)丟失檢測(cè)電路包括第一反相器、第二反相器、第三反相器和或門(mén)。
[0006]所述第一反相器的輸入端連接時(shí)鐘信號(hào)，所述時(shí)鐘信號(hào)通過(guò)所述第三反相器反相后輸入到所述第二反相器的輸入端。
[0007]所述第一反相器的輸出端連接到所述或門(mén)的第一輸入端，所述第一反相器的輸出端和地之間連接有第一電容。
[0008]所述第二反相器的輸出端連接到所述或門(mén)的第二輸入端，所述第二反相器的輸出端和地之間連接有第二電容。
[0009]所述第一反相器和所述第二反相器都為電流控制上升沿的反相器。
[0010]所述第一反相器的輸出端的上升沿由第一電流源和所述第一電容控制，當(dāng)所述時(shí)鐘信號(hào)為低電平時(shí)，所述第一電流源對(duì)所述第一電容充電使所述第一反相器的輸出端電壓上升，所述第一電流源和所述第一電容的大小設(shè)置要求保證在所述時(shí)鐘信號(hào)存在時(shí)的低電平期間使所述第一反相器的輸出端電壓為邏輯O。
[0011]所述第二反相器的輸出端的上升沿由第二電流源和所述第二電容控制，當(dāng)所述時(shí)鐘信號(hào)為低電平時(shí)，所述第二電流源對(duì)所述第二電容充電使所述第二反相器的輸出端電壓上升，所述第二電流源和所述第二電容的大小設(shè)置要求保證在所述時(shí)鐘信號(hào)存在時(shí)的低電平期間使所述第二反相器的輸出端電壓為邏輯O。
[0012]所述或門(mén)的輸出端輸出檢測(cè)信號(hào)。
[0013]進(jìn)一步的改進(jìn)是，所述或門(mén)由第四反相器、第五反相器和與非門(mén)組成，所述第四反相器的輸入端作為所述或門(mén)的第一輸入端，所述第四反相器的輸出端連接到所述與非門(mén)的第一輸入端，所述第五反相器的輸入端作為所述或門(mén)的第二輸入端，所述第五反相器的輸出端連接到所述與非門(mén)的第二輸入端，所述與非門(mén)的輸出端作為或門(mén)的輸出端。
[0014]進(jìn)一步的改進(jìn)是，所述或門(mén)的輸出端為邏輯O時(shí)，則檢測(cè)到所述時(shí)鐘信號(hào)存在；所述或門(mén)的輸出端為邏輯I時(shí)，則檢測(cè)到所述時(shí)鐘信號(hào)不存在。
[0015]進(jìn)一步的改進(jìn)是，所述第一電流源和所述第二電流源的大小相同。
[0016]進(jìn)一步的改進(jìn)是，所述第一電容和所述第二電容的大小相同。
[0017]進(jìn)一步的改進(jìn)是，所述第一反相器的輸出端電壓小于所述第四反相器的翻轉(zhuǎn)電壓時(shí)為邏輯O ;所述第二反相器的輸出端電壓小于所述第五反相器的翻轉(zhuǎn)電壓時(shí)為邏輯O。
[0018]進(jìn)一步的改進(jìn)是，所述第四反相器和所述第五反相器的翻轉(zhuǎn)電壓相同。
[0019]本發(fā)明不需要采用參考時(shí)鐘信號(hào)就能實(shí)現(xiàn)時(shí)鐘信號(hào)的丟失檢測(cè)，提高了檢測(cè)的最確性和可靠性。
【附圖說(shuō)明】
[0020]下面結(jié)合附圖和【具體實(shí)施方式】對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說(shuō)明:
[0021]圖1是本發(fā)明實(shí)施例時(shí)鐘信號(hào)丟失檢測(cè)電路圖；
[0022]圖2是圖1中各信號(hào)的時(shí)序圖。
【具體實(shí)施方式】
[0023]如圖1所示，是本發(fā)明實(shí)施例時(shí)鐘信號(hào)CK丟失檢測(cè)電路圖；本發(fā)明實(shí)施例時(shí)鐘信號(hào)CK丟失檢測(cè)電路包括第一反相器1、第二反相器2、第三反相器3和或門(mén)4。
[0024]所述第一反相器I的輸入端連接時(shí)鐘信號(hào)CK，所述時(shí)鐘信號(hào)CK通過(guò)所述第三反相器3反相后輸入到所述第二反相器2的輸入端。
[0025]所述第一反相器I的輸出端連接到所述或門(mén)4的第一輸入端，所述第一反相器I的輸出端和地之間連接有第一電容Cl。
[0026]所述第二反相器2的輸出端連接到所述或門(mén)4的第二輸入端，所述第二反相器2的輸出端和地之間連接有第二電容C2。
[0027]所述第一反相器I和所述第二反相器2都為電流控制上升沿的反相器。
[0028]所述第一反相器I的輸出端的上升沿由第一電流源Il和所述第一電容Cl控制，當(dāng)所述時(shí)鐘信號(hào)CK為低電平時(shí)，所述第一電流源Il對(duì)所述第一電容Cl充電使所述第一反相器I的輸出端即節(jié)點(diǎn)A電壓上升，所述第一電流源Il和所述第一電容Cl的大小設(shè)置要求保證在所述時(shí)鐘信號(hào)CK存在時(shí)的低電平期間使所述第一反相器I的輸出端電壓為邏輯O0
[0029]所述第二反相器2的輸出端的上升沿由第二電流源和所述第二電容C2控制，當(dāng)所述時(shí)鐘信號(hào)CK為低電平時(shí)，所述第二電流源對(duì)所述第二電容C2充電使所述第二反相器2的輸出端即節(jié)點(diǎn)B電壓上升，所述第二電流源和所述第二電容C2的大小設(shè)置要求保證在所述時(shí)鐘信號(hào)CK存在時(shí)的低電平期間使所述第二反相器2的輸出端電壓為邏輯O。
[0030]本發(fā)明實(shí)施例中所述第一電流源Il和所述第二電流源的大小相同，所述第一電容Cl和所述第二電容C2的大小相同。
[0031]所述或門(mén)4的輸出端輸出檢測(cè)信號(hào)CK_FT。所述或門(mén)4的輸出端為邏輯O時(shí)，則檢測(cè)到所述時(shí)鐘信號(hào)CK存在；所述或門(mén)4的輸出端為邏輯I時(shí)，則檢測(cè)到所述時(shí)鐘信號(hào)CK不存在。
[0032]較佳為，所述或門(mén)4由第四反相器5、第五反相器6和與非門(mén)7組成，所述第四反相器5的輸入端作為所述或門(mén)4的第一輸入端，所述第四反相器5的輸出端連接到所述與非門(mén)7的第一輸入端，所述第五反相器6的輸入端作為所述或門(mén)4的第二輸入端，所述第五反相器6的輸出端連接到所述與非門(mén)7的第二輸入端，所述與非門(mén)7的輸出端作為或門(mén)4的輸出端。
[0033]所述第一反相器的輸出端電壓小于所述第四反相器的翻轉(zhuǎn)電壓時(shí)為邏輯O ;所述第二反相器的輸出端電壓小于所述第五反相器的翻轉(zhuǎn)電壓時(shí)為邏輯O。所述第四反相器和所述第五反相器的翻轉(zhuǎn)電壓相同。
[0034]如圖2所示，是圖1中各信號(hào)的時(shí)序圖，共包括時(shí)鐘信號(hào)CK，時(shí)鐘信號(hào)的反相信號(hào)CKB，節(jié)點(diǎn)A和節(jié)點(diǎn)B的信號(hào)的時(shí)序圖。根據(jù)時(shí)序圖說(shuō)明本發(fā)明實(shí)施例的原理如下:假設(shè)所述第四反相器和所述第五反相器的翻轉(zhuǎn)電壓的翻轉(zhuǎn)電壓為Vt ;如時(shí)鐘信號(hào)CK存在，時(shí)鐘信號(hào)CK為低時(shí)，通過(guò)第一電流源Il對(duì)電容Cl充電，節(jié)點(diǎn)A的電壓VA升高，升高的公式為:
[0035]VA = IXT/C ;其中VA代表節(jié)點(diǎn)A的電壓，I代表第一電流源Il的電流大小，T代表充電時(shí)間，C代表所述第一電容Cl的電容大?。?br>[0036]由于在一個(gè)時(shí)鐘周期中有半個(gè)周期為低電平，故T = Tck/2，Tck為時(shí)鐘信號(hào)CK的周期時(shí)間。這樣，半周期之后所述節(jié)點(diǎn)A的電壓為:IXTck/(2XC)。
[0037]當(dāng)IXTck/(2XC)〈Vt時(shí)，A為邏輯O。同理可以得到節(jié)點(diǎn)B的電壓。
[0038]由圖2可知，在時(shí)鐘信號(hào)CK存在器件，節(jié)點(diǎn)A和B的電壓始終為低電平，經(jīng)過(guò)或運(yùn)算后輸出的檢測(cè)信號(hào)CK_FT為邏輯O。
[0039]而如果時(shí)鐘信號(hào)不存在，也即圖2中將時(shí)鐘信號(hào)CK始終設(shè)置為O或者1，則必然存在節(jié)點(diǎn)A為O、節(jié)點(diǎn)B為I或節(jié)點(diǎn)A為1、節(jié)點(diǎn)B為O的情形，無(wú)論如何，檢測(cè)信號(hào)CK_FT都為邏輯I。
[0040]以上通過(guò)具體實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說(shuō)明，但這些并非構(gòu)成對(duì)本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進(jìn)，這些也應(yīng)視為本發(fā)明的保護(hù)范圍。
【主權(quán)項(xiàng)】
1.一種時(shí)鐘信號(hào)丟失檢測(cè)電路，其特征在于，包括:第一反相器、第二反相器、第三反相器和或門(mén)； 所述第一反相器的輸入端連接時(shí)鐘信號(hào)，所述時(shí)鐘信號(hào)通過(guò)所述第三反相器反相后輸入到所述第二反相器的輸入端； 所述第一反相器的輸出端連接到所述或門(mén)的第一輸入端，所述第一反相器的輸出端和地之間連接有第一電容； 所述第二反相器的輸出端連接到所述或門(mén)的第二輸入端，所述第二反相器的輸出端和地之間連接有第二電容； 所述第一反相器和所述第二反相器都為電流控制上升沿的反相器； 所述第一反相器的輸出端的上升沿由第一電流源和所述第一電容控制，當(dāng)所述時(shí)鐘信號(hào)為低電平時(shí)，所述第一電流源對(duì)所述第一電容充電使所述第一反相器的輸出端電壓上升，所述第一電流源和所述第一電容的大小設(shè)置要求保證在所述時(shí)鐘信號(hào)存在時(shí)的低電平期間使所述第一反相器的輸出端電壓為邏輯O ; 所述第二反相器的輸出端的上升沿由第二電流源和所述第二電容控制，當(dāng)所述時(shí)鐘信號(hào)為低電平時(shí)，所述第二電流源對(duì)所述第二電容充電使所述第二反相器的輸出端電壓上升，所述第二電流源和所述第二電容的大小設(shè)置要求保證在所述時(shí)鐘信號(hào)存在時(shí)的低電平期間使所述第二反相器的輸出端電壓為邏輯O ; 所述或門(mén)的輸出端輸出檢測(cè)信號(hào)。
2.如權(quán)利要求1所述的時(shí)鐘信號(hào)丟失檢測(cè)電路，其特征在于:所述或門(mén)由第四反相器、第五反相器和與非門(mén)組成，所述第四反相器的輸入端作為所述或門(mén)的第一輸入端，所述第四反相器的輸出端連接到所述與非門(mén)的第一輸入端，所述第五反相器的輸入端作為所述或門(mén)的第二輸入端，所述第五反相器的輸出端連接到所述與非門(mén)的第二輸入端，所述與非門(mén)的輸出端作為或門(mén)的輸出端。
3.如權(quán)利要求1或2所述的時(shí)鐘信號(hào)丟失檢測(cè)電路，其特征在于:所述或門(mén)的輸出端為邏輯O時(shí)，則檢測(cè)到所述時(shí)鐘信號(hào)存在；所述或門(mén)的輸出端為邏輯I時(shí)，則檢測(cè)到所述時(shí)鐘信號(hào)不存在。
4.如權(quán)利要求1或2所述的時(shí)鐘信號(hào)丟失檢測(cè)電路，其特征在于:所述第一電流源和所述第二電流源的大小相同。
5.如權(quán)利要求1或2所述的時(shí)鐘信號(hào)丟失檢測(cè)電路，其特征在于:所述第一電容和所述第二電容的大小相同。
6.如權(quán)利要求2所述的時(shí)鐘信號(hào)丟失檢測(cè)電路，其特征在于:所述第一反相器的輸出端電壓小于所述第四反相器的翻轉(zhuǎn)電壓時(shí)為邏輯O ;所述第二反相器的輸出端電壓小于所述第五反相器的翻轉(zhuǎn)電壓時(shí)為邏輯O。
7.如權(quán)利要求6所述的時(shí)鐘信號(hào)丟失檢測(cè)電路，其特征在于:所述第四反相器和所述第五反相器的翻轉(zhuǎn)電壓相同。
【專利摘要】本發(fā)明公開(kāi)了一種時(shí)鐘信號(hào)丟失檢測(cè)電路，包括第一反相器、第二反相器、第三反相器和或門(mén)。第一反相器的輸入端連接時(shí)鐘信號(hào)，時(shí)鐘信號(hào)通過(guò)第三反相器反相后輸入到第二反相器的輸入端。第一和二反相器的輸出端分別連接到或門(mén)的兩個(gè)輸入端之一并分別連接一電容。第一反相器和第二反相器都為電流控制上升沿的反相器。第一反相器和第二反相器的輸出端的上升沿處分別通過(guò)電流源對(duì)電容充電實(shí)現(xiàn)在整個(gè)充電周期結(jié)束都使該節(jié)點(diǎn)為邏輯0?；蜷T(mén)的輸出端輸出檢測(cè)信號(hào)。本發(fā)明不需要采用參考時(shí)鐘信號(hào)就能實(shí)現(xiàn)時(shí)鐘信號(hào)的丟失檢測(cè)，提高了檢測(cè)的最確性和可靠性。
【IPC分類】H03K5-19
【公開(kāi)號(hào)】CN104579259
【申請(qǐng)?zhí)枴緾N201410493780
【發(fā)明人】邵博聞
【申請(qǐng)人】上海華虹宏力半導(dǎo)體制造有限公司
【公開(kāi)日】2015年4月29日
【申請(qǐng)日】2014年9月24日