高速脈動(dòng)陣列濾波器的系數(shù)無縫切換方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及寬帶高速數(shù)據(jù)傳輸技術(shù)領(lǐng)域，特別是涉及一種利用高速脈動(dòng)陣列濾波器處理信號(hào)時(shí)，濾波器系數(shù)的切換方法。
【背景技術(shù)】
[0002]對(duì)帶寬達(dá)到幾百M(fèi)Hz到幾個(gè)GHz的寬帶無線通信信號(hào)的數(shù)字解調(diào)分析等處理，離不開數(shù)字濾波器。特別是在實(shí)現(xiàn)寬帶無線通信信號(hào)數(shù)字重定時(shí)中的插值功能時(shí)，高速脈動(dòng)陣列濾波器的系數(shù)切換問題是其中重要的一環(huán)。
[0003]高速脈動(dòng)陣列濾波器的系數(shù)切換通常有兩種方法:一是在系數(shù)切換期間，停止高速脈動(dòng)陣列濾波器的計(jì)算，待新的濾波器系數(shù)切換完成后，重新啟動(dòng)濾波器計(jì)算，并在輸出一定時(shí)鐘周期數(shù)的無效數(shù)據(jù)后，開始有效輸出；二是在系數(shù)切換期間不停止高速脈動(dòng)陣列濾波器的計(jì)算，而是將系數(shù)切換期間和切換之后的一段固定時(shí)鐘周期數(shù)的計(jì)算輸出視為無效并丟棄，在此之后才進(jìn)行有效數(shù)據(jù)輸出。這兩種處理方法都會(huì)導(dǎo)致有效數(shù)據(jù)輸出發(fā)生停頓，從而造成數(shù)據(jù)在時(shí)間上的不連續(xù)，并且不僅會(huì)增加整個(gè)系統(tǒng)的計(jì)算周期開銷，而且會(huì)導(dǎo)致控制邏輯復(fù)雜度的上升。

【發(fā)明內(nèi)容】

[0004]本發(fā)明要解決的技術(shù)問題是，提供一種高速脈動(dòng)陣列濾波器的系數(shù)無縫切換方法，能夠在高速脈動(dòng)陣列濾波器運(yùn)算不停止的情況下切換新的系數(shù)，并且保證計(jì)算輸出有效數(shù)據(jù)的連續(xù)性，同時(shí)避免了計(jì)算周期開銷和控制邏輯復(fù)雜度的增加。
[0005]本發(fā)明的技術(shù)方案是:
[0006]本發(fā)明利用高速脈動(dòng)陣列濾波器和系數(shù)無縫切換模塊實(shí)現(xiàn)。其中，系數(shù)無縫切換模塊包括控制單元、獨(dú)立雙端口 RAM(Radom_access Memory,隨機(jī)訪問存儲(chǔ)器)、寄存器組和鎖存器組。寄存器組和鎖存器組的級(jí)數(shù)均與高速脈動(dòng)陣列濾波器的抽頭數(shù)(定義抽頭數(shù)為N)相同?？刂茊卧妮斎攵私邮諄碜酝獠康南禂?shù)切換指令，控制單元的輸出端分別與獨(dú)立雙端口 RAM、寄存器組和鎖存器組的控制端相連接。獨(dú)立雙端口 RAM的寫端口接收外部系數(shù)輸入。寄存器組中的寄存器依次串行連接，寄存器組的第一級(jí)寄存器的輸入端與獨(dú)立雙端口 RAM的讀端口連接。鎖存器組中的每個(gè)鎖存器的輸入端與寄存器組中的同級(jí)寄存器的輸出端相連接。鎖存器組中的每個(gè)鎖存器的輸出與高速脈動(dòng)陣列濾波器的同級(jí)抽頭乘法器相連。
[0007]高速脈動(dòng)陣列濾波器的系數(shù)無縫切換時(shí)，包括下述步驟:
[0008]第一步，將事先預(yù)備的候選系數(shù)寫入獨(dú)立雙端口 RAM，或者將外部實(shí)時(shí)計(jì)算的系數(shù)寫入獨(dú)立雙端口 RAM ；
[0009]第二步，控制單元接收到外部系數(shù)切換指令后，控制獨(dú)立雙端口 RAM將要切換的N個(gè)系數(shù)串行輸出至數(shù)據(jù)寄存器組的第一個(gè)寄存器，同時(shí)寄存器組從第一個(gè)寄存器開始同步向下一級(jí)寄存器做移存操作；
[0010]第三步，在寄存器組的最后一級(jí)寄存器完成移存操作之后，獨(dú)立雙端口 RAM的讀端口停止讀操作；
[0011]第四步，寄存器組從第一級(jí)寄存器開始，在N個(gè)連續(xù)時(shí)鐘周期內(nèi)，依次將數(shù)據(jù)輸入同級(jí)的鎖存器。
[0012]本發(fā)明的有益效果是:①切換系數(shù)的過程不需要高速脈動(dòng)陣列濾波器計(jì)算的停頓或者增加高速脈動(dòng)陣列濾波器的無效輸出數(shù)據(jù)，減少了計(jì)算周期的損耗和控制邏輯復(fù)雜度的上升；②獨(dú)立雙端口 RAM可以同時(shí)滿足實(shí)時(shí)計(jì)算和事先存儲(chǔ)兩種系數(shù)產(chǎn)生模式；③僅通過寄存器組和移存器組的操作來保證有效數(shù)據(jù)輸出的連續(xù)性，操作簡便；④適用于數(shù)字信號(hào)的變系數(shù)高速濾波處理。
【附圖說明】
[0013]圖1是本發(fā)明的高速脈動(dòng)陣列濾波器的系數(shù)無縫切換方法實(shí)現(xiàn)框圖；
[0014]圖2是包含系數(shù)切換過程的陣列濾波器輸出信號(hào)仿真圖。
【具體實(shí)施方式】
[0015]下面結(jié)合圖1和圖2來詳細(xì)說明本發(fā)明的高速脈動(dòng)陣列濾波器的系數(shù)無縫切換方法。
[0016]圖1中右側(cè)虛框內(nèi)為高速脈動(dòng)陣列濾波器，設(shè)高速脈動(dòng)陣列濾波器共有N個(gè)抽頭，則其乘加結(jié)構(gòu)共有N級(jí)，每一級(jí)乘加結(jié)構(gòu)的延遲為2個(gè)時(shí)鐘周期，每相鄰兩級(jí)之間的輸入延遲為2個(gè)時(shí)鐘周期。左側(cè)虛框內(nèi)為系數(shù)無縫切換模塊，包括獨(dú)立雙端口 RAM、控制模塊、寄存器組和鎖存器組?？刂茊卧邮諄碜酝獠康南禂?shù)切換指令，并且分別與獨(dú)立雙端口 RAM、寄存器組和鎖存器組相連接。獨(dú)立雙端口 RAM的寫端口可以隨時(shí)寫入外部實(shí)時(shí)計(jì)算或者候選的濾波器系數(shù)，獨(dú)立雙端口 RAM的讀端口與寄存器組的第一級(jí)寄存器!\的輸入端相連。寄存器組從第一級(jí)寄存器T1至第N級(jí)寄存器T N依次串行連接成移存結(jié)構(gòu)。鎖存器組包含N個(gè)數(shù)據(jù)鎖存器(鎖存器&至鎖存器R N)，按照寄存器!\輸出連接鎖存器R i輸入，寄存器T 2輸出連接鎖存器R2輸入，…，寄存器Tn輸出連接鎖存器Rn輸入的方式與寄存器組連接，各個(gè)鎖存器的輸出連接到高速脈動(dòng)陣列濾波器的同級(jí)抽頭乘法器(乘法器Tap I到乘法器TapN)的系數(shù)輸入端，即鎖存器&輸出連接乘法器Tap I系數(shù)輸入，鎖存器R 2輸出連接乘法器Tap 2系數(shù)輸入，…，鎖存器&輸出連接乘法器Tap N系數(shù)輸入。
[0017]無縫系數(shù)切換的操作過程為:
[0018]①獨(dú)立雙端口 RAM通過寫端口存儲(chǔ)外部實(shí)時(shí)計(jì)算的濾波器系數(shù)或事先預(yù)備好的濾波器系數(shù)。
[0019]②控制單元接收到來自外部的系數(shù)切換指令后，發(fā)出控制指令給獨(dú)立雙端口 RAM的讀端口，獨(dú)立雙端口 RAM的讀端口則串行連續(xù)讀出濾波器系數(shù)至第一級(jí)寄存器T1，讀出的系數(shù)順序?yàn)榻敌?，即?duì)應(yīng)乘法器Tap N至乘法器Tap I的系數(shù)。同時(shí)寄存器組進(jìn)行移存操作，數(shù)據(jù)移存方向?yàn)榧拇嫫?\至寄存器T 2、寄存器1~2至寄存器T 3、…、寄存器Tim至寄存器Tn中。
[0020]③當(dāng)從獨(dú)立雙端口 RAM中讀出的第一個(gè)濾波器系數(shù)移存到寄存器1時(shí)，寄存器組的移存操作停止，同時(shí)獨(dú)立雙端口 RAM中的讀端口停止讀操作，并在下一個(gè)時(shí)鐘周期開始鎖存器組的鎖存操作。
[0021]④鎖存器組的鎖存器按照從鎖存器&至鎖存器R ,的順序依次延遲一個(gè)時(shí)鐘周期鎖存來自對(duì)應(yīng)寄存器中的系數(shù)，按照鎖存器組與高速脈動(dòng)陣列濾波器的連接關(guān)系，每個(gè)系數(shù)在鎖存之后立即輸出至同級(jí)的乘法器系數(shù)輸入端，并自動(dòng)加入到高速脈動(dòng)陣列濾波器的濾波運(yùn)算當(dāng)中。
[0022]圖2是包含系數(shù)切換過程的高速脈動(dòng)陣列濾波器輸出信號(hào)的仿真波形。橫軸為采樣時(shí)刻，縱軸為高速脈動(dòng)陣列濾波器的輸出數(shù)據(jù)值。高速脈動(dòng)陣列濾波器實(shí)現(xiàn)兩種低通濾波器功能，即通過兩組系數(shù)的切換實(shí)現(xiàn)兩種不同的低通濾波器，兩種低通濾波器通帶均為50MHz?高速脈動(dòng)陣列濾波器抽頭數(shù)為16。輸入信號(hào)是一個(gè)正弦信號(hào)，頻率為20MHz，輸入信號(hào)采樣率為200MSpS。系數(shù)切換從第512點(diǎn)開始，從圖中可以看出濾波器輸出信號(hào)波形是連續(xù)的，沒有出現(xiàn)斷點(diǎn)和停頓點(diǎn)。上述實(shí)驗(yàn)證明，采用本發(fā)明可以實(shí)現(xiàn)高速脈動(dòng)陣列濾波器的系數(shù)無縫切換。
【主權(quán)項(xiàng)】
1.一種高速脈動(dòng)陣列濾波器的系數(shù)無縫切換方法，利用高速脈動(dòng)陣列濾波器和系數(shù)無縫切換模塊實(shí)現(xiàn)，其特征在于， 其中，系數(shù)無縫切換模塊包括控制單元、獨(dú)立雙端口 RAM、寄存器組和鎖存器組；寄存器組和鎖存器組的級(jí)數(shù)均與高速脈動(dòng)陣列濾波器的抽頭數(shù)N相同；控制單元的輸入端接收來自外部的系數(shù)切換指令，控制單元的輸出端分別與獨(dú)立雙端口 RAM、寄存器組和鎖存器組的控制端相連接；獨(dú)立雙端口 RAM的寫端口接收外部系數(shù)輸入；寄存器組中的寄存器依次串行連接，寄存器組的第一級(jí)寄存器的輸入端與獨(dú)立雙端口 RAM的讀端口連接；鎖存器組中的每個(gè)鎖存器的輸入端與寄存器組中的同級(jí)寄存器的輸出端相連接；鎖存器組中的每個(gè)鎖存器的輸出與高速脈動(dòng)陣列濾波器的同級(jí)抽頭乘法器相連； 高速脈動(dòng)陣列濾波器的系數(shù)無縫切換時(shí)，包括下述步驟: 第一步，將事先預(yù)備的N個(gè)系數(shù)寫入獨(dú)立雙端口 RAM，或者將外部實(shí)時(shí)計(jì)算的N個(gè)系數(shù)寫入獨(dú)立雙端口 RAM ； 第二步，控制單元接收到外部系數(shù)切換指令后，控制獨(dú)立雙端口 RAM將要切換的N個(gè)系數(shù)串行輸出至數(shù)據(jù)寄存器組的第一個(gè)寄存器，同時(shí)寄存器組從第一個(gè)寄存器開始同步向下一級(jí)寄存器做移存操作； 第三步，在寄存器組的最后一級(jí)寄存器完成移存操作之后，獨(dú)立雙端口 RAM的讀端口停止讀操作； 第四步，寄存器組從第一級(jí)寄存器開始，在N個(gè)連續(xù)時(shí)鐘周期內(nèi)，依次將數(shù)據(jù)輸入同級(jí)的鎖存器； 鎖存器的輸出即為高速脈動(dòng)陣列濾波器同級(jí)抽頭乘法器的系數(shù)。
【專利摘要】本發(fā)明提供一種高速陣列濾波器的系數(shù)無縫切換技術(shù)，能夠保證系數(shù)切換不影響濾波器輸出數(shù)據(jù)信號(hào)的連續(xù)性，減少了計(jì)算周期的損耗和控制邏輯復(fù)雜度的上升，適用于寬帶信號(hào)的變系數(shù)高速濾波處理。本發(fā)明的技術(shù)方案是：①將高速陣列濾波器的各種變化的系數(shù)事先準(zhǔn)備好，或提前實(shí)時(shí)計(jì)算新的系數(shù)，存儲(chǔ)在獨(dú)立雙端口RAM當(dāng)中；②獨(dú)立雙端口RAM一端為系數(shù)寫入端口，另外一端為對(duì)陣列濾波器的家在端口；③系數(shù)的加載為串行結(jié)構(gòu)；④通過不同抽頭系數(shù)的時(shí)鐘周期延遲和所存來完成系數(shù)的加載，并保證濾波器輸出數(shù)據(jù)的連續(xù)性。
【IPC分類】H03H17-02
【公開號(hào)】CN104682920
【申請(qǐng)?zhí)枴緾N201510104258
【發(fā)明人】楊軍, 高凱, 朱江, 鄒建彬, 周資偉, 盧樹軍, 王世練, 張煒, 葉劍民, 張爾揚(yáng)
【申請(qǐng)人】中國人民解放軍國防科學(xué)技術(shù)大學(xué)
【公開日】2015年6月3日
【申請(qǐng)日】2015年3月10日