時(shí)鐘信號同步的制作方法
【技術(shù)領(lǐng)域】
[0001] 本申請的主題設(shè)及電路系統(tǒng)中的時(shí)鐘同步，并且更具體地設(shè)及提供給多個(gè)巧片的 時(shí)鐘信號同步。
【背景技術(shù)】
[0002] 在電子系統(tǒng)中，經(jīng)常需要控制事件的時(shí)間。在單一的集成電路（例如，巧片）中， 該可W通過提供外部時(shí)鐘信號或通過內(nèi)部產(chǎn)生時(shí)鐘信號來實(shí)現(xiàn)。當(dāng)在多個(gè)電路中的事件需 要協(xié)調(diào)時(shí)，相同的時(shí)鐘信號可W被提供給多個(gè)電路。由于電路和到該些電路的時(shí)鐘信號的 路徑變化，每個(gè)電路中的時(shí)鐘信號可隨時(shí)間漂移，并且需要進(jìn)行同步。同樣，內(nèi)部電路（諸 如，時(shí)鐘乘法器或除法器電路）可不同的初始條件啟動(dòng)。在該兩種情況下，同步信號可 W周期性地同步該些時(shí)鐘信號。
[0003] 為了成功地同步時(shí)鐘信號到同步信號，同步信號和時(shí)鐘信號之間的時(shí)序關(guān)系必須 遵循一定的時(shí)序約束。時(shí)序約束可受到執(zhí)行同步的組件的設(shè)置和保持時(shí)間的影響。設(shè)置 和保持時(shí)間可W定義時(shí)鐘信號的觸發(fā)事件周圍的時(shí)間窗口。在該設(shè)置和保持時(shí)間期間，所 述同步信號應(yīng)對于同步信號保持穩(wěn)定W提供一致的結(jié)果。如果同步信號在此期間是不穩(wěn) 定-如果例如它在設(shè)置和保持時(shí)間期間躍遷-則組件可W不產(chǎn)生可靠輸出。例如，由于電 路之間的制造差異（工藝偏差），或由于環(huán)境操作條件，在相同條件下接收時(shí)鐘信號和同步 信號并理想情況下產(chǎn)生相同輸出的兩個(gè)電路可W產(chǎn)生不同的輸出。為了確保提供一致的結(jié) 果，信號躍遷應(yīng)該發(fā)生在設(shè)置和保持窗口之外。
[0004] 然而，當(dāng)時(shí)鐘頻率增加時(shí)，在時(shí)鐘信號和同步信號之間保持適當(dāng)?shù)亩〞r(shí)對準(zhǔn)變得 越來越困難。該可W由于電路中部件到部件的差異和可導(dǎo)致電路性能不同的環(huán)境因素差異 (例如，溫度和電源電壓）。
【附圖說明】
[0005] 所從可W理解本發(fā)明的特征，多個(gè)附圖的說明如下。但應(yīng)當(dāng)指出，在所附附圖中 僅僅示出了本發(fā)明的特定實(shí)施方式，因此不應(yīng)被視為其范圍的限制，因?yàn)楸景l(fā)明可包括其 他等效實(shí)施例。
[0006] 圖1示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的用于捕獲同步信號的電路100。
[0007] 圖2示出根據(jù)本發(fā)明的一個(gè)實(shí)施例，可W測試同步和時(shí)鐘信號的定時(shí)關(guān)系的測試 電路。
[000引 圖3A-4C示出可出現(xiàn)在圖2中所示測試電路的示例性時(shí)序圖。
[0009] 圖5示出根據(jù)本發(fā)明的實(shí)施例，測試并向一個(gè)或多個(gè)電路提供時(shí)鐘和同步信號的 電路。
[0010] 圖6示出根據(jù)本發(fā)明另一實(shí)施例，用于測試時(shí)鐘信號和同步信號的定時(shí)關(guān)系的電 路。
【具體實(shí)施方式】
[0011] 本發(fā)明實(shí)施例提供電路和方法W調(diào)節(jié)時(shí)鐘信號和同步信號之間的時(shí)序關(guān)系。具體 而言，在時(shí)鐘信號的捕獲邊沿和同步信號的躍遷之間的定時(shí)關(guān)系可W被控制，W確保同步， 即使時(shí)序電路的約束。確定時(shí)鐘信號的捕獲邊沿和同步信號的躍遷之間的定時(shí)關(guān)系可包括 提供延遲同步信號和延遲時(shí)鐘信號，并比較所述延遲信號如何改變電路性能。使用延遲同 步信號的輸出變化可提供在時(shí)鐘信號的捕獲邊沿之前發(fā)生了什么。使用延遲時(shí)鐘信號的輸 出變化可提供在時(shí)鐘信號的捕獲邊沿后發(fā)生了什么。所公開的電路和方法可W測試和調(diào)整 快速時(shí)鐘信號（例如，超過IGHz的時(shí)鐘信號）的時(shí)序關(guān)系。
[0012] 圖1示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的用于捕獲同步信號的電路100。電路100可 W包括信號發(fā)生器110、捕獲電路120和測試電路130。信號發(fā)生器110可提供時(shí)鐘信號 化OCK和同步信號SYNC至捕獲電路120。捕獲電路120可產(chǎn)生表示相對于時(shí)鐘信號化OCK 躍遷的時(shí)間的輸出信號OUT,SYNC信號在捕獲電路120檢測出。常規(guī)地，該信號發(fā)生器110 將與捕獲電路120分開足夠的距離，W創(chuàng)建不確定是否在化0CK和SYNC信號之間維持合適 的同步。正如其名稱所暗示的，測試電路130可W對CLOCK和SYNC電路執(zhí)行測試，W確定 它們之間的關(guān)系，并根據(jù)該些測試的結(jié)果，可W產(chǎn)生控制捕獲電路120的處理的控制信號 CNT化。
[001引輸出信號OUT可W產(chǎn)生躍遷，其表示在時(shí)鐘信號化0CK的特定周期期間同步信號SYNC在兩個(gè)狀態(tài)（例如，低電平信號與高電平信號）之間的躍遷。因此，捕獲電路120可在 時(shí)鐘信號化0CK的特定周期期間"捕獲"同步信號SYNC。輸出信號OUT可在兩個(gè)狀態(tài)（例 如，低電平輸出信號和高電平輸出信號）之間躍遷，W指示該同步信號SYNC的捕獲。
[0014] 輸出信號OUT也可W由其他電路級（未示出）用于執(zhí)行某些處理操作。其他電路 級也可W設(shè)置在具有捕獲電路120的共同集成電路（例如，巧片）上，或者它也可設(shè)置在其 他的集成電路中。例如，輸出信號OUT可由通信設(shè)備（未示出）觸發(fā)發(fā)送事件，在通信設(shè)備 中提供捕獲電路120。
[00巧]測試電路130可W接收SYNC和化0CK信號，并確定SYNC和化0CK信號之間的定 時(shí)關(guān)系是否違反電路100的定時(shí)限制。如果定時(shí)限制被違反，測試電路130可W提供控制 信號CNT化給信號發(fā)生器110和/或捕獲電路120來調(diào)整同步和時(shí)鐘信號之間的偏移。
[0016] 例如，當(dāng)時(shí)鐘信號化0CK和SYNC信號都在互相的"建立和保持時(shí)間"躍遷時(shí)，捕獲 電路120的定時(shí)約束可能違反，它對于捕獲電路120限定。在上面所討論的示例中，其中 對化0CK信號的預(yù)定躍遷采樣SYNC信號，相對于化0CK信號的該些躍遷限定設(shè)置和保持時(shí) 間。測試電路130可確定SYNC信號的躍遷是否發(fā)生在化0CK信號的設(shè)置和保持時(shí)間，和可 選的，可識別SYNC和時(shí)鐘信號之間的關(guān)系，用于校正。
[0017] 在一個(gè)實(shí)施例中，捕獲電路120可包括信號調(diào)節(jié)器122和解碼器124。信號調(diào)節(jié) 器122可W接收化0CK和SYNC信號，并基于來自測試電路130的控制信號CNT化調(diào)整在 CLOCK和SYNC信號之間的歪斜（如果需要的話）。信號調(diào)節(jié)器122可W通過延遲SYNC和 化0CK信號中的一個(gè)相對于另一個(gè)而調(diào)節(jié)SYNC和化0CK信號之間的偏移。經(jīng)調(diào)整的SYNCP 和化0CKP信號可W被提供給解碼器124。解碼器124可W基于輸入到它的SYNCP和化0CKP 信號生成輸出信號OUT。解碼器124可W生成輸出信號OUT,表示相對于時(shí)鐘信號化0CKP 的躍遷該SYNCP信號被檢測到的時(shí)間。在一個(gè)實(shí)施例中，解碼器124可W是觸發(fā)器電路。
[001引如圖1所示，捕獲電路120和測試電路130可w提供在共同的集成電路中。因而， 測試電路130可W生成控制數(shù)據(jù)CT化，使得在其中捕獲電路120所在的集成電路局部地觀 察的化OCK和SYNC信號之間的同步。系統(tǒng)100可W包括多個(gè)集成電路，在圖1中示為1-N， 其每一個(gè)可W包括其自己的測試電路130W產(chǎn)生本地控制數(shù)據(jù)CT化，使得在各集成電路 1-N局部觀察到的化OCK和SYNC信號之間的同步。
[0019] 在另一個(gè)實(shí)施例中，信號調(diào)節(jié)器112可W被提供作為信號發(fā)生器110的一部分。在 本實(shí)施例中，信號發(fā)生器110包括本地信號發(fā)生器114和信號調(diào)節(jié)器112。本地信號發(fā)生 器可根據(jù)其自身的技術(shù)產(chǎn)生原始的同步信號SYNCO和原始時(shí)鐘信號化OCKO。信號調(diào)節(jié)器 112可W根據(jù)從系統(tǒng)100中測試電路（多個(gè)）130接收的控制信號改變原始同步信號SYNCO 和原始時(shí)鐘信號化OCKO之間的定時(shí)。信號調(diào)節(jié)器112可W輸出SYNC和化OCK信號到系統(tǒng) 100中的電路（多個(gè)）。在本實(shí)施例中，接收所述調(diào)整后的SYNCP和化OCKP信號的測試電 路130可W確認(rèn)；對SYNC和化OCK信號進(jìn)行正確的調(diào)整。
[0020] 圖2示出根據(jù)本發(fā)明的一個(gè)實(shí)施例，可W測試同步和時(shí)鐘信號的定時(shí)關(guān)系的測試 電路200。測試電路200可W包括多個(gè)觸發(fā)器電路210、220和230,第一延遲電路224和第 二延遲電路234。第一延遲電路224可W通過延遲T1延遲同步信