基于cmos器件的極低噪聲嵌套式斬波穩(wěn)定放大器的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及模擬集成電路技術(shù)領(lǐng)域，特別涉及一種基于CMOS器件的極低噪聲嵌套式斬波穩(wěn)定放大器。
【背景技術(shù)】
[0002]運算放大器是模擬電路中最重要的電路單元，廣泛應(yīng)用于模擬電路和混合信號處理電路中，如放大電路，開關(guān)電容，模數(shù)、數(shù)模轉(zhuǎn)換器等。在低頻應(yīng)用領(lǐng)域，常常要求運算放大器具有低失調(diào)，低噪聲等特性，如儀表放大器，低速高精度模數(shù)轉(zhuǎn)換器等。雙極型晶體管具有很高的跨導(dǎo)電流比，能夠提供高跨導(dǎo)和增益；雙極型晶體管由于沒有閾值影響且面積大，所以具有很低的失調(diào)及1/f噪聲。所以在低頻應(yīng)用領(lǐng)域，尤其在高精度放大器和數(shù)據(jù)轉(zhuǎn)換器中雙極型工藝得到廣泛應(yīng)用。但是雙極型工藝不易集成，占用很大的芯片面積，成本高，所制作的高性能模擬芯片常常以分立器件的形式出現(xiàn)。
[0003]隨著集成電路的飛速發(fā)展，新的電路技術(shù)不斷提出，應(yīng)用場合不斷變化。人們越來越關(guān)注電路的集成度，成本和功耗，尤其近5年來移動手持設(shè)備的飛速發(fā)展，更加加劇了這些需求。物聯(lián)網(wǎng)，醫(yī)療電子，便攜式醫(yī)療設(shè)備，智能家居等未來市場，對芯片的要求會更加苛刻和專業(yè)。
[0004]20世紀(jì)80年代至今，CMOS工藝得到飛速發(fā)展，CMOS工藝具有成本低，集成度高，功耗低等雙極型晶體管不具有的優(yōu)勢。然而CMOS工藝的低頻特性，如失調(diào)電壓，Ι/f噪聲，噪聲拐點等性能均比雙極型工藝差。在低頻應(yīng)用領(lǐng)域，尤其是高精度設(shè)計，則必須考慮其他電路技術(shù)彌補CMOS工藝的缺點，其中斬波穩(wěn)定技術(shù)就是一種比較理想的動態(tài)失調(diào)消除技術(shù)。斬波穩(wěn)定技術(shù)可以將低頻的失調(diào)電壓和Ι/f噪聲調(diào)制到高頻，而信號則經(jīng)過解調(diào)回到基頻，實現(xiàn)了信號和噪聲的分離。
[0005]傳統(tǒng)的斬波方案，是在信號通路上前后放置兩組斬波開關(guān)，以兩相相反的時鐘信號控制斬波開關(guān)交叉切換信號通路。在跨導(dǎo)放大器中(OTA)，常常采用高阻節(jié)點斬波方法，當(dāng)斬波頻率較高時會丟失增益，同時由于電荷注入的影響，會產(chǎn)生很大的殘余失調(diào)。而在低阻節(jié)點實施斬波，是一種局部斬波，效果有限且高速斬波時仍然會產(chǎn)生很大的殘余失調(diào)。而采用嵌套斬波的方法可以消除殘余失調(diào)，但是高阻點嵌套斬波，尤其在放大器開環(huán)斬波時，限制了最高斬波頻率，也就限制了信號帶寬；低阻點嵌套斬波效果依然有限。
[0006]傳統(tǒng)的雙極型放大器和傳統(tǒng)的斬波方案存在以下不足:
[0007]1.傳統(tǒng)雙極型工藝放大器，占用芯片面積大，成本高，功耗大，不易集成；不適合新的應(yīng)用要求。
[0008]2.高阻點斬波會使斬波頻率受限，存在增益損失；高阻點嵌套斬波則進一步限制了斬波頻率和信號帶寬。
[0009]3.低阻點斬波是一種局部斬波，斬波效果有限。
[0010]4.單級斬波對噪聲壓制效果有限，在同樣的噪底要求下，需要更大的電流，從而消耗更多的功耗。

【發(fā)明內(nèi)容】

[0011]本發(fā)明的目的旨在至少解決上述的技術(shù)缺陷之一。
[0012]為此，本發(fā)明的目的在于提出一種基于CMOS器件的極低噪聲嵌套式斬波穩(wěn)定放大器。
[0013]為了實現(xiàn)上述目的，本發(fā)明的實施例公開了一種基于CMOS器件的極低噪聲嵌套式斬波穩(wěn)定放大器，所述基于CMOS器件的極低噪聲嵌套式斬波穩(wěn)定放大器包括PMOS管輸入級、折疊式共源共柵輸出阻抗級、源極負(fù)反饋電流鏡和斬波開關(guān)四部分；
[0014]所述放大器輸入級由PMOS管Ml、M2組成，分別與電流源管M3、M4和M5連接；所述折疊式共源共柵輸出阻抗級由PMOS管M8、M9以及NMOS管M10、M11構(gòu)成，其中PMOS管M8、M9與電流源M6、M7連接，NMOS管M8、M9與電流源M3、M4連接；所述源極負(fù)反饋電流鏡，由電阻Rl、R2、R3、R4，PMOS管M6、M7以及NMOS管M3、M4組成，其中電阻Rl、R2位于PMOS管M6、M7的源端，電阻R3、R4位于NMOS管M3、M4的源端；所述斬波開關(guān)，其中CHl和CH3位于輸入差分對的柵端且CHl在CH3的外部，CH2位于放大器的輸出端，CH4位于MlO和Mll的源端，CH5位于M8和M9的源端，
[0015]輸入信號經(jīng)過CHl被第一次調(diào)制，然后經(jīng)過CH3被第二次調(diào)制進入放大器進行放大，放大信號被CH4和CH5進行第一次解調(diào)后進入輸出端，然后被CH2第二次解調(diào)，回到原始頻率；而放大器本身所產(chǎn)生的失調(diào)電壓和Ι/f噪聲，則被CH4和CH5進行第一次調(diào)制后再被CH2第二次調(diào)制，由此實現(xiàn)信號和失調(diào)及噪聲的兩次分離，
[0016]所述斬波開關(guān)CH3、CH4和CH5由高斬波時鐘控制，所述斬波開關(guān)CHl和CH2由低斬波時鐘控制，高低斬波時鐘控制五組斬波開關(guān)實現(xiàn)嵌套斬波；低阻點高速斬波，高阻點低速斬波，可以避免高速斬波帶來的增益損失；外部低頻斬波能夠消除高頻斬波產(chǎn)生的電荷注入影響，兩次斬波使得Ι/f噪聲被兩次壓制，獲得極低噪底。
[0017]另外，根據(jù)本發(fā)明上述實施例的基于CMOS器件的極低噪聲嵌套式斬波穩(wěn)定放大器還可以具有如下附加的技術(shù)特征:
[0018]在一些示例中，所述斬波開關(guān)CH1、CH2、CH3和CH4均由NMOS管組成，其尺寸一致；所述斬波開關(guān)CH5由PMOS管組成。
[0019]在一些示例中，反饋電阻R1、R2電阻值一致，尺寸一致；反饋電阻R3、R4電阻值一致，尺寸一致。
[0020]在一些示例中，所述低速斬波時鐘頻率應(yīng)大于信號帶寬的5倍以上；所述高速斬波時鐘頻率應(yīng)為低速斬波時鐘頻率的偶數(shù)倍。
[0021]本發(fā)明的基于CMOS器件的極低噪聲嵌套式斬波穩(wěn)定放大器與傳統(tǒng)設(shè)計方案相比具有以下幾個明顯的優(yōu)點:采用標(biāo)準(zhǔn)CMOS工藝設(shè)計，成本低，易于集成；高阻點低速斬波與低阻點高速斬波可以避免損失增益；嵌套式斬波可以消除殘余失調(diào)的影響，且對噪底進一步壓制，獲得極低噪底性能；嵌套斬波獲得的極低的噪底性能節(jié)省了大量的功耗；工程實現(xiàn)容易，可以用于儀表放大器，低速高精度數(shù)據(jù)轉(zhuǎn)換器等電路中。
[0022]本發(fā)明附加的方面和優(yōu)點將在下面的描述中部分給出，部分將從下面的描述中變得明顯，或通過本發(fā)明的實踐了解到。
【附圖說明】
[0023]本發(fā)明上述的和/或附加的方面和優(yōu)點從下面結(jié)合附圖對實施例的描述中將變得明顯和容易理解，其中，
[0024]圖1為傳統(tǒng)單級斬波穩(wěn)定放大器結(jié)構(gòu)圖；
[0025]圖2為本發(fā)明實施例的基于CMOS器件的極低噪聲嵌套式斬波穩(wěn)定放大器的電路結(jié)構(gòu)圖；
[0026]圖3為傳統(tǒng)單級斬波穩(wěn)定放大器與本發(fā)明實施例的基于CMOS器件的極低噪聲嵌套式斬波穩(wěn)定放大器的仿真結(jié)果對比圖。
【具體實施方式】
[0027]下面詳細(xì)描述本發(fā)明的實施例，實施例的示例在附圖中示出，其中自始至終相同或類似的標(biāo)號表示相同或類似的元件或具有相同或類似功能的元件。下面通過參考附圖描述的實施例是示例性的，僅用于解釋本發(fā)明，而不能理解為對本發(fā)明的限制。
[0028]在本發(fā)明的描述中，需要理解的是，術(shù)語“中心”、“縱向”、“橫向”、“上”、“下”、“前”、“后”、“左”、“右”、“豎直”、“水平”、“頂”、“底”、“內(nèi)”、“外”等指示的方位或位置關(guān)系為基于附圖所示的方位或位置關(guān)系，僅是為了便于描述本發(fā)明和簡化描述，而不是指示或暗示所指的裝置或元件必須具有特定的方位、以特定的方