一種高效緩沖器的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及電子電路領(lǐng)域，尤其是一種高效緩沖器。
【背景技術(shù)】
[0002]隨著電子電路技術(shù)的發(fā)展，現(xiàn)在電子電路系統(tǒng)的功能越來越復(fù)雜、功能模塊劃分更加細(xì)化，功能模塊實現(xiàn)原理或電路結(jié)構(gòu)也更加復(fù)雜化，前級無法直接驅(qū)動后級重負(fù)載的情況普遍存在。前級電路因其實現(xiàn)原理或電路結(jié)構(gòu)等原因驅(qū)動負(fù)載能力十分有限，如果直接驅(qū)動較重的負(fù)載會直接影響其性能甚至令其原功能的失效，而后級電路對前級電路說恰恰是重負(fù)載。這時就需要在前級電路和后級電路之前插入緩沖器來避免前級電路直接驅(qū)動重負(fù)載。緩沖器應(yīng)用示意圖如圖1所示，緩沖器具有高輸入阻抗、低輸出阻抗和大驅(qū)動能力的特性；有高輸入阻抗避免了重負(fù)載影響前級電路性能特性甚至令前級電路原功能的失效的情況，低輸出阻抗和大驅(qū)動能力確保能夠驅(qū)動后級電路。
[0003]圖2所示的運算放大器緩沖器是常用的緩沖器，運算放大器作為電壓跟隨形式應(yīng)用，運算放大器輸出端與負(fù)輸入端連接形成負(fù)反饋并作為緩沖器的輸出端out，運算放大器正輸入端作為緩沖器的輸入端in。運算放大器的高增益使其輸出端和正輸入端電壓保持相等從而實現(xiàn)電壓跟隨，運算放大器的高輸入阻抗保證了緩沖器的輸入端in具有高輸入阻抗，運算放大器的低輸出阻抗和大驅(qū)動能力確保緩沖器的輸出端out能夠驅(qū)動重負(fù)載，從而能夠?qū)崿F(xiàn)緩沖器功能。然而，運算放大器本身的成本高、功耗大；再者，該負(fù)反饋形式的緩沖器的帶寬受限于運算放大器的單位增益帶寬，高單位增益帶寬的運算放大器的功耗則更加大。所以，運算放大器緩沖器僅適用于低頻緩沖器，并且成本高、功耗大。
[0004]圖3和圖4所示的源極跟隨緩沖器為另一種常用的緩沖器，其中，圖3為NMOS源極跟隨緩沖器，圖4為PMOS源極跟隨緩沖器。該緩沖器的MOS管是源極跟隨形式應(yīng)用，MOS管的柵極作為緩沖器輸入端in，M0S管的源極作為緩沖器的輸出端out，電流Ibias為偏置電流源。MOS管的柵極具有高輸入阻抗，MOS管的源極具有較低的輸出阻抗和較大的驅(qū)動能力，從而能夠?qū)崿F(xiàn)緩沖器功能。源極跟隨緩沖器結(jié)構(gòu)簡單、高頻特性好。但是，該緩沖器的最大輸出電流受偏置電流源Ibias大小限制，重負(fù)載下要實現(xiàn)大擺幅的跟隨緩沖偏置電流源Ibias需要很大，因而功耗大；另外，該緩沖器的輸入端in和輸出端out存在電平差，該電平差為MOS管的柵源電壓差Vgs，從而損失電壓裕度；并且，MOS管的柵源電壓差Vgs隨輸出電壓電流大小變化，會影響跟隨特性并引入失真，所以源極跟隨緩沖器功耗較大、輸入輸出存在電平差、失真大的問題。

【發(fā)明內(nèi)容】

[0005]為了解決上述技術(shù)問題，本發(fā)明的目的是:提供一種結(jié)構(gòu)簡單、低功耗的高效緩沖器。
[0006]本發(fā)明所采用的技術(shù)方案是:一種高效緩沖器，包括有第一PMOS管、第二PMOS管、第一 NMOS管和第二 NMOS管，所述第一 PMOS管的柵極和第一 NMOS管的柵極連接作為緩沖器的輸入端，所述第一 PMOS管的源極連接電源，所述第一 NMOS管的源極接地，所述第一 PMOS管的漏極、第一 NMOS管的漏極、第二 PMOS管的柵極、第二 NMOS管的柵極、第二 PMOS管的漏極和第二 NMOS管的漏極連接作為緩沖器的輸出端，所述第二 PMOS管的源極連接電源，所述第二 NMOS管的源極接地。
[0007]進一步，所述第一 PMOS管、第二 PMOS管、第一 NMOS管和第二 NMOS管的寬長比分別為 Wpl/Lpl、Wp2/Lp2、Wnl/Lnl 和 Wn2/Ln2，其中 Wnl/Lnl=N* (Wn2/Ln2)、Wpl/Lpl=N* (Wp2/Lp2)，N的值為1
[0008]進一步，所述第一 PMOS管、第二 PMOS管、第一 NMOS管和第二 NMOS管的寬長比分別為 Wpl/Lpl、Wp2/Lp2、Wnl/Lnl 和 Wn2/Ln2，其中 Wnl/Lnl=N* (Wn2/Ln2)、Wpl/Lpl=N* (Wp2/Lp2)，N的值大于1
[0009]進一步，所述第一 PMOS管、第二 PMOS管、第一 NMOS管和第二 NMOS管的寬長比分別為 Wpl/Lpl、Wp2/Lp2、Wnl/Lnl 和 Wn2/Ln2，其中 Wnl/Lnl=N* (Wn2/Ln2)、Wpl/Lpl=N* (Wp2/Lp2)，N的值小于1
[0010]本發(fā)明的有益效果是:本發(fā)明緩沖器通過NMOS管和PMOS管的柵極輸入實現(xiàn)高輸入阻抗、通過NMOS管和PMOS管的漏極互補推挽輸出實現(xiàn)低輸出阻抗和大電流驅(qū)動能力，從而能夠高效地驅(qū)動重負(fù)載，同時實現(xiàn)大擺幅電壓信號緩沖；互補NMOS管和PMOS的電流共享避免了源極跟隨緩沖器需要大偏置電流源的情況，實現(xiàn)低功耗、高效率；此外，緩沖器輸入輸出關(guān)系僅由MOS管的物理大小參數(shù)的比例關(guān)系確定，可避免源極跟隨緩沖器的電平差，并且根據(jù)實際需要靈活實現(xiàn)輸入輸出電平關(guān)系，實現(xiàn)起來精準(zhǔn)、信號失真小。
【附圖說明】
[0011]圖1為緩沖器應(yīng)用示意圖；
圖2為運算放大器緩沖器；
圖3為NMOS源級跟隨緩沖器；
圖4為PMOS源級跟隨緩沖器；
圖5為本發(fā)明緩沖器電路。
[0012]圖中:1、第一PMOS 管；2、第二 PMOS 管；3、第一 NMOS 管；4、第二 NMOS 管。
【具體實施方式】
[0013]下面結(jié)合附圖對本發(fā)明的【具體實施方式】作進一步說明:
參照圖5，一種高效緩沖器，包括有第一 PMOS管1、第二 PMOS管2、第一 NMOS管3和第二NMOS管4，所述第一 PMOS管I的柵極和第一 NMOS管3的柵極連接作為緩沖器的輸入端，所述第一 PMOS管I的源極連接電源，所述第一 NMOS管3的源極接地，所述第一 PMOS管I的漏極、第一 NMOS管3的漏極、第二 PMOS管2的柵極、第二 NMOS管4的柵極、第二 PMOS管2的漏極和第二 NMOS管4的漏極連接作為緩沖器的輸出端，所述第二 PMOS管2的源極連接電源，所述第二 NMOS管4的源極接地。
[0014]進一步作為優(yōu)選的實施方式，所述第一 PMOS管1、第二 PMOS管2、第一 NMOS管3和第二 NMOS 管 4 的寬長比分別為 Wpl/Lpl、Wp2/Lp2、WnI/LnI 和 Wn2/Ln2，其中 Wnl/Lnl=N*(Wn2/Ln2)、Wpl/Lpl=N* (Wp2/Lp2), N 的值為 I。
[0015]第一 NMOS管3與第一 PMOS管I的工作電流Inl=Ipl,第二 NMOS管4和第二 PMOS管2的工作電流In2=Ip2，所述第一 PMOS管1、第二 PMOS管2、第一 NMOS管3和第二 NMOS管 4 對應(yīng)的跨導(dǎo)分別為 gmnl、gmpl、gmn2 和 gmp2，并且 gmnl=N*gmn2、gmpl=N*gmp2。該緩沖器的輸入輸出關(guān)系為Vout=(gmnl+gmpl)/ (gmn2+gmp2)* Vin=N*Vin ;當(dāng)設(shè)計選取N=I時，Vout=Vin,實現(xiàn)電壓信號跟隨。
[0016]進一步作為優(yōu)選的實施方式，所述第一 PMOS管1、第二 PMOS管2、第一 NMOS管3和第二 NMOS 管 4 的寬長比分別為 Wpl/Lpl、Wp2/Lp2、WnI/LnI 和 Wn2/Ln2，其中 Wnl/Lnl=N*(Wn2/Ln2)、Wpl/Lpl=N* (Wp2/Lp2), N 的值大于 I。
[0017]進一步作為優(yōu)選的實施方式，所述第一 PMOS管1、第二 PMOS管2、第一 NMOS管3和第二 NMOS 管 4 的寬長比分別為 Wpl/Lpl、Wp2/Lp2、WnI/LnI 和 Wn2/Ln2，其中 Wnl/Lnl=N*(Wn2/Ln2)、Wpl/Lpl=N* (Wp2/Lp2), N 的值小于 I。
[0018]上述兩個實施方式中，選取N大于I或小于I的值，根據(jù)需要靈活實現(xiàn)電壓的放大或衰減。
[0019]以上三個不同N值的實施方式中，緩沖器的輸出電平由NMOS管和PMOS管的物理大小參數(shù)的比例關(guān)系確定，可以避免了源極跟隨緩沖器的電平差，并且可以根據(jù)實際需要靈活實現(xiàn)輸入輸出電平關(guān)系，實現(xiàn)起來精準(zhǔn)、信號失真小。緩沖器的輸入端Vin為第一PMOS管I的柵極和第一 NMOS管3的柵極因而具有高輸入阻抗。緩沖器的輸出阻抗為I/(gmn2+gmp2)，輸出阻抗較低。緩沖器的輸出為第一 PMOS管I的漏極和第一 NMOS管3的漏極互補推挽輸出，具有大電流驅(qū)動能力，能夠高效地驅(qū)動重負(fù)載，同時實現(xiàn)大擺幅電壓信號緩沖。互補NMOS管和PMOS的電流共享，避免了源極跟隨緩沖器需要大偏置電流源的情況，因而實現(xiàn)低功耗、高效率。
[0020]以上是對本發(fā)明的較佳實施進行了具體說明，但本發(fā)明創(chuàng)造并不限于所述實施例，熟悉本領(lǐng)域的技術(shù)人員在不違背本發(fā)明精神的前提下還可以作出種種的等同變換或替換，這些等同的變形或替換均包含在本申請權(quán)利要求所限定的范圍內(nèi)。
【主權(quán)項】
1.一種高效緩沖器，其特征在于:包括有第一 PMOS管、第二 PMOS管、第一 NMOS管和第二 NMOS管，所述第一 PMOS管的柵極和第一 NMOS管的柵極連接作為緩沖器的輸入端，所述第一 PMOS管的源極連接電源，所述第一 NMOS管的源極接地，所述第一 PMOS管的漏極、第一NMOS管的漏極、第二 PMOS管的柵極、第二 NMOS管的柵極、第二 PMOS管的漏極和第二 NMOS管的漏極連接作為緩沖器的輸出端，所述第二 PMOS管的源極連接電源，所述第二 NMOS管的源極接地。2.根據(jù)權(quán)利要求1所述的一種高效緩沖器，其特征在于:所述第一PMOS管、第二 PMOS管、第一 NMOS管和第二 NMOS管的寬長比分別為Wpl/Lpl、Wp2/Lp2、Wnl/Lnl和Wn2/Ln2，其中 Wnl/Lnl=N* (Wn2/Ln2)、Wpl/Lpl=N* (Wp2/Lp2)，N 的值為 I。3.根據(jù)權(quán)利要求1所述的一種高效緩沖器，其特征在于:所述第一PMOS管、第二 PMOS管、第一 NMOS管和第二 NMOS管的寬長比分別為Wpl/Lpl、Wp2/Lp2、Wnl/Lnl和Wn2/Ln2，其中 Wnl/Lnl=N* (Wn2/Ln2)、Wpl/Lpl=N* (Wp2/Lp2)，N 的值大于 I。4.根據(jù)權(quán)利要求1所述的一種高效緩沖器，其特征在于:所述第一PMOS管、第二 PMOS管、第一 NMOS管和第二 NMOS管的寬長比分別為Wpl/Lpl、Wp2/Lp2、Wnl/Lnl和Wn2/Ln2，其中 Wnl/Lnl=N* (Wn2/Ln2)、Wpl/Lpl=N* (Wp2/Lp2)，N 的值小于 I。
【專利摘要】本發(fā)明公開了一種高效緩沖器，本發(fā)明緩沖器通過NMOS管和PMOS管的柵極輸入實現(xiàn)高輸入阻抗、通過NMOS管和PMOS管的漏極互補推挽輸出實現(xiàn)低輸出阻抗和大電流驅(qū)動能力，從而能夠高效地驅(qū)動重負(fù)載，同時實現(xiàn)大擺幅電壓信號緩沖；互補NMOS管和PMOS的電流共享避免了源極跟隨緩沖器需要大偏置電流源的情況，實現(xiàn)低功耗、高效率；此外，緩沖器輸入輸出關(guān)系僅由MOS管的物理大小參數(shù)的比例關(guān)系確定，可避免源極跟隨緩沖器的電平差，并且根據(jù)實際需要靈活實現(xiàn)輸入輸出電平關(guān)系，實現(xiàn)起來精準(zhǔn)、信號失真小。本發(fā)明作為一種高效緩沖器可廣泛應(yīng)用于電子電路領(lǐng)域。
【IPC分類】H03K19/0185
【公開號】CN105187048
【申請?zhí)枴緾N201510510953
【發(fā)明人】李文冠, 胡勝發(fā)
【申請人】安凱(廣州)微電子技術(shù)有限公司
【公開日】2015年12月23日
【申請日】2015年8月19日