高速數(shù)據(jù)輸入輸出接口的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及集成電路芯片高速數(shù)據(jù)輸入輸出接口(1)領(lǐng)域，具體涉及一種使用普通MOS管搭建的耐5V電壓高速數(shù)據(jù)輸入輸出接口。
【背景技術(shù)】
[0002]通常情況下，常規(guī)數(shù)據(jù)輸入輸出接口(1)隨著芯片制作工藝和芯片集成度的提升，會(huì)導(dǎo)致MOS管耐壓能力下降，使得任意兩端之間的電壓只能在1.8V左右，難以實(shí)現(xiàn)輸出擺幅3.3V數(shù)據(jù)信號(hào)的要求。如果1短接到5V的情況下，常規(guī)1會(huì)存在耐壓問題而且會(huì)向電源注入大電流，影響內(nèi)部電路的工作甚至燒毀芯片。
[0003]通過串聯(lián)泄放管的方法能解決耐壓問題，但是同時(shí)會(huì)極大削弱ESD(靜電放電)的電荷泄放能力，使ESD的保護(hù)作用嚴(yán)重下降，而且難以應(yīng)用到高速數(shù)據(jù)發(fā)送輸入輸出接口上。

【發(fā)明內(nèi)容】

[0004]本發(fā)明要解決的技術(shù)問題在于，針對(duì)現(xiàn)有技術(shù)的上述缺陷，提供一種由普通MOS管構(gòu)成的耐5V電壓高速數(shù)據(jù)輸入輸出接口，克服了高集成度條件下，高速數(shù)據(jù)輸入輸出接口對(duì)3.3V以上電壓耐受性較差的缺陷。同時(shí)保持了較大的靜電放電泄放能力，提高了輸入輸出接口的速度與性能。
[0005]本發(fā)明提供的高速數(shù)據(jù)輸入輸出接口，包括第一MOS管(麗O)及第二MOS管(麗I);第一二極管(DO)及第二二極管(Dl) ;10引腳，其中，所述第一、第二MOS管(MN0、MN1)位于所述第一、第二二極管(D0、D1)與所述1引腳之間。
[0006]優(yōu)選的，所述第一MOS管(MNO)源極與所述第一二極管(DO)正極相連，漏極與所述1引腳相連，所述第一二極管(DO)負(fù)極連接電源(Vcc)。
[0007]優(yōu)選的，所述第二MOS管(MNl)源極與所述1引腳相連，漏極與所述第二二極管(Dl)負(fù)極相連，所述第二二極管(DO)正極接地。
[0008]優(yōu)選的，所述高速數(shù)據(jù)輸入輸出接口還包括第一分壓電阻(RO)、第二分壓電阻(Rl)和保護(hù)電阻(Resd)。
[0009]優(yōu)選的，第一、第二MOS管(麗O、麗I)的柵極相連，連接點(diǎn)位于所述第一、第二分壓電阻(R0、R1)之間。
[0010]優(yōu)選的，所述第一分壓電阻(RO)—端連接所述保護(hù)電阻(Resd)，另一端與所述第二分壓電阻(Rl)連接。
[0011]優(yōu)選的，所述第二分壓電阻(Rl)—端連接所述第一分壓電阻(RO)，另一端接地。
[0012]本發(fā)明的有益效果在于，通過將MOS管串聯(lián)保護(hù)與二極管保護(hù)結(jié)構(gòu)相結(jié)合，利用MOS管實(shí)現(xiàn)耐壓保護(hù)，利用二極管實(shí)現(xiàn)ESD電荷釋放，使高速輸入輸出電路達(dá)到耐受5V電壓且具有較高泄放能力的效果。
【附圖說明】
[0013]下面將結(jié)合附圖及實(shí)施例對(duì)本發(fā)明作進(jìn)一步說明，附圖中:
[0014]圖1是本發(fā)明高速數(shù)據(jù)輸入輸出接口一實(shí)施例的基本電路圖。
[0015]其中:
[0016]R0、R1為分壓電阻;MMKMNl為MOS管;D0、D1為二極管;Resd為保護(hù)電阻。
【具體實(shí)施方式】
[0017]現(xiàn)結(jié)合附圖，對(duì)本發(fā)明的較佳實(shí)施例作詳細(xì)說明。
[0018]如圖1所示，本實(shí)施例中，電源Vcc在正常工作時(shí)為3.3V，當(dāng)1端輸出3.3V數(shù)據(jù)信號(hào)時(shí)，節(jié)點(diǎn)n2經(jīng)過電阻RO與Rl分壓，處于2.2V左右，由于二極管D0、D1均不導(dǎo)通，因此n0與nl點(diǎn)電壓大約比n2點(diǎn)小一個(gè)閾值電壓，本發(fā)明約為0.4V，因此有:
[0019]V10 = 3.3V
[0020]Vn2 = 2.2V
[0021]Vnl = 1.8V
[0022]VnO = 1.8V
[0023]因此所有MOS管與二極管都沒有耐壓問題，信號(hào)收發(fā)器中的信號(hào)擺幅能夠達(dá)到
3.3V，解決了 3.3V數(shù)據(jù)擺幅要求。
[0024]當(dāng)1端短接到5 V時(shí)，由于MOS管的柵極電壓為3.7 V，麗O與麗I的源極電壓為3.3 V，
各個(gè)節(jié)點(diǎn)電壓滿足以下關(guān)系:
[0025]V10 = 5V
[0026]Vn2 = 3.7V
[0027]Vnl = 3.3V
[0028]VnO = 3.3V
[0029]因此二極管保持截止，MOS管本身不會(huì)有耐壓問題。
[0030]所述耐5V電壓的高速數(shù)據(jù)輸入輸出接口電路在向電源泄放ESD電荷時(shí)，節(jié)點(diǎn)1引腳的電壓相對(duì)于Vcc為高，分壓電阻分壓后將麗O與麗I柵極拉高，MNO開啟，將1引腳的電荷通過二極管泄放到電源上。地對(duì)1引腳泄放電荷時(shí)，1引腳的電壓相對(duì)于地為低，分壓電阻分壓后將MNO與MNl柵極拉高，MNl開啟，將地的電荷通過二極管泄放到1引腳上。通過以上分析可以知道，本發(fā)明與除具有3.3V信號(hào)擺幅之外，還保持了普通1到電源以及地到1的泄放路徑，因此泄放能力較強(qiáng)。
[0031]進(jìn)一步，在電路中使用MOS管分壓來代替分壓電阻RO、Rl進(jìn)行分壓;或使用串聯(lián)MOS管代替二極管D0、D1或使用其他類型的二極管代替二極管D0、D1均屬于本發(fā)明的等效技術(shù)方案。
[0032]應(yīng)當(dāng)理解的是，以上實(shí)施例僅用以說明本發(fā)明的技術(shù)方案，而非對(duì)其限制，對(duì)本領(lǐng)域技術(shù)人員來說，可以對(duì)上述實(shí)施例所記載的技術(shù)方案進(jìn)行修改，或者對(duì)其中部分技術(shù)特征進(jìn)行等同替換;而所有這些修改和替換，都應(yīng)屬于本發(fā)明所附權(quán)利要求的保護(hù)范圍。
【主權(quán)項(xiàng)】
1.一種高速數(shù)據(jù)輸入輸出接口，包括第一MOS管(ΜΝ0)及第二MOS管(麗I);第一二極管(DO)及第二二極管(Dl); 1引腳，其特征在于:所述第一、第二MOS管(ΜΝ0、麗I)位于所述第一、第二二極管(D0、D1)與所述1引腳之間。2.根據(jù)權(quán)利要求1所述的高速數(shù)據(jù)輸入輸出接口，其特征在于: 所述第一 MOS管(MNO)源極與所述第一二極管(DO)正極相連，漏極與所述1引腳相連，所述第一二極管(DO)負(fù)極連接電源(Vcc)。3.根據(jù)權(quán)利要求1所述的高速數(shù)據(jù)輸入輸出接口，其特征在于: 所述第二 MOS管(MNl)源極與所述1引腳相連，漏極與所述第二二極管(Dl)負(fù)極相連，所述第二 二極管(DO)正極接地。4.根據(jù)權(quán)利要求1所述的高速數(shù)據(jù)輸入輸出接口，其特征在于，還包括: 第一分壓電阻(R0)、第二分壓電阻(Rl)和保護(hù)電阻(Resd)。5.根據(jù)權(quán)利要求4所述的高速數(shù)據(jù)輸入輸出接口，其特征在于: 第一、第二 MOS管(MNO、MN1)的柵極相連，連接點(diǎn)位于所述第一、第二分壓電阻(R0、R1)之間。6.根據(jù)權(quán)利要求4所述的高速數(shù)據(jù)輸入輸出接口，其特征在于: 所述第一分壓電阻(RO) —端連接所述保護(hù)電阻(Resd)，另一端與所述第二分壓電阻(Rl)連接。7.根據(jù)權(quán)利要求4所述的高速數(shù)據(jù)輸入輸出接口，其特征在于: 所述第二分壓電阻(Rl)—端連接所述第一分壓電阻(RO)，另一端接地。
【專利摘要】本發(fā)明涉及一種使用普通MOS管搭建的耐5V電壓高速數(shù)據(jù)輸入輸出接口。通過將MOS管串聯(lián)保護(hù)與二極管保護(hù)結(jié)構(gòu)相結(jié)合，利用MOS管實(shí)現(xiàn)耐壓保護(hù)，利用二極管實(shí)現(xiàn)ESD電荷釋放，使高速輸入輸出電路達(dá)到耐受5V電壓且具有較高泄放能力的效果。
【IPC分類】H03K19/0185
【公開號(hào)】CN105515566
【申請(qǐng)?zhí)枴緾N201511002615
【發(fā)明人】黎超平, 李天柱
【申請(qǐng)人】珠海全志科技股份有限公司
【公開日】2016年4月20日
【申請(qǐng)日】2015年12月25日