一種能夠實現(xiàn)100Hz頻率精度的數(shù)控振蕩器的制造方法
【技術領域】
[0001]本發(fā)明涉及能夠實現(xiàn)10Hz頻率量化精度而不受單位電容大小的影響的數(shù)控振蕩器電路結構，尤其是應用在寬帶無線通信收發(fā)機的全數(shù)字鎖相環(huán)中，屬于射頻集成電路設計領域。
【背景技術】
[0002]隨著數(shù)字電路技術的發(fā)展，全數(shù)字鎖相環(huán)在調制解調、頻率合成、FM立體聲解碼、彩色副載波同步、圖象處理等各個方面得到了廣泛的應用。數(shù)字鎖相環(huán)不僅吸收了數(shù)字電路可靠性高、體積小、價格低等優(yōu)點，還解決了模擬鎖相環(huán)的直流零點漂移、器件飽和及易受電源和環(huán)境溫度變化等缺點，此外還具有對離散樣值的實時處理能力，已成為鎖相技術發(fā)展的方向。數(shù)控鎖相環(huán)的結構框圖如圖所示，其結構包括鑒相器，時間-數(shù)字轉換器，數(shù)字濾波器，數(shù)控振蕩器(DCO)和分頻器。高精度的數(shù)控振蕩器則是全數(shù)字鎖相環(huán)電路中的主要模塊，其頻率精度直接影響鎖相環(huán)的帶外相位噪聲性能和鎖相環(huán)的鎖定精度。

【發(fā)明內容】

[0003]本發(fā)明公開的電路結構主要是能夠實現(xiàn)10Hz頻率量化精度的數(shù)控振蕩器(DCO)的電路結構，區(qū)別于傳統(tǒng)的LC振蕩器電路采用一種電容degenerat1n的技術。這種技術在實現(xiàn)高的頻率精度的同時能夠避免電容失配和寄生電容對性能的影響。
[0004]為了解決以上的技術要求，本發(fā)明提出的電路結構圖1包括:虛線框①的負阻電路加電容degenerat1n電路，用于實現(xiàn)數(shù)控振蕩器的高精度頻率步長調整；虛線框②的負阻電路，虛線框③的LC tank ο
[0005]其中①負阻電路加電容degenerat1n電路包括:晶體管M1的柵極連接到晶體管12的漏極，晶體管M1的漏極連接到晶體管^的柵極組成負阻電路。晶體管M1的源極連接到電阻R1，電阻R1再連接到地。晶體管M 2的源極連接到電阻R 2，電阻R2再連接到地。12bit的精調電容陣列連接到晶體管MjPM 2的源極用來實現(xiàn)10Hz的最小頻率量化精度。②晶體管M3的柵極連接到晶體管^的漏極，晶體管M3的漏極連接到晶體管^的柵極，晶體管M3和仏的源極都連接到電流源12組成負阻電路。③LC tank由Sbit的粗調電容陣列和差分電感Ltank組成，電流源I藍接到差分電感Ltanl^中間抽頭用于設定整個數(shù)控振蕩器的總電流。晶體管MjP M 3的漏極共同連接到LC tank的一端，晶體管M 2和M 4的漏極共同連接到LC tank的另一端，共同來實現(xiàn)LC振蕩器的負阻和頻率的高精度調整。
[0006]基于本電路所實現(xiàn)的結構，其優(yōu)點在于:
[0007](I)能夠實現(xiàn)10Hz頻率量化精度而不受單位電容大小的影響；
[0008](2)能夠消除電容的失配和寄生電容對性能的影響；
【附圖說明】
[0009]圖1為本發(fā)明提出的能夠實現(xiàn)10Hz頻率量化精度而不受單位電容大小的影響的數(shù)控振蕩器電路結構。
【具體實施方式】
[0010]圖1圖解說明電路的【具體實施方式】如下:晶體管M1的柵極連接到晶體管M2的漏極，晶體管M1的漏極連接到晶體管M 2的柵極組成負阻電路。晶體管M i的源極連接到電阻R1，電阻R1再連接到地。晶體管M2的源極連接到電阻R2，電阻R2再連接到地。12bit的精調電容陣列連接到晶體管MjP M 2的源極用來實現(xiàn)10Hz的最小頻率量化精度。晶體管M 3的柵極連接到晶體管14的漏極，晶體管M 3的漏極連接到晶體管M 4的柵極，晶體管M 3和M 4的源極都連接到電流源12組成負阻電路。LC tank由Sbit的粗調電容陣列和差分電感L tank組成，電流源I1連接到差分電感1^_的中間抽頭用于設定整個數(shù)控振蕩器的總電流。晶體管MjP M 3的漏極共同連接到LC tank的一端，晶體管M 2和M 4的漏極共同連接到LC tank的另一端，共同來實現(xiàn)LC振蕩器的負阻和頻率的高精度調整。
[0011]以上所述本發(fā)明的優(yōu)化電路實施結構，凡依本申請專利范圍所作的均等變化與修飾，皆應屬本發(fā)明的涵蓋范圍。
【主權項】
1.一種能夠實現(xiàn)10Hz頻率量化精度而不受單位電容大小的影響的數(shù)控振蕩器電路，采用CMOS工藝實現(xiàn)。2.此數(shù)控振蕩器的電路結構特征包括:晶體管^的柵極連接到晶體管^的漏極，晶體管M1的漏極連接到晶體管M 2的柵極組成負阻電路。晶體管M i的源極連接到電阻R i，電阻R1再連接到地。晶體管M 2的源極連接到電阻R 2，電阻R2再連接到地。12bit的精調電容陣列連接到晶體管MjPM 2的源極用來實現(xiàn)10Hz的最小頻率量化精度。此處為本專利著重提出的新穎之處。3.晶體管M3的柵極連接到晶體管M 4的漏極，晶體管M 3的漏極連接到晶體管M4的柵極，晶體管M#P M 4的源極都連接到電流源12組成負阻電路。4.LC tank由8bit的粗調電容陣列和差分電感Ltank組成，電流源1:連接到差分電感Lt-的中間抽頭用于設定整個數(shù)控振蕩器的總電流。5.如權利要求1，2，3和4所述為本專利的電路實施結構，凡依本申請專利范圍內所作的均等變化與修飾，皆應屬于本專利的權利要求涵蓋范圍。
【專利摘要】本發(fā)明涉及能夠實現(xiàn)100Hz頻率量化精度而不受單位電容大小的影響的數(shù)控振蕩器電路結構，尤其是應用在寬帶無線通信收發(fā)機的全數(shù)字鎖相環(huán)中，屬于射頻集成電路設計領域。該數(shù)控振蕩器電路采用了一種電容degeneration結構。將傳統(tǒng)的LC振蕩器中用于調整振蕩器頻率的電容陣列修改置于振蕩器的負阻MOS管的源極，從而構成電容的degeneration結構。從而可以避免在要求很高的頻率量化精度的數(shù)控振蕩器中需要用到很小的單位電容，這樣就會對電容的失配和寄生比較敏感，振蕩器的精度和相位噪聲很容易受影響。本發(fā)明結構很好的解決了此問題，在提高頻率量化精度的同時而不受單位電容大小和失配及寄生的影響。
【IPC分類】H03L7/099
【公開號】CN105530009
【申請?zhí)枴緾N201510404288
【發(fā)明人】郄利波
【申請人】北京中電華大電子設計有限責任公司
【公開日】2016年4月27日
【申請日】2015年7月10日