高分辨力數(shù)字時(shí)基系統(tǒng)的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種高分辨力數(shù)字時(shí)基系統(tǒng)設(shè)計(jì)方法，屬于時(shí)基電路設(shè)計(jì)技術(shù)領(lǐng)域。
【背景技術(shù)】
[0002]隨著電子技術(shù)的發(fā)展，要實(shí)現(xiàn)頻率的高精度測(cè)量，除了采用等精度測(cè)量外，還需對(duì)產(chǎn)生的土 I個(gè)鐘的誤差進(jìn)行測(cè)量，要想將儀器的系統(tǒng)測(cè)量精度提高到I X ΙΟ-9/s,時(shí)間間隔測(cè)量精度達(dá)1ns，時(shí)間間隔測(cè)量分辨力達(dá)0.1ns0高分辨力數(shù)字時(shí)基系統(tǒng)是頻率高精度測(cè)量的關(guān)鍵和技術(shù)瓶頸。

【發(fā)明內(nèi)容】

[0003]本發(fā)明的技術(shù)效果能夠克服上述缺陷，提供一種高分辨力數(shù)字時(shí)基系統(tǒng)，其。
[0004]為實(shí)現(xiàn)上述目的，本發(fā)明采用如下技術(shù)方案:其包括選通開關(guān)、無間隔計(jì)數(shù)模塊、內(nèi)插擴(kuò)展ADC，選通開關(guān)通過無間隔計(jì)數(shù)模塊連接內(nèi)插擴(kuò)展ADC，其中選通開關(guān)和無間隔計(jì)數(shù)模塊通過編程直接實(shí)現(xiàn)對(duì)輸入信號(hào)的選通、計(jì)數(shù)和誤差檢測(cè)，在10MHz鐘頻的基礎(chǔ)上作等精度計(jì)數(shù)，同時(shí)進(jìn)行數(shù)字內(nèi)插，生成同步閘門和10MHz鐘頻之間的相位差脈沖，通過恒流源充放電及內(nèi)插擴(kuò)展ADC變換，進(jìn)行數(shù)字量化。
[0005]其中選通開關(guān)和無間隔計(jì)數(shù)模塊皆采用ALTERA公司的高速FPGA。
[0006]無間隔計(jì)數(shù)模塊、內(nèi)插擴(kuò)展ADC皆包括兩路。
[0007]本發(fā)明選用時(shí)間-電壓轉(zhuǎn)換測(cè)量技術(shù)方案實(shí)現(xiàn)10ps時(shí)間分辨力內(nèi)插指標(biāo)，形成高分辨力數(shù)字時(shí)基系統(tǒng)。
【附圖說明】
[0008]圖1為頻率時(shí)間測(cè)量邏輯框圖；
[0009]圖2為時(shí)間鑒別電路；
[0010]圖3為時(shí)間電壓轉(zhuǎn)換與測(cè)量電路。
【具體實(shí)施方式】
[0011]時(shí)間、頻率測(cè)量邏輯電路
[0012]主要有高速選通開關(guān)、無間隔計(jì)數(shù)器、數(shù)字內(nèi)插擴(kuò)展器等部分組成。選通開關(guān)和無間隔計(jì)數(shù)器采用ALTERA公司的高速FPGA，通過編程直接實(shí)現(xiàn)對(duì)輸入信號(hào)的選通、計(jì)數(shù)和誤差檢測(cè)。在10MHz鐘頻的基礎(chǔ)上作等精度計(jì)數(shù)，測(cè)量精度達(dá)到IX ΙΟ-8/s，同時(shí)進(jìn)行數(shù)字內(nèi)插，生成同步閘門和10MHz鐘頻之間的相位差脈沖，通過恒流源充放電及A/D變換，進(jìn)行數(shù)字量化，將測(cè)量精度提高到I X ΙΟ-9/s,采用大規(guī)模高速FPGA，搭建高速速計(jì)數(shù)器來實(shí)現(xiàn)無間隔測(cè)量:讓兩個(gè)計(jì)數(shù)器分別對(duì)被測(cè)信號(hào)和10MHz時(shí)鐘同時(shí)進(jìn)行循環(huán)計(jì)數(shù)，并檢測(cè)被測(cè)信號(hào)和10MHz時(shí)鐘在計(jì)數(shù)采樣時(shí)的時(shí)間間隔誤差(O?10ns)，進(jìn)行內(nèi)插擴(kuò)展。采用精密的恒流源，通過高速開關(guān)在內(nèi)插脈沖期間對(duì)精密電容進(jìn)行充電，再用高速采樣保持電路和A/D變換電路，將這一瞬時(shí)電壓轉(zhuǎn)換成數(shù)字信號(hào)，以實(shí)現(xiàn)瞬時(shí)相位的數(shù)字化，采用8位A/D即可得到1/256的量化誤差，分辨力可達(dá)40ps。
[0013]采用10MHz的時(shí)鐘頻率，相差內(nèi)插兩個(gè)鐘后的脈寬彡30ns，采用100MSPS的ADC，轉(zhuǎn)換時(shí)間、存儲(chǔ)時(shí)間彡100ns，這樣，前后沿的內(nèi)插、ADC的總時(shí)間小于300ns，用此速度，可實(shí)現(xiàn)IMHz的采樣頻率，對(duì)于重復(fù)頻率低于IMHz的捷變頻脈沖調(diào)制信號(hào)，在測(cè)量期間內(nèi)可以實(shí)現(xiàn)準(zhǔn)實(shí)時(shí)測(cè)量。其框圖如圖1所示。
[0014]數(shù)字時(shí)基電路設(shè)計(jì)
[0015]數(shù)字時(shí)基系統(tǒng)由時(shí)間內(nèi)插器組成。10MHz等精度計(jì)數(shù)技術(shù)能保證測(cè)量精度達(dá)ΙΧΙΟ-8/s,同時(shí)存在±1個(gè)鐘的誤差，時(shí)間內(nèi)插器用于測(cè)量和被測(cè)信號(hào)同步后的閘門到其后第一個(gè)計(jì)數(shù)時(shí)鐘脈沖間的時(shí)間間隔，也就是測(cè)量產(chǎn)生誤差部分的時(shí)間，以提高測(cè)量精度，它是高分辨力頻率計(jì)中的關(guān)鍵技術(shù)。這一時(shí)間間隔值大小在O?1ns之間，數(shù)值是隨機(jī)的。其實(shí)現(xiàn)的電路由“時(shí)間鑒別器和AT時(shí)間內(nèi)插器”組成。前者用于識(shí)別同步閘門沿到其后第一個(gè)10MHz時(shí)鐘脈沖間的時(shí)間差ΔΤ，后者提高Λ T測(cè)量的分辨力。
[0016]時(shí)間鑒別電路
[0017]時(shí)間鑒別電路的工作原理如圖2所示，觸發(fā)信號(hào)的負(fù)沿TR-經(jīng)由觸發(fā)器Ql與系統(tǒng)工作時(shí)鐘SysClk進(jìn)行同步延遲，再由Q2、Q3同步后，增加兩個(gè)時(shí)鐘周期，然后與先期到達(dá)與門的觸發(fā)信號(hào)的正沿TR+進(jìn)行與運(yùn)算，產(chǎn)生寬度在2?3系統(tǒng)時(shí)鐘周期的脈沖信號(hào)TInp。TInp信號(hào)攜帶了需要進(jìn)行時(shí)間擴(kuò)展的AT信號(hào)，其中增加的兩個(gè)時(shí)鐘周期用于克服時(shí)間擴(kuò)展電路的非線性。
[0018]時(shí)間電壓轉(zhuǎn)換與測(cè)量電路
[0019]時(shí)間電壓轉(zhuǎn)換與測(cè)量電路工作原理如圖3所示。其中TInp為前級(jí)電路鑒別出來的時(shí)間脈沖，SI為充電開關(guān)，S2為放電開關(guān)，I為恒流源，D為二極管，C為充電電容，Ul為ADC0
[0020]當(dāng)沒有TInp到達(dá)時(shí)，SI常閉，S2常開，電容C處于未充電狀態(tài)。當(dāng)TInp到達(dá)時(shí)，SI斷開，S2仍然保持?jǐn)嚅_，恒流源經(jīng)過D向C充電，充電完成后，ADC測(cè)量C上代表時(shí)間的電壓值U，U = TInp*I ;測(cè)量完成后，S2閉合，對(duì)C放電，放電完成后，S2斷開，準(zhǔn)備下一次測(cè)量。實(shí)際電路已在多款存儲(chǔ)示波器中運(yùn)用，采用8位A/D即可得到1/256的量化誤差，分辨力可達(dá)40ps,能滿足設(shè)計(jì)要求的lOOps。
【主權(quán)項(xiàng)】
1.一種高分辨力數(shù)字時(shí)基系統(tǒng)，其特征在于，包括選通開關(guān)、無間隔計(jì)數(shù)模塊、內(nèi)插擴(kuò)展ADC，選通開關(guān)通過無間隔計(jì)數(shù)模塊連接內(nèi)插擴(kuò)展ADC，其中選通開關(guān)和無間隔計(jì)數(shù)模塊通過編程直接實(shí)現(xiàn)對(duì)輸入信號(hào)的選通、計(jì)數(shù)和誤差檢測(cè)，在10MHz鐘頻的基礎(chǔ)上作等精度計(jì)數(shù)，同時(shí)進(jìn)行數(shù)字內(nèi)插，生成同步閘門和10MHz鐘頻之間的相位差脈沖，通過恒流源充放電及內(nèi)插擴(kuò)展ADC變換，進(jìn)行數(shù)字量化。2.根據(jù)權(quán)利要求1所述的高分辨力數(shù)字時(shí)基系統(tǒng)，其特征在于，其中選通開關(guān)和無間隔計(jì)數(shù)模塊皆采用ALTERA公司的高速FPGA。3.根據(jù)權(quán)利要求1所述的高分辨力數(shù)字時(shí)基系統(tǒng)，其特征在于，無間隔計(jì)數(shù)模塊包括兩路。4.根據(jù)權(quán)利要求1所述的高分辨力數(shù)字時(shí)基系統(tǒng)，其特征在于，內(nèi)插擴(kuò)展ADC包括兩路。
【專利摘要】本發(fā)明涉及一種高分辨力數(shù)字時(shí)基系統(tǒng)設(shè)計(jì)方法，屬于時(shí)基電路設(shè)計(jì)技術(shù)領(lǐng)域。本發(fā)明的高分辨力數(shù)字時(shí)基系統(tǒng)，包括選通開關(guān)、無間隔計(jì)數(shù)模塊、內(nèi)插擴(kuò)展ADC，選通開關(guān)通過無間隔計(jì)數(shù)模塊連接內(nèi)插擴(kuò)展ADC，其中選通開關(guān)和無間隔計(jì)數(shù)模塊通過編程直接實(shí)現(xiàn)對(duì)輸入信號(hào)的選通、計(jì)數(shù)和誤差檢測(cè)，在100MHz鐘頻的基礎(chǔ)上作等精度計(jì)數(shù)，同時(shí)進(jìn)行數(shù)字內(nèi)插，生成同步閘門和100MHz鐘頻之間的相位差脈沖，通過恒流源充放電及內(nèi)插擴(kuò)展ADC變換，進(jìn)行數(shù)字量化。本發(fā)明選用時(shí)間-電壓轉(zhuǎn)換測(cè)量技術(shù)方案實(shí)現(xiàn)100ps時(shí)間分辨力內(nèi)插指標(biāo)，形成高分辨力數(shù)字時(shí)基系統(tǒng)。
【IPC分類】H03K5/131, G01R23/02
【公開號(hào)】CN105553450
【申請(qǐng)?zhí)枴緾N201410606563
【發(fā)明人】宋云衢, 馮太明
【申請(qǐng)人】江蘇綠揚(yáng)電子儀器集團(tuán)有限公司
【公開日】2016年5月4日
【申請(qǐng)日】2014年11月1日