一種自穩(wěn)定型有源電感振蕩器的制造方法
【專利摘要】本發(fā)明公開了一種自穩(wěn)定型有源電感振蕩器，它基于傳統(tǒng)的有源電感振蕩器在穩(wěn)定性方面進行一定的改進，以克服有源電感在PVT(Process Voltage Temperature)改變下電感值變化劇烈，頻率漂移大，取值范圍低的問題。該振蕩器包括N個恒定跨導(dǎo)產(chǎn)生電路、N個有源差分電感電路、穩(wěn)壓源電路、電感陣列控制電路和緩沖電路；每個恒定跨導(dǎo)產(chǎn)生電路均連接一有源差分電感電路；N個有源差分電感電路均由穩(wěn)壓源電路供電，并分別連接電感陣列控制電路和緩沖電路；本發(fā)明利用恒定跨導(dǎo)產(chǎn)生電路在有源電感中產(chǎn)生恒定的跨導(dǎo)，從而使電感值在不同的條件下更加精確和穩(wěn)定，而電感陣列的選取使得電感有更寬的工作范圍。
【專利說明】
一種自穩(wěn)定型有源電感振蕩器
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及恒定跨導(dǎo)調(diào)制方法和有源電感的結(jié)合，從而較大程度上精確調(diào)制電感值和提高電感的穩(wěn)定性，避免了傳統(tǒng)有源電感值中電阻成分的出現(xiàn)。
【背景技術(shù)】
[0002]無源電感體積大和Q值不高的特性，使其不便于集成化和小型化。所以人們研制采用有源器件構(gòu)成的等效電感，希望能代替無源電感和滿足集成電路的需要。單端有源電感的非對稱性和局限性使其應(yīng)用不如差分有源電感。傳統(tǒng)的差分有源電感具有對稱性、高Q值、可調(diào)諧Q值和電感值的優(yōu)點，但是和無源電感相比，線性度較低和不穩(wěn)定性影響了它在集成電路中的使用。所以改進電感的穩(wěn)定性和提高電感值的精確度對有源電感的使用具有重要的意義。

【發(fā)明內(nèi)容】

[0003]本發(fā)明的目的在于針對現(xiàn)有技術(shù)的不足，提供一種自穩(wěn)定型有源電感振蕩器，通過變換電感值的構(gòu)成參數(shù)使其更加穩(wěn)定可靠，而且能在更大的頻率范圍內(nèi)工作。
[0004]本發(fā)明的目的是通過以下技術(shù)方案來實現(xiàn)的:一種自穩(wěn)定型有源電感振蕩器，包括N個恒定跨導(dǎo)產(chǎn)生電路、N個有源差分電感電路、穩(wěn)壓源電路、電感陣列控制電路和緩沖電路;每個恒定跨導(dǎo)產(chǎn)生電路均連接一有源差分電感電路;N個有源差分電感電路均由穩(wěn)壓源電路供電，并分別連接電感陣列控制電路和緩沖電路；
[0005]所述恒定跨導(dǎo)產(chǎn)生電路包括電阻電路，PMOS管M1、M2，NM0S管M3、M4，電容Cl，運算放大器Al，所述NMOS管M3的漏極和柵極、PMOS管Ml的漏極、NMOS管M4的柵極相連后接運算放大器Al的負輸入端;NMOS管M4的漏極和PMOS管M2的漏極相連后接運算放大器Al的正輸入端;NMOS管M3的源極接地；電阻電路一端接NMOS管M4的源極，另一端接地;PMOS管Ml、M2的源極和電容Cl的一端均接電源，PMOS管Ml、M2的柵極和電容Cl的另一端相連后接運算放大器Al的輸出端；
[0006]所述有源差分電感電路包括第一負阻電路，第二負阻電路，？103管15、16、19、110，匪05管17、]?8、]\111、]\112、]\115、]\116，所述?]\105管15、]\16、]\19、]\110的柵極均接運算放大器41的輸出端;匪OS管M7的柵極，PMOS管M9和NMOS管Ml I的漏極，第二負阻電路的一端相連;匪OS管M8的柵極，？]?03管祖0和匪03管祖2的漏極，第二負阻電路的另一端相連;？]\?)3管15、]\16、]\19、]\110的源極均接穩(wěn)壓源電路的輸出端;匪OS管M7、M8的源極相連后接匪OS管M15的漏極，匪OS管111、112的源極相連后接匪03管肌6的漏極115的柵極和肌6的柵極相連后作為有源差分電感電路的輸入端;Ml 5和Ml 6的源極均接地;PMOS管M5的漏極、NMOS管M7的漏極、第一負阻電路的一端和NMOS管M12的柵極相連后接緩沖電路的第一輸入端;PMOS管M6的漏極、NMOS管M8的漏極、第一負阻電路的另一端和NMOS管Mll的柵極相連后接緩沖電路的第二輸入端；
[0007]所述電感陣列控制電路包括N個并聯(lián)的控制支路，PMOS管M18、M19，電阻R4，電流源
11；每個控制支路包括第一PMOS管M20、第二PMOS管M21、第三PMOS管M22、NMOS管M23，M20的漏極接M21的源極，M21的漏極接M22的源極，M23的漏極和柵極、M22的漏極相連后作為該控制支路的輸出端;N個控制支路的第一 PMOS管M20的源極、PMOS管M18的源極均接電源;N個控制支路的第一 PMOS管M20的柵極、M18的柵極、電阻R4的一端、M19的漏極相連，M18的漏極接Ml 9的源極;N個控制支路的第二PMOS管M21的柵極、Ml 9的柵極、電阻R4的另一端、電流源11的一端相連;電流源11的另一端接地;N個控制支路的第三PMOS管M22的柵極均接控制信號；電感陣列控制電路的N個輸出端分別接N個有源差分電感電路的輸入端。
[0008]進一步地，所述電阻電路包括NMOS管M13、M14、電容C2，NM0S管M13的源極、M14的漏極和電容C2的一端連接;NMOS管M13的柵極接第一頻率發(fā)生器，M14的柵極接第二頻率發(fā)生器，第一頻率發(fā)生器和第二頻率發(fā)生器反相;NMOS管M14的源極和電容C2的另一端接地；NMOS管Ml 3的漏極接NMOS管M4的源極。
[0009]進一步地，所述穩(wěn)壓源電路包括運算放大器A2、緩沖電路B1、PM0S管M17、電阻Rl-R3和電容C3;所述運算放大器A2的負輸入端輸入?yún)⒖茧妷?，運算放大器A2的正輸入端、電阻Rl的一端和電阻R2的一端相連，電阻Rl的另一端、電阻R3的另一端和PMOS管M17的漏極相連后作為穩(wěn)壓源電路的輸出端，電阻R3的另一端與電容C3的一端相連，電容C3的另一端和電阻R2的另一端均接地，PMOS管M17的源極接電源，運算放大器A2的輸出端接緩沖電路BI的輸入端，緩沖電路BI的輸出端接PMOS管Ml 7的柵極。所述緩沖電路BI將Ml 7柵極的一個低頻極點移到高處，使低頻處只有輸出端一個極點，從而對穩(wěn)壓源進行頻率補償。
[0010]本發(fā)明的有益效果是:本發(fā)明自穩(wěn)定型有源電感振蕩器克服了現(xiàn)有技術(shù)中工藝溫度電壓對有源電感值干擾使其不穩(wěn)定的問題，即同時利用恒定跨導(dǎo)產(chǎn)生電路和有源差分電感電路產(chǎn)生穩(wěn)定的電感，穩(wěn)壓源電路使得電感對電源的敏感度更低。電感陣列控制電路選取不同的電感值組合，使振蕩器得到不同的工作頻率，而且緩沖電路穩(wěn)定輸出從而提高振蕩器的穩(wěn)定性。
【附圖說明】
[0011]圖1為本發(fā)明自穩(wěn)定型有源電感振蕩器系統(tǒng)框圖；
[0012]圖2為恒定跨導(dǎo)產(chǎn)生電路；
[0013]圖3為單個有源差分電感電路；
[0014]圖4為電感陣列控制電路；
[0015]圖5為穩(wěn)壓源電路；
[0016]圖6為電阻電路。
【具體實施方式】
[0017]下面結(jié)合附圖和具體實施例對本發(fā)明作進一步詳細說明。
[0018]如圖1所示，本發(fā)明提供的一種自穩(wěn)定型有源電感振蕩器，包括N個恒定跨導(dǎo)產(chǎn)生電路、N個有源差分電感電路、穩(wěn)壓源電路、電感陣列控制電路和緩沖電路;每個恒定跨導(dǎo)產(chǎn)生電路均連接一有源差分電感電路;N個有源差分電感電路均由穩(wěn)壓源電路供電，并分別連接電感陣列控制電路和緩沖電路。
[0019]如圖2所示，所述恒定跨導(dǎo)產(chǎn)生電路包括電阻電路1，PM0S管M1、M2，NM0S管M3、M4，電容Cl，運算放大器Al，所述NMOS管M3的漏極和柵極、PMOS管Ml的漏極、匪OS管M4的柵極相連后接運算放大器Al的負輸入端;NMOS管M4的漏極和PMOS管M2的漏極相連后接運算放大器Al的正輸入端;NMOS管M3的源極接地；電阻電路I一端接NMOS管M4的源極，另一端接地;PMOS管Ml、M2的源極和電容Cl的一端均接電源，PMOS管M1、M2的柵極和電容Cl的另一端相連后接運算放大器AI的輸出端。所述電阻電路I可由電容與頻率構(gòu)成，這樣比傳統(tǒng)的電阻精度更高，也更加穩(wěn)定。
[0020]如圖3所示，所述有源差分電感電路包括第一負阻電路2，第二負阻電路3，PM0S管皿5、]?6、]\19、]\110，匪05管17、]\18、]\111、]\112、]\115、]\116，所述?]\?)5管15、]\16、]\19、]\110的柵極均接運算放大器Al的輸出端;NMOS管M7的柵極，PMOS管M9和NMOS管Ml I的漏極，第二負阻電路3的一端相連;匪OS管M8的柵極，PMOS管MlO和NMOS管M12的漏極，第二負阻電路3的另一端相連;PMOS管M5、M6、M9、M10的源極均接穩(wěn)壓源電路的輸出端;NMOS管M7、M8的源極相連后接NMOS管M15的漏極，匪OS管M11、M12的源極相連后接匪OS管M16的漏極，M15的柵極和M16的柵極相連后作為有源差分電感電路的輸入端;M15和M16的源極均接地;PMOS管M5的漏極、NMOS管M7的漏極、第一負阻電路2的一端和匪OS管Ml 2的柵極相連后接緩沖電路的第一輸入端;PMOS管M6的漏極、NMOS管M8的漏極、第一負阻電路2的另一端和NMOS管Ml I的柵極相連后接緩沖電路的第二輸入端。負阻電路可由交叉耦合形式的MOS對構(gòu)成，為振蕩器不斷提供能量。
[0021]如圖4所示，所述電感陣列控制電路包括N個并聯(lián)的控制支路，PMOS管M18、M19，電阻R4，電流源11 ；每個控制支路包括第一PMOS管M20、第二PMOS管M21、第三PMOS管M22、NMOS管M23，M20的漏極接M21的源極，M21的漏極接M22的源極，M23的漏極和柵極、M22的漏極相連后作為該控制支路的輸出端;N個控制支路的第一 PMOS管M20的源極、PMOS管M18的源極均接電源;N個控制支路的第一 PMOS管M20的柵極、M18的柵極、電阻R4的一端、M19的漏極相連，Ml 8的漏極接Ml 9的源極;N個控制支路的第二PMOS管M21的柵極、Ml 9的柵極、電阻R4的另一端、電流源11的一端相連；電流源11的另一端接地;N個控制支路的第三PMOS管M22的柵極均接控制信號；電感陣列控制電路的N個輸出端分別接N個有源差分電感電路的輸入端。
[0022]優(yōu)選地，可選用如圖5所示的穩(wěn)壓源電路，該穩(wěn)壓源電路包括運算放大器A2、緩沖電路81、？105管[7、電阻1?1-1?和電容03;所述運算放大器42的負輸入端輸入?yún)⒖茧妷?，運算放大器A2的正輸入端、電阻Rl的一端和電阻R2的一端相連，電阻Rl的另一端、電阻R3的另一端和PMOS管Ml 7的漏極相連后作為穩(wěn)壓源電路的輸出端，電阻R3的另一端與電容C3的一端相連，電容C3的另一端和電阻R2的另一端均接地，PMOS管M17的源極接電源，運算放大器A2的輸出端接緩沖電路BI的輸入端，緩沖電路BI的輸出端接PMOS管Ml 7的柵極。所述緩沖電路BI將M17柵極的一個低頻極點移到高處，使低頻處只有輸出端一個極點，從而對穩(wěn)壓源進行頻率補償。
[0023]優(yōu)選地，可選用如圖6所示的電阻電路I，該電阻電路I包括匪OS管M13、M14、電容C2，NM0S管M13的源極、M14的漏極和電容C2的一端連接;匪OS管M13的柵極接第一頻率發(fā)生器，M14的柵極接第二頻率發(fā)生器，第一頻率發(fā)生器和第二頻率發(fā)生器反相;匪OS管M14的源極和電容C2的另一端接地;NMOS管M13的漏極接NMOS管M4的源極。
[0024]本發(fā)明自穩(wěn)定型有源電感振蕩器的工作原理如下:在電感陣列控制電路中輸入控制信號，在N個輸出端產(chǎn)生各自的電壓值。這些電壓值輸入到有源差分電感電路的輸入端，從而選取各個電感值的組合。恒定跨導(dǎo)產(chǎn)生電路依據(jù)精度較高的開關(guān)電容組成的電阻和自身恒定跨導(dǎo)特性產(chǎn)生恒定的電流，并復(fù)制到電感電路中。在穩(wěn)壓源電路的供電下，有源差分電感振蕩器能依靠不同的控制信號工作在不同的頻率，最后通過緩沖電路輸出。
【主權(quán)項】
1.一種自穩(wěn)定型有源電感振蕩器，其特征在于，包括N個恒定跨導(dǎo)產(chǎn)生電路、N個有源差分電感電路、穩(wěn)壓源電路、電感陣列控制電路和緩沖電路;每個恒定跨導(dǎo)產(chǎn)生電路均連接一有源差分電感電路;N個有源差分電感電路均由穩(wěn)壓源電路供電，并分別連接電感陣列控制電路和緩沖電路； 所述恒定跨導(dǎo)產(chǎn)生電路包括電阻電路，PMOS管Ml、M2，匪OS管M3、M4，電容Cl，運算放大器Al，所述NMOS管M3的漏極和柵極、PMOS管Ml的漏極、匪OS管M4的柵極相連后接運算放大器Al的負輸入端；匪OS管M4的漏極和PMOS管M2的漏極相連后接運算放大器Al的正輸入端；匪OS管M3的源極接地；電阻電路一端接匪OS管M4的源極，另一端接地;PMOS管Ml、M2的源極和電容Cl的一端均接電源，PMOS管Ml、M2的柵極和電容Cl的另一端相連后接運算放大器Al的輸出端； 所述有源差分電感電路包括第一負阻電路，第二負阻電路，PMOS管M5、M6、M9、Ml O，NMOS管17、]?8、]\111、]\112、]\115、]\116，所述?]\?)3管15、]\16、]\19、]\110的柵極均接運算放大器41的輸出端；NMOS管M7的柵極，PMOS管M9和匪OS管Ml I的漏極，第二負阻電路的一端相連;NMOS管M8的柵極，PMOS管MlO和NMOS管M12的漏極，第二負阻電路的另一端相連;PMOS管M5、M6、M9、M10的源極均接穩(wěn)壓源電路的輸出端;匪OS管M7、M8的源極相連后接NMOS管Ml 5的漏極，匪OS管Ml 1、M12的源極相連后接匪OS管M16的漏極，M15的柵極和M16的柵極相連后作為有源差分電感電路的輸入端;M15和M16的源極均接地;PMOS管M5的漏極、WOS管M7的漏極、第一負阻電路的一端和NMOS管M12的柵極相連后接緩沖電路的第一輸入端;PMOS管M6的漏極、NMOS管M8的漏極、第一負阻電路的另一端和NMOS管Mll的柵極相連后接緩沖電路的第二輸入端； 所述電感陣列控制電路包括N個并聯(lián)的控制支路，PMOS管M18、M19，電阻R4，電流源II;每個控制支路包括第一 PMOS管M20、第二 PMOS管M21、第三PMOS管M22、NMOS管M23，M20的漏極接M21的源極，M21的漏極接M22的源極，M23的漏極和柵極、M22的漏極相連后作為該控制支路的輸出端;N個控制支路的第一 PMOS管M20的源極、PMOS管M18的源極均接電源;N個控制支路的第一 PMOS管M20的柵極、M18的柵極、電阻R4的一端、Ml 9的漏極相連，Ml 8的漏極接Ml 9的源極;N個控制支路的第二 PMOS管M21的柵極、M19的柵極、電阻R4的另一端、電流源Il的一端相連；電流源11的另一端接地;N個控制支路的第三PMOS管M22的柵極均接控制信號；電感陣列控制電路的N個輸出端分別接N個有源差分電感電路的輸入端。2.根據(jù)權(quán)利要求1所述的一種自穩(wěn)定型有源電感振蕩器，其特征在于，所述電阻電路包括NMOS管M13、M14、電容C2，匪OS管M13的源極、M14的漏極和電容C2的一端連接;NMOS管M13的柵極接第一頻率發(fā)生器，M14的柵極接第二頻率發(fā)生器，第一頻率發(fā)生器和第二頻率發(fā)生器反相;NMOS管M14的源極和電容C2的另一端接地;NMOS管M13的漏極接NMOS管M4的源極。3.根據(jù)權(quán)利要求1所述的一種自穩(wěn)定型有源電感振蕩器，其特征在于，所述穩(wěn)壓源電路包括運算放大器A2、緩沖電路則、？105管[7、電阻1?1-1?和電容03;所述運算放大器42的負輸入端輸入?yún)⒖茧妷?，運算放大器A 2的正輸入端、電阻RI的一端和電阻R 2的一端相連，電阻Rl的另一端、電阻R3的另一端和PMOS管M17的漏極相連后作為穩(wěn)壓源電路的輸出端，電阻R3的另一端與電容C3的一端相連，電容C3的另一端和電阻R2的另一端均接地，PMOS管Ml 7的源極接電源，運算放大器A2的輸出端接緩沖電路BI的輸入端，緩沖電路BI的輸出端接PMOS管Ml 7的柵極。
【文檔編號】H03B5/12GK105827205SQ201610151497
【公開日】2016年8月3日
【申請日】2016年3月16日
【發(fā)明人】虞小鵬
【申請人】浙江大學(xué)