一種集成自舉的高壓驅(qū)動芯片及其工藝結(jié)構(gòu)的制作方法
【專利摘要】本發(fā)明公開了一種集成自舉的高壓驅(qū)動芯片及其工藝結(jié)構(gòu)，巧妙地利用高壓電平移位電路中通過集成工藝實(shí)現(xiàn)的寄生的高壓二極管對自舉電容進(jìn)行充電，高壓電平移位電路的電源端為高側(cè)浮動電源VB，參考地為浮動電壓PGD。PGD由自舉控制電路進(jìn)行控制，VB和PGD之間設(shè)有第一寄生二極管和第二寄生二極管，自舉控制電路由高側(cè)信號和低側(cè)信號控制，當(dāng)?shù)蛡?cè)輸出信號LO為高電平且高側(cè)輸出信號HO為低電平，或者當(dāng)?shù)蛡?cè)輸出信號LO為低電平且高側(cè)輸出信號HO為低電平時，自舉控制電路的輸出PGD為高電平VCC，VCC通過第一寄生二極管和第二寄生二極管對外部自舉電容進(jìn)行單向充電。本發(fā)明充電速度快、充電效率高、電路結(jié)構(gòu)簡單、成本低。
【專利說明】
一種集成自舉的高壓驅(qū)動芯片及其工藝結(jié)構(gòu)
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及半橋驅(qū)動電路中的自舉技術(shù)，尤其涉及一種集成自舉的高壓驅(qū)動芯片及其工藝結(jié)構(gòu)。
【背景技術(shù)】
[0002]半橋驅(qū)動電路在電機(jī)驅(qū)動、電子鎮(zhèn)流器、開關(guān)電源等領(lǐng)域中有著廣泛的應(yīng)用，它用來驅(qū)動兩個以圖騰柱形式連接的功率開關(guān)器件，使其交替導(dǎo)通。如圖1所示，傳統(tǒng)半橋驅(qū)動芯片包含低側(cè)通道邏輯電路和高側(cè)通道邏輯電路，其中，低側(cè)通道邏輯電路包含低側(cè)信號輸入電路、低側(cè)延時電路和低側(cè)信號輸出電路，高側(cè)通道邏輯電路包含高側(cè)信號輸入電路、窄脈沖產(chǎn)生電路、高壓電平移位電路和高側(cè)通道高盆邏輯電路，高壓電平移位電路作為高壓區(qū)與低壓區(qū)電路的接口電路(它位于隔離結(jié)構(gòu)的邊緣，需要工作在幾百伏特的電壓下)，由高壓功率開關(guān)器件(M01與M02)、電阻負(fù)載(RLl與RL2)和齊納鉗位二極管(D01與D02)構(gòu)成，高側(cè)通道高盆邏輯電路位于高壓電路區(qū)，由高側(cè)浮動電源VB供電，其他電路位于低壓區(qū)電路，由低側(cè)固定電源VCC供電，低壓區(qū)和高壓區(qū)電路均工作在10伏到20伏的電壓下。為了提高電源的利用效率，半橋驅(qū)動芯片采用單電源供電，低壓區(qū)直接使用直流電源VCC供電，而高壓區(qū)處于浮置狀態(tài)則通過外接自舉電容供電。當(dāng)半橋結(jié)構(gòu)中下管(低側(cè)管)導(dǎo)通，上管(高側(cè)管)Mh關(guān)斷時，高側(cè)浮動電源VB電壓隨高側(cè)浮動地VS電壓下降而下降，當(dāng)VB電壓下降到VCC電壓以下并且二者壓差超過高壓自舉二極管Db的導(dǎo)通壓降時，VCC通過自舉二極管Db對自舉電容Cb進(jìn)行充電；當(dāng)上管開啟，下管關(guān)斷時，VB電壓隨VS電壓上升而上升，VB電壓遠(yuǎn)遠(yuǎn)超過VCC電壓，自舉二極管Db截止，自舉電容Cb為高盆電路供電。
[0003]采用外接自舉二極管Db的傳統(tǒng)半橋驅(qū)動電路存在著明顯的缺點(diǎn):外置的分立器件自舉二極管Db會增加電路額外的成本，并且會增大系統(tǒng)的復(fù)雜度；高壓自舉二極管具有較高的導(dǎo)通壓降，最終影響電容Cb上的充電電壓，并且二極管耐壓越高導(dǎo)通壓降越大；自舉二極管Db的反向恢復(fù)電流會引起自舉電容的漏電。
[0004]為實(shí)現(xiàn)自舉二極管的集成化，可以采用BCD(Bip0lar CMOS DM0S)工藝，將高壓自舉二極管集成到半橋驅(qū)動芯片上，但是這種工藝做成的高壓自舉二極管漏電比較大，會帶來很大的漏電影響系統(tǒng)的可靠性，同時降低自舉電容的充電效率。還可以采用SOKSiliconOn Insulator)工藝，將高壓自舉二極管集成到半橋驅(qū)動芯片上，但是采用SOI工藝制造的半橋驅(qū)動芯片，會大大提升芯片的成本，降低產(chǎn)品的競爭力。
[0005]因此，美國專利US7215189B提出了一種具有動態(tài)背柵偏置的自舉二極管模擬電路，如圖2中所示，用來替代圖1中的自舉二極管Db。該專利中自舉二極管模擬電路包含高壓功率開關(guān)器件LDMOS和控制電路，采用集成的高壓功率開關(guān)器件LDMOS的開通與關(guān)斷來模擬自舉二極管Db正向?qū)ㄅc反相截止的功能，當(dāng)?shù)蛡?cè)輸出LO為高電平時，LDMOS開通，低側(cè)固定電源VCC通過LDMOS對自舉電容CB進(jìn)行充電，當(dāng)?shù)蛡?cè)輸出LO為低電平時，LDMOS截止，停止對自舉電容CB的充電。但是，這種技術(shù)存在著充電效率較低的缺點(diǎn)。為此，美國專利US7456658B2提出了一種改進(jìn)方案:增加VCC與VB電壓比較電路，當(dāng)高側(cè)輸出和低側(cè)輸出同時為低電平時，開啟該比較器，在VB電壓值小于某個值的情況下使LDMOS開通，VCC對自舉電容進(jìn)行充電。然而，以上專利所采用的自舉二極管模擬電路，所增加的高壓功率開關(guān)器件LDMOS及其控制電路極大地增加了電路的復(fù)雜程度，并且芯片面積大大提高，成本也有所增加；另外，與二極管相比，LDMOS器件的導(dǎo)通電阻比較大，嚴(yán)重降低了自舉電路的充電速度，這使得該技術(shù)方案并不適合某些應(yīng)用，例如高頻半橋驅(qū)動電路。

【發(fā)明內(nèi)容】

[0006]針對上述現(xiàn)有技術(shù)中存在的問題，本發(fā)明提出了一種集成自舉功能的高壓驅(qū)動芯片及其工藝結(jié)構(gòu)，充分利用半橋驅(qū)動電路中的高壓電平移位電路(006)結(jié)構(gòu)和工藝結(jié)構(gòu)的特點(diǎn)，利用集成工藝制成寄生的高壓二極管替代現(xiàn)有技術(shù)中的外接高壓二極管，并設(shè)置自舉控制電路(003)實(shí)現(xiàn)對自舉充電的控制。
[0007]本發(fā)明采用的技術(shù)方案為:
[0008]—種集成自舉的高壓驅(qū)動芯片，基于半橋結(jié)構(gòu)的驅(qū)動電路，包括低側(cè)通道邏輯電路(001)和高側(cè)通道邏輯電路(002)，其中，高側(cè)通道邏輯電路(002)包括高側(cè)信號輸入電路
(004)、窄脈沖產(chǎn)生電路(005)、高壓電平移位電路(006)以及含有兩個結(jié)構(gòu)完全相同的脈沖濾波電路、RS觸發(fā)器和高側(cè)信號輸出電路構(gòu)成的高側(cè)通道高盆邏輯電路(007);低側(cè)通道邏輯電路(001)包括低側(cè)信號輸入電路(008)、低側(cè)延時電路(009)和低側(cè)信號輸出電路
(010);高側(cè)輸入信號HIN連接高側(cè)信號輸入電路(004)的輸入端，高側(cè)信號輸入電路(004)的輸出信號CINl連接窄脈沖產(chǎn)生電路(005)的輸入端，窄脈沖產(chǎn)生電路(005)輸出低壓置位信號SET和低壓復(fù)位信號RESET分別連接高壓電平移位電路(006)的兩個輸入端，高壓電平移位電路(006)輸出的高壓置位信號VRS和高壓復(fù)位信號VRR分別連接高側(cè)通道高盆邏輯電路(007)的兩個輸入端，高側(cè)通道高盆邏輯電路(007)輸出的高側(cè)輸出信號HO作為半橋結(jié)構(gòu)中高側(cè)管的柵驅(qū)動信號;低側(cè)輸入信號LIN連接低側(cè)信號輸入電路(008)的輸入端，低側(cè)信號輸入電路(008)的輸出信號CIN2連接低側(cè)延時電路(009)的輸入端，低側(cè)延時電路(009)的輸出端連接低側(cè)信號輸出電路(010)的輸入端，低側(cè)信號輸出電路(010)的輸出為低側(cè)輸出信號LO作為半橋結(jié)構(gòu)中低側(cè)管的柵驅(qū)動信號;上述電路中，除高壓電平移位電路(006)及高側(cè)通道高盆邏輯電路(007)位于高壓電路區(qū)，由高側(cè)浮動電源VB供電，其他電路均位于低壓電路區(qū)，由低側(cè)固定電源VCC供電，為了提高電源的利用效率，半橋驅(qū)動芯片采用單電源供電，低壓區(qū)電路直接使用直流電源VCC供電，高壓區(qū)電路處于浮置狀態(tài)，通過設(shè)置的外接自舉二極管Db和自舉電容Cb以自舉方式供電；高側(cè)信號輸入電路(004)、窄脈沖產(chǎn)生電路
(005)和低側(cè)通道邏輯電路(001)的電源為低側(cè)固定電源VCC，邏輯地為地信號C0M，高側(cè)通道高盆邏輯電路(007)的電源為高側(cè)浮動電源VB，邏輯地為高側(cè)浮動地VS，自舉電容Cb連接在高側(cè)浮動電源VB與高側(cè)浮動地VS之間；高壓電平移位電路(006)作為高壓區(qū)電路與低壓區(qū)電路的接口，包括兩個結(jié)構(gòu)完全相同的支路，每個支路均包括一個高壓開關(guān)管、齊納鉗位二極管和負(fù)載，齊納鉗位二極管與負(fù)載并聯(lián)，每個支路中的高壓開關(guān)管的漏極均連接該支路中齊納鉗位二極管的陽極與負(fù)載的連接端，兩個支路中的齊納鉗位二極管的陰極與負(fù)載的連接端互連并連接高側(cè)浮動電源VB，兩個支路中，一個支路的高壓開關(guān)管的柵極連接窄脈沖產(chǎn)生電路(005)輸出的低壓置位信號SET，該支路高壓開關(guān)管的漏極輸出高壓置位信號VRS，另一個支路的高壓開關(guān)管的柵極連接窄脈沖產(chǎn)生電路(005)輸出的低壓復(fù)位信號RESET，該支路高壓開關(guān)管的漏極輸出高壓復(fù)位信號VRR;
[0009]所述的集成自舉的高壓驅(qū)動芯片中，自舉二極管Db是采用集成工藝實(shí)現(xiàn)的至少一個寄生二極管，配合設(shè)置的自舉控制電路(003)共同實(shí)現(xiàn)自舉充電過程，自舉控制電路
(003)的輸入信號分別為高側(cè)信號輸入電路(004)的輸出信號CINl和低側(cè)信號輸入電路
(008)的輸出信號CIN2，自舉控制電路(003)的輸出信號為參考地PGD，參考地PGD與高壓電平移位電路(006)中兩個高壓開關(guān)管的源極連接在一起，設(shè)置一個寄生二極管時，定義為第一寄生二極管Db1，該第一寄生二極管Db1的陽極連接參考地PGD，陰極連接高側(cè)浮動電源VB;
[0010]當(dāng)自舉控制電路(003)的輸出信號PGD為低電平即地信號COM時，高壓電平移位電路(006)對高側(cè)信號進(jìn)行電平移位；當(dāng)自舉控制電路(003)的輸出信號PGD為高電平即低側(cè)固定電源VCC，且高壓電平移位電路(006)的輸入信號為低電平即地信號COM時，高壓電平移位電路(006)又能夠作為VCC對外界自舉電容充電的電流通道，在保證高壓電平移位電路正常工作的前提下，實(shí)現(xiàn)了低側(cè)固定電源VCC對自舉電容進(jìn)行充電；
[0011]充電過程如下:
[0012]當(dāng)自舉控制電路(003)的輸入信號CINl為低電平即地信號C0M，且輸入信號CIN2為高電平即低側(cè)固定電源VCC時，自舉控制電路(003)的輸出信號PGD為高電平即低側(cè)固定電源VCC，此時，參考地PGD通過第一寄生二極管自舉電容Cb進(jìn)行充電；當(dāng)自舉控制電路
(003)的輸入信號CINl為低電平，且輸入信號CIN2為低電平即地信號COM時，輸出信號P⑶為高電平(低側(cè)固定電源VCC)，此時，P⑶通過第一寄生二極管自舉電容進(jìn)行充電；當(dāng)輸入信號CINl為高電平時，且輸入信號CIN2為低電平，或輸入信號CINl和CIN2同時為高電平時，輸出信號P⑶為低電平即地信號⑶M，此時，第一寄生二極管Db1處于截止?fàn)顟B(tài)，充電動作停止。
[0013]所述高壓電平移位電路(006)中的負(fù)載可以是阻性負(fù)載也可以是容性負(fù)載。
[0014]在高壓電平移位電路(006)中的兩個高壓開關(guān)管中的任意一個高壓開關(guān)管的源極與漏極之間可以設(shè)置一個第二寄生二極管Db2或在兩個高壓開關(guān)管的源極與漏極之間各設(shè)置一個第二寄生二極管DB2，第二寄生二極管Db2的陽極連接高壓開關(guān)管的源極，陰極連接高壓開關(guān)管的漏極；
[0015]充電過程如下:
[0016]當(dāng)?shù)蛡?cè)輸出信號LO為高電平且高側(cè)輸出HO為低電平或當(dāng)?shù)蛡?cè)輸出信號LO為低電平且高側(cè)輸出信號HO為低電平時，自舉控制電路(003)的輸出信號PGD為高電平即低側(cè)固定電源VCC，此時若P⑶電壓到高側(cè)浮動電源VB的壓差大于第一寄生二極管或第二寄生二極管的導(dǎo)通壓降，則PGD通過第一寄生二極管或第二寄生二極管對芯片外接自舉電容Cb進(jìn)行充電，若P⑶電壓到高側(cè)浮動電源VB的壓差小于第一寄生二極管和第二寄生二極管的導(dǎo)通壓降，則第一寄生二極管和第二寄生二極管截止，自舉電容Cb的充電動作停止;在其他條件下，自舉控制電路(003)輸出P⑶為地信號C0M，此時，第一寄生二極管或第二寄生二極管均處于截止?fàn)顟B(tài)，高壓電平移位電路(006)得以實(shí)現(xiàn)信號的傳輸。
[0017]所述自舉控制電路(003)包括五個反相器INV01、INV02、INV03、INV04和INV05，兩個與非門NANDOl、NAND02以及或非門N0R01，高側(cè)信號輸入電路(004)的輸出信號CINl和低側(cè)信號輸入電路(008)的輸出信號CIN2分別連接反相器INVOl及INV02的輸入端，反相器INVOl的輸出端分別連接與非門NANDOl的一個輸入端和與非門NAND02的一個輸入端，與非門NANDOl的另一個輸入端連接反相器INV02的輸入端，與非門NAND02的另一個輸入端連接反相器INVO 2的輸出端，與非門NANDOI的輸出端連接反相器INVO 3的輸入端，與非門NANDO 2的輸出端連接反相器INV04的輸入端，反相器INV03的輸出端和反相器INV04的輸出端分別連接或非門NOROI的兩個輸入端，或非門NOROI的輸出端連接反相器INVO 5的輸入端和電容Cd的一端，電容Cd的另一端連接地信號C0M，反相器INV05輸出信號為參考地P⑶。
[0018]上述集成自舉的高壓驅(qū)動芯片的工藝結(jié)構(gòu)，包括第一摻雜類型的基底(101)、第二摻雜類型埋層(102)、第二摻雜類型阱(103)及第一摻雜類型阱(104)構(gòu)成的低盆;第一摻雜類型阱(105)、第二摻雜類型埋層(106)、第一摻雜類型體接觸(107)、第二摻雜類型源極接觸(108)、第二摻雜類型漏極接觸(109)、柵極(110)及第二摻雜類型阱(111)構(gòu)成的高壓開關(guān)管；第二摻雜類型埋層(112)、第二摻雜類型阱(113)及第一摻雜類型阱(114)構(gòu)成的高盆;低盆與高壓開關(guān)管的源極靠近，高盆與高壓開關(guān)管的漏極靠近，其特征在于:
[0019]低盆中設(shè)有至少一個第二摻雜類型阱(103)和至少一個第一摻雜類型阱(104)，第一摻雜類型阱(104)始終被第二摻雜類型阱(103)及第二摻雜類型埋層(102)包圍；第一摻雜類型的基底(101)不接任何電位;第一摻雜類型體接觸(107)和第二摻雜類型源極接觸(108)接參考地PGD;高盆中的第二摻雜類型阱(113)與高側(cè)浮動電源VB電學(xué)連接，低盆中第二摻雜類型阱(103)與低側(cè)固定電源VCC電學(xué)相連;高壓驅(qū)動芯片中的所有低壓區(qū)電路在第一摻雜類型阱(104)里制備，所有高壓區(qū)電路是在第一摻雜類型阱(114)里制備;第一摻雜類型的基底(101)與第二摻雜類型埋層(112)及第二摻雜類型阱(113)構(gòu)成第一寄生二極管，第一摻雜類型的基底(101)與第二摻雜類型埋層(106)及第二摻雜類型阱(115)構(gòu)成第二寄生二極管。
[0020]所述低側(cè)通道邏輯電路(001)、高側(cè)信號輸入電路(004)、窄脈沖產(chǎn)生電路(005)和自舉控制電路(003)在低盆中第一摻雜類型阱(104)里制備，高側(cè)通道高盆邏輯電路(007)在高盆中第一摻雜類型阱(114)里制備，并且自舉控制電路(003)的輸出P⑶與高壓開關(guān)管中的第一摻雜類型體接觸(107)并與第二摻雜類型源極接觸(108)相連接。
[0021]與現(xiàn)有技術(shù)相比，本發(fā)明具有的優(yōu)點(diǎn)如下:
[0022](I)本發(fā)明充分利用高壓電平移位電路(006)結(jié)構(gòu)的特點(diǎn)，自舉控制電路(003)的輸出信號P⑶參考地到高側(cè)浮動電源VB之間存在寄生的高壓二極管，當(dāng)PGD為低電平(地信號COM)時，高壓電平移位電路(006)可以對高側(cè)信號進(jìn)行電平移位；當(dāng)PGD為高電平(低側(cè)固定電源VCC)并且高壓電平移位電路(006)輸入信號為低電平(地信號COM)時，高壓電平移位電路(006)又可以作為VCC對外界自舉電容充電的電流通道。在保證高壓電平移位電路正常工作的前提下，實(shí)現(xiàn)了低側(cè)固定電源VCC對自舉電容進(jìn)行充電的功能，設(shè)計(jì)十分巧妙，本發(fā)明大大簡化了電路結(jié)構(gòu)，同時也減小了芯片面積，降低了成本。
[0023](2)本發(fā)明由于第一寄生二極管和第二寄生二極管的導(dǎo)通壓降較小，因此其充電效率要優(yōu)于一般分立的高壓自舉二極管。本發(fā)明中共有三條VCC對自舉電容Cb充電的通道:一個第二寄生二極管Db2、鉗位二極管DOl和負(fù)載電阻RLl形成了一條充電通路；另一個第二寄生二極管DB2、鉗位二極管D02和負(fù)載電阻RL2形成了第二條充電通路;二極管0町形成了第三條充電通路，自舉控制電路(003)控φ?」Ρ⑶電壓的高低，當(dāng)PGD為高電平(VCC)時，VCC通過這三條充電通路對外部自舉電容Cb進(jìn)行充電。
[0024](3)本發(fā)明結(jié)構(gòu)極其簡單，除高壓電平移位電路(006)所用的高壓功率開關(guān)器件夕卜，不包含其他額外的高壓功率開關(guān)器件，除器件或芯片本身的寄生二極管外，也不包含額外的集成高壓二極管，大大簡化了電路結(jié)構(gòu)，提高了芯片的可靠性，同時也減小了芯片面積，節(jié)約了制造成本。
[0025](4)本發(fā)明具有自舉電容的充電速度快的特點(diǎn)，在相同大小的自舉電容條件下，自舉電容的充電速度遠(yuǎn)遠(yuǎn)快于自舉二極管模擬電路的自舉電容充電速度，可以適用于頻率較尚的半橋驅(qū)動芯片。
【附圖說明】
[0026]圖1是傳統(tǒng)半橋驅(qū)動芯片及其外部自舉電路；
[0027]圖2是傳統(tǒng)集成自舉的半橋驅(qū)動芯片及其外部自舉電路；
[0028]圖3是本發(fā)明集成自舉的半橋驅(qū)動芯片工藝實(shí)現(xiàn)方式；
[0029]圖4是本發(fā)明集成自舉的半橋驅(qū)動芯片及芯片自舉電路；
[0030]圖5是本發(fā)明集成自舉的半橋驅(qū)動芯片的實(shí)施方式；
[0031]圖6是本發(fā)明高壓電平移位電路的實(shí)施方式一；
[0032]圖7是本發(fā)明高壓電平移位電路的實(shí)施方式二；
[0033]圖8是本發(fā)明高壓電平移位電路的實(shí)施方式三；
[0034]圖9是本發(fā)明自舉控制電路的一種實(shí)施方式；
[0035]圖10是本發(fā)明自舉控制電路的工作波形圖；
[0036]圖11是現(xiàn)有技術(shù)高側(cè)(低側(cè))信號輸入電路的一種實(shí)施方式；
[0037]圖12是現(xiàn)有技術(shù)窄脈沖產(chǎn)生電路的一種實(shí)施方式；
[0038]圖13是現(xiàn)有技術(shù)低側(cè)延時電路的一種實(shí)施方式；
[0039]圖14是現(xiàn)有技術(shù)高側(cè)通道高盆邏輯電路的一種實(shí)施方式；
[0040]圖15是現(xiàn)有技術(shù)脈沖濾波電路的一種實(shí)施方式；
[0041 ]圖16是現(xiàn)有技術(shù)高側(cè)(低側(cè))信號輸出電路的一種實(shí)施方式；
[0042]圖17是本發(fā)明新型集成自舉的半橋驅(qū)動芯片的仿真波形圖。
【具體實(shí)施方式】
[0043]參看圖3，本發(fā)明集成自舉的高壓驅(qū)動芯片的工藝結(jié)構(gòu)，包括第一摻雜類型的基底101、第二摻雜類型埋層102、第二摻雜類型阱103及第一摻雜類型阱104構(gòu)成的低盆;第一摻雜類型阱105、第二摻雜類型埋層106、第一摻雜類型體接觸107、第二摻雜類型源極接觸108、第二摻雜類型漏極接觸109、柵極110及第二摻雜類型阱111構(gòu)成的高壓開關(guān)管;第二摻雜類型埋層112、第二摻雜類型阱113及第一摻雜類型阱114構(gòu)成的高盆;低盆與高壓開關(guān)管的源極靠近，高盆與高壓開關(guān)管的漏極靠近。低盆中設(shè)有至少一個第二摻雜類型阱103和至少一個第一摻雜類型阱104，第一摻雜類型阱104始終被第二摻雜類型阱103及第二摻雜類型埋層102包圍；第一摻雜類型的基底101不接任何電位;第一摻雜類型體接觸107和第二摻雜類型源極接觸108接浮動電位PGD;高盆中的第二摻雜類型阱113與高側(cè)浮動電源VB電學(xué)連接，低盆中第二摻雜類型阱103與低側(cè)固定電源VCC電學(xué)相連;高壓驅(qū)動芯片中的所有低壓區(qū)電路在第一摻雜類型阱104里制備，所有高壓區(qū)電路是在第一摻雜類型阱114里制備；第一摻雜類型的基底101與第二摻雜類型埋層112及第二摻雜類型阱113構(gòu)成第一寄生二極管，第一摻雜類型的基底101與第二摻雜類型埋層106及第二摻雜類型阱115構(gòu)成第二寄生二極管。
[0044]參看圖4、5，本發(fā)明集成自舉的高壓驅(qū)動芯片，基于半橋結(jié)構(gòu)的驅(qū)動電路，包括低側(cè)通道邏輯電路001和高側(cè)通道邏輯電路002，其中，高側(cè)通道邏輯電路002包括高側(cè)信號輸入電路004、窄脈沖產(chǎn)生電路005、高壓電平移位電路006以及含有兩個結(jié)構(gòu)完全相同的脈沖濾波電路、RS觸發(fā)器和高側(cè)信號輸出電路構(gòu)成的高側(cè)通道高盆邏輯電路007(見圖14);低側(cè)通道邏輯電路001包括低側(cè)信號輸入電路008、低側(cè)延時電路009和低側(cè)信號輸出電路010;高側(cè)輸入信號HIN連接高側(cè)信號輸入電路004的輸入端，高側(cè)信號輸入電路004的輸出信號CINl連接窄脈沖產(chǎn)生電路005的輸入端，窄脈沖產(chǎn)生電路005輸出低壓置位信號SET和低壓復(fù)位信號RESET分別連接高壓電平移位電路006的兩個輸入端(即兩個高壓開關(guān)管的柵極)，高壓電平移位電路006輸出的高壓置位信號VRS和高壓復(fù)位信號VRR分別連接高側(cè)通道高盆邏輯電路007的兩個輸入端，高側(cè)通道高盆邏輯電路007輸出的高側(cè)輸出信號HO作為半橋結(jié)構(gòu)中高側(cè)管Mh的柵驅(qū)動信號；低側(cè)輸入信號LIN連接低側(cè)信號輸入電路008的輸入端，低側(cè)信號輸入電路008的輸出信號CIN2連接低側(cè)延時電路009的輸入端，低側(cè)延時電路009的輸出端連接低側(cè)信號輸出電路010的輸入端，低側(cè)信號輸出電路010的輸出為低側(cè)輸出信號LO作為半橋結(jié)構(gòu)中低側(cè)管的柵驅(qū)動信號。上述電路中，除高側(cè)通道高盆邏輯電路007位于高壓電路區(qū)，由高側(cè)浮動電源VB供電，其他電路均位于低壓電路區(qū)，由低側(cè)固定電源VCC供電，為了提高電源的利用效率，半橋驅(qū)動芯片采用單電源供電，低壓區(qū)電路直接使用直流電源VCC供電，高壓區(qū)電路處于浮置狀態(tài)，通過設(shè)置的外接自舉二極管Db和自舉電容Cb以自舉方式供電；高側(cè)信號輸入電路004、窄脈沖產(chǎn)生電路005和低側(cè)通道邏輯電路001的電源為低側(cè)固定電源VCC，邏輯地為地信號C0M，高側(cè)通道高盆邏輯電路007的電源為高側(cè)浮動電源VB，邏輯地為高側(cè)浮動地VS，自舉電容Cb連接在高側(cè)浮動電源VB與高側(cè)浮動地VS之間；高壓電平移位電路006作為高壓區(qū)電路與低壓區(qū)電路的接口，包括兩個結(jié)構(gòu)完全相同的支路，每個支路均包括一個高壓開關(guān)管(M01、M02)、齊納鉗位二極管(D01、D02)和負(fù)載(RL1、RL2)，齊納鉗位二極管與負(fù)載并聯(lián)，每個支路中的高壓開關(guān)管的漏極均連接該支路中齊納鉗位二極管的陽極與負(fù)載的連接端，兩個支路中的齊納鉗位二極管的陰極與負(fù)載的連接端互連并連接高側(cè)浮動電源VB，兩個支路中，一個支路的高壓開關(guān)管的柵極連接窄脈沖產(chǎn)生電路005輸出的低壓置位信號SET，該支路高壓開關(guān)管的漏極輸出高壓置位信號VRS，另一個支路的高壓開關(guān)管的柵極連接窄脈沖產(chǎn)生電路005輸出的低壓復(fù)位信號RESET，該支路高壓開關(guān)管的漏極輸出高壓復(fù)位信號VRR。以上電路的結(jié)構(gòu)均為現(xiàn)有技術(shù)。
[0045]本發(fā)明的發(fā)明點(diǎn)在于，自舉二極管Db是采用集成工藝實(shí)現(xiàn)的至少一個寄生二極管，配合設(shè)置的自舉控制電路003共同實(shí)現(xiàn)自舉充電過程，自舉控制電路003的輸入信號分別為高側(cè)信號輸入電路004的輸出信號CINl和低側(cè)信號輸入電路008的輸出信號CIN2，自舉控制電路003的輸出信號為參考地PGD，參考地PGD與高壓電平移位電路006中兩個高壓開關(guān)管(M01、M02)的源極連接在一起，設(shè)置一個寄生二極管時，定義為第一寄生二極管Db1，該第一寄生二極管Db1的陽極連接參考地P⑶，陰極連接高側(cè)浮動電源VB。
[0046]當(dāng)自舉控制電路003的輸出信號PGD為低電平(地信號COM)時，高壓電平移位電路006對高側(cè)信號進(jìn)行電平移位；當(dāng)自舉控制電路003的輸出信號PGD為高電平(低側(cè)固定電源VCC)，且高壓電平移位電路006的輸入信號為低電平(地信號COM)時，高壓電平移位電路006又能夠作為VCC對外界自舉電容充電的電流通道，在保證高壓電平移位電路正常工作的前提下，實(shí)現(xiàn)了低側(cè)固定電源VCC對自舉電容進(jìn)行充電。
[0047]充電過程如下:
[0048]當(dāng)自舉控制電路003的輸入信號CINl為高電平(低側(cè)固定電源VCC)，且輸入信號CIN2為高電平(低側(cè)固定電源VCC)時，自舉控制電路003的輸出信號PGD為高電平(低側(cè)固定電源VCC)，此時，參考地PGD通過第一寄生二極管Db1對自舉電容Cb進(jìn)行充電。其他輸入條件下輸出參考地P⑶為低電平(地信號C0M)，此時，第一寄生二極管Db1處于截止?fàn)顟B(tài)，充電動作停止。
[0049]當(dāng)自舉控制電路003的輸入信號CINl為低電平時，輸出信號PGD為高電平(低側(cè)固定電源VCC)，此時，P⑶通過第一寄生二極管DBdi自舉電容進(jìn)行充電；當(dāng)輸入信號CINl為高電平時，輸出信號P⑶為低電平(地信號C0M)，此時，第一寄生二極管Db1處于截止?fàn)顟B(tài)，充電動作停止。
[0050]本發(fā)明中采用的高壓電平移位電路006雖然與現(xiàn)有技術(shù)圖1相同，包括兩個結(jié)構(gòu)完全相同的支路，但如圖6所示與現(xiàn)有技術(shù)不同的是，兩個支路中的高壓開關(guān)管(M01、M02)的源極都連接在自舉控制電路003的輸出端P⑶上而不是與地信號COM連接。并且用寄生高壓二極管取代現(xiàn)有技術(shù)中的實(shí)體高壓二極管，第一寄生二極管Db1的陽極連接參考地PGD，陰極連接高側(cè)浮動電源VB，兩個第二寄生二極管Db2分別連接在高壓開關(guān)管MOl和M02的源、漏極之間，Db2的陽極連接高壓開關(guān)管的源極，陰極連接高壓開關(guān)管的漏極。(也可以設(shè)置一個Db2連接在任意一個高壓開關(guān)管的源極與漏極之間。)當(dāng)?shù)蛡?cè)輸出信號LO為高電平且高側(cè)輸出HO為低電平或當(dāng)?shù)蛡?cè)輸出信號LO為低電平且高側(cè)輸出信號HO為低電平時，自舉控制電路003的輸出信號PGD為高電平即低側(cè)固定電源VCC，此時若PGD電壓到高側(cè)浮動電源VB的壓差大于第一寄生二極管Db1或第二寄生二極管Db2(Db3)的導(dǎo)通壓降，則P⑶通過第一寄生二極管Db1或第二寄生二極管Db2(Db3)對芯片外接自舉電容Cb進(jìn)行充電，若P⑶電壓到高側(cè)浮動電源VB的壓差小于第一寄生二極管Db1和第二寄生二極管Db2(Db3)的導(dǎo)通壓降，則第一寄生二極管Dbi和第二寄生二極管Db2(Db3)截止，自舉電容Cb的充電動作停止;在其他條件下，自舉控制電路003輸出PO)為地信號COM，此時，第一寄生二極管Db1或第二寄生二極管DB2(DB3)均處于截止?fàn)顟B(tài)，高壓電平移位電路006得以實(shí)現(xiàn)信號的傳輸。
[0051]高壓電平移位電路006的負(fù)載可以是阻性負(fù)載也可以是容性負(fù)載。如圖7所示是容性負(fù)載的高壓電平移位電路，包含兩路結(jié)構(gòu)完全相同的部分，每個部分包含一個負(fù)載電容充電通道和負(fù)載電容放電通道，充電通道包含高壓LDMOS器件M03(或M05)、負(fù)載電容CLl (或CL2)和齊納嵌位D03 (或D05)，放電通道包含延時電路、高壓LDMOS器件M04(或M06)、PM0S器件POl (或P02)、電阻ROl (或R02)和齊納嵌位D04(或D06)。低壓置位信號SET與M03的柵極相連接，SET經(jīng)過一個延時后與M04相連接，低壓復(fù)位信號RESET與M05的柵極相連接，RESET經(jīng)過一個延時后與M06相連接，M03的漏端與D03的陽極、CLl的一端和POl的漏端相連接，M04的漏極與PO I的柵極、ROI的一端和D04的陽極相連接，M05的漏端與D05的陽極、CL2的一端和P02的漏端相連接，M06的漏極與P02的柵極、R02的一端和D06的陽極相連接，M03、M04、M05和M06的源極與自舉控制電路(003)的輸出PGD相連接，齊納嵌位的陰極、電容負(fù)載的另一端、電阻的另一端和PMOS的源端與高側(cè)浮動電源VB相連接，M03的漏端為高壓置位信號VRS，M05的漏端為高壓復(fù)位信號VRR。另外，VB與PGD之間存在第一寄生二極管DB4，DB4的陽極連接P⑶、陰極連接VB，M03、M04、M05和M06的漏端與源端之間存在第二寄生二極管(DB5、DB6、DB7和DB8)，第二寄生二極管的陽極連接高壓LDMOS的源端、陰極連接高壓LDMOS的漏端。當(dāng)PGD為高電平時，PGD通過第一寄生二極管直接對外部自舉電容Cb進(jìn)行充電，P⑶又通過第二寄生二極管、齊納管、電阻和PMOS對外部自舉電容Cb進(jìn)行充電；當(dāng)PGD為低電平時，第一寄生二極管和第二寄生二極管均截止，高側(cè)通道可以進(jìn)行信號傳輸。這種電路結(jié)構(gòu)具有較強(qiáng)的抗高dV/dt能力和抗VS負(fù)偏壓能力，但電路結(jié)構(gòu)相對復(fù)雜。
[0052]高壓電平移位電路006也可以采用圖8所示的單管LDMOS器件實(shí)現(xiàn)低壓到高壓的電平移位功能，若采用此種結(jié)構(gòu)的高壓電平移位電路，則高壓驅(qū)動芯片中不包含窄脈沖產(chǎn)生電路及高盆中RS觸發(fā)器信號恢復(fù)電路。該電路的輸入信號CIN為寬脈沖信號，CIN為高側(cè)信號輸入電路004的輸出信號。該高壓電平移位電路006包含高壓LDMOS器件M07、負(fù)載電阻RL3和嵌位齊納管D07，CIN與M07的柵端相連接，M07的漏端與RL3的一端和D07的陽極相連接，M07的源極與自舉控制電路003的輸出PGD相連接，D07的陰極、RL3的另一端與高側(cè)浮動電源VB相連接，M07的漏端作為高壓電平移位電路006的輸出HO I，連接到高側(cè)信號輸出電路的輸入端，高側(cè)信號輸出電路與低側(cè)信號輸出電路010的結(jié)構(gòu)相同。這種電路結(jié)構(gòu)最為簡單，但是功耗最大，不適合在太高的高壓下工作。
[0053]圖9是本發(fā)明自舉控制電路003采用的一種具體實(shí)施電路，該電路功能為控制高壓電平移位電路006的邏輯參考地電壓的高低，從而控制高壓電平移位電路006進(jìn)行高側(cè)信號傳輸還是進(jìn)行自舉充電。該電路包括反相器(1附01、1附02、1附03、1附04、1附05)與非門(NAND01、NAND02)和或非門N0R01，自舉控制電路的輸入信號為CINl和CIN2，CIN1為高側(cè)信號輸入電路004的輸出信號，CIN2為低側(cè)信號輸出電路008的輸出信號，CINl與反相器INVOl的輸入端相連接，CIN2與INV02的輸入端和NANDOl的一個輸入端相連接，INVOl的端與NANDOl的另一個一個輸入端和NAND02的一個輸入端相連接，INV02的輸出端與NAND02的另一個輸出端相連接，NANDOI的輸出端與INVO 3的輸入端相連接，NANDO 2的輸出端與INV04的輸入端相連接，INVO3的輸出端和INV04的輸出端作為NOROI的兩個輸入端，NOROI的輸出端連接INV05的輸入端和Cd的一端，CD的另一端與地信號COM相連接，INV05的輸出端作為自舉控制電路003的輸出信號PGD。
[0054]圖10為自舉控制電路003的工作波形圖，輸入CINl和CIN2為方波信號，在CINl為低電平并且CIN2為高電平，或者CINl為低電平且CIN2為低電平時時，自舉控制電路003的輸出PGD為高電平，其他輸入條件下，輸出P⑶低電平。當(dāng)PGD為低電平時，第一寄生二極管Db1和第二寄生二極管Db2始終是截止的，此時高壓電平移位電路006可以進(jìn)行信號的傳輸；當(dāng)P⑶為低電平時，高壓電平移位電路006不能進(jìn)行信號的傳輸，此時若高側(cè)浮動電源VB電壓低于P⑶電壓，并且使第一寄生二極管Db1或第二寄生二極管Db2導(dǎo)通，則PO)就會通過第一寄生二極管Db1或第二寄生二極管Db2對自舉電容Cb進(jìn)行充電。
[0055]圖11為現(xiàn)有技術(shù)高側(cè)輸入信號輸入電路004(或低側(cè)輸入信號輸入電路008)的一種具體實(shí)施電路。該電路的主要功能為抑制輸入噪聲和進(jìn)行電平轉(zhuǎn)換，以兼容不同的輸入邏輯電平。該電路包括施密特觸發(fā)器電路和低壓電平移位電路，其中，施密特觸發(fā)器電路包括NMOS管(麗8、麗9與麗10)和PMOS管(MP8、MP9與MPlO)，高側(cè)輸入信號HIN(或低側(cè)輸入信號LIN)與施密特觸發(fā)器的輸入端(麗8、麗9、MP8和MP9的柵極)相連接，麗8的漏極、麗9的源極和麗10的源極相連接，MP8的漏極、MP9的源極和MPlO的源極相連接，MN9的漏極、MP9的漏極、MPlO的柵極和MNlO的柵極相連接，并且作為施密特觸發(fā)器的輸出信號，MP8的源極和MNlO的漏極連接基準(zhǔn)電壓VDD，基準(zhǔn)電壓VDD由內(nèi)部基準(zhǔn)電路提供，MN8的源極與MPl O的漏極與地信號COM相連接。低壓電平移位電路包括匪OS管(MN11、MN12與MN13)和PMOS管(MP11、MP12與MP13)，施密特觸發(fā)器的輸出端與MPll、麗11和麗12的柵極相連接，MPll的漏極、麗11的漏極和MN13的柵極相連接，MN13的漏極、MP13的漏極和MP12的柵極相連接，MN12的漏極、MP12的漏極和MP13的柵極相連接，并且作為低壓電平移位電路的輸出端CINl (或CIN2)，MP11的源極接基準(zhǔn)電壓VDD，MPl 2和MPl 3的柵極接低側(cè)固定電源VCC，MNl 1、MN12和MNl 3的源極接地信號 COM。
[0056]圖12為現(xiàn)有技術(shù)窄脈沖產(chǎn)生電路005的一種具體實(shí)施電路，該電路的功能為分別在輸入信號的上升沿處和下降沿處產(chǎn)生低壓置位信號SET和低壓復(fù)位信號RESET，用窄脈沖的形式控制LDMOS的導(dǎo)通，從而減小LDMOS的導(dǎo)通時間，降低LDMOS損耗。該電路是由兩個結(jié)構(gòu)完全相同的單脈沖產(chǎn)生電路(Pulse_Genl與PulSe_Gen2)和反相器INV08構(gòu)成，高側(cè)信號輸入電路004的輸出信號CINl連接單脈沖產(chǎn)生電路Pulse_Genl的輸入端和反相器INV08的輸入端，Pulse_Genl的輸出為低壓復(fù)位信號RESET，反相器INV08的輸出端連接單脈沖產(chǎn)生電路Pulse_Gen2的輸入端，Pulse_Gen2的輸出為低壓置位信號SET。單脈沖產(chǎn)生電路Pulse_Genl是包括延時電路、施密特觸發(fā)器STl、反相器INV06和或非門N0R02，其中，延時電路由PMOS管MP14、NM0S管麗14、電阻R03和電容Cl組成，MP14與麗14的柵極相連接，并作為延時電路的輸入端，MP14的漏極與電阻R03的一端相連接，MN14的漏極、R03的另一端和電容Cl的一端相連接，并作為延時電路的輸出端，MP14的源極連接低側(cè)固定電源VCC，MNl 4的源極連接地信號C0M，延時電路的輸入端和或非門N0R02的一個輸入端相連接，并且作為PulSe_Genl的輸入端，延時電路的輸出與施密特觸發(fā)器STI的輸入端相連接，STI的輸出連接反相器INV06的輸入端，INV06的輸出連接N0R02的另一個輸入端，N0R02的輸出作為Pul se_Gen I的輸出端。
[0057]圖13為現(xiàn)有技術(shù)低側(cè)延時電路009的一種具體實(shí)施電路，該電路的功能為實(shí)現(xiàn)高低側(cè)輸入輸出信號傳輸延時的匹配。該電路的輸入信號為CIN2，來自低側(cè)信號輸入電路008的輸出，CIN2與PMOS管MP16的柵極、匪OS管MN16的柵極相連接，MP16的漏極與電阻R05的一端相連，MN16的漏極與電阻R06的一端相連，電阻R05的另一端、R06的另一端和電阻R07的一端相連接，R07的另一端與電容C3的一端相連接，并且作為施密特觸發(fā)器ST3的輸入信號，施密特觸發(fā)器ST3的輸出信號經(jīng)過兩級反相器INV09和INV15后輸出L01，L01作為低側(cè)信號輸出電路010的輸入信號。
[0058]圖14為現(xiàn)有技術(shù)高側(cè)通道高盆邏輯電路007的一種具體實(shí)施電路，該電路的功能是對高壓電平移位電路006的輸出信號進(jìn)行濾波，并且將兩路窄脈沖信號恢復(fù)為一路寬脈沖信號，同時具有較強(qiáng)的電流輸出能力以驅(qū)動芯片外部的高壓功率器件。該電路包括兩個結(jié)構(gòu)完全相同的脈沖濾波電路、RS觸發(fā)器和高側(cè)信號輸出電路。其中，脈沖濾波電路如圖15所示，是由反相器(INV16、INV17與INV18)、延時電路和施密特觸發(fā)器電路構(gòu)成，高壓置位信號VRS(或高壓復(fù)位信號VRR)與反相器INV16的輸入端相連接，INV16的輸出信號與反相器INV17的輸入信號相連，INV17的輸出信號與MP17的柵極、MN17的柵極相連，MP17的漏極與電阻R08的一端相連接，MN17的漏極與R08的另一端、電容C4的一端相連接，并且作為施密特觸發(fā)器ST4的輸入信號，ST4的輸出信號與反相器INV18的輸入信號相連接，INV18的輸出信號S(或R)作為RS觸發(fā)器的輸入信號。RS觸發(fā)器由兩個或非門(N0R04和N0R05)構(gòu)成，N0R04的一個輸入信號為S，另一個輸入信號與N0R05的輸出信號Q相連，N0R05的一個輸入信號為R，另一個輸入信號與N0R04的輸出相連，RS觸發(fā)器的輸出信號Q控制高側(cè)信號輸出電路。高側(cè)信號輸出電路如圖16所示，RS觸發(fā)器的輸出信號Q與反相器INV14、INV17的輸入端相連接，INV14的輸出信號控制反相器INV15，INV15的輸出信號控制反相器INV16，INV16的輸出信號與PMOS管MP18的柵極相連，反相器1,17、1附18、1,19串聯(lián)，1,19的輸出信號與匪03管MN18相連接，MP18的漏極與MN18的漏極線連接，并且作為高側(cè)輸出信號HO。
[0059]圖16為現(xiàn)有技術(shù)低側(cè)信號輸出電路010的實(shí)施電路結(jié)構(gòu)圖，該電路的功能為增強(qiáng)低側(cè)輸出信號LO的電流驅(qū)動能力，以驅(qū)動芯片外部功率開關(guān)器件。其與高側(cè)信號輸出電路的電路結(jié)構(gòu)完全相同，輸入信號LOl為低側(cè)延時電路009的輸出信號，低側(cè)信號輸出電路010的輸出信號為低側(cè)輸出信號LO。
[0060]圖9所示的電路控制自舉充電的具體工作波形如圖17所示，當(dāng)高側(cè)輸入信號HIN為低電平并且低側(cè)輸入信號LIN為高電平時，自舉控制電路003的輸出PGD為高電平，PGD通過第一寄生二極管和第二寄生二極管對外部自舉電容Cb進(jìn)行充電，使得高側(cè)浮動電源VB與高側(cè)浮動地VS之間的壓差升高;其他HIN和LIN輸入條件下，充電電路停止對外部自舉電容Cb進(jìn)行充電，VB與VS之間的壓差保持恒定，高側(cè)通道可以進(jìn)行信號傳輸。
[0061]本發(fā)明的一種集成自舉的高壓驅(qū)動芯片，也可以用其他工藝結(jié)構(gòu)實(shí)現(xiàn)。例如，采用SOI工藝，將自舉二極管集成到半橋驅(qū)動芯片，該自舉二極管的陽極連接自舉控制電路003的輸出端PGD，陰極連接高側(cè)浮動電源VB，當(dāng)PGD電壓為高電平(低側(cè)固定電源VCC)時，VCC可以通過集成的自舉二極管對外接自舉電容進(jìn)行充電。
[0062]盡管本發(fā)明給出了一些實(shí)施方式，但在本發(fā)明披露的精神和范圍內(nèi)可做進(jìn)一步的修改。凡是根據(jù)本發(fā)明技術(shù)實(shí)質(zhì)對以上實(shí)施例所做的任何簡單、等同修改、變更以及等效結(jié)構(gòu)變換，應(yīng)均屬于本發(fā)明技術(shù)方案的保護(hù)范圍之內(nèi)。
【主權(quán)項(xiàng)】
1.一種集成自舉的高壓驅(qū)動芯片，基于半橋結(jié)構(gòu)的驅(qū)動電路，包括低側(cè)通道邏輯電路(OOl)和高側(cè)通道邏輯電路(002)，其中，高側(cè)通道邏輯電路(002)包括高側(cè)信號輸入電路(004)、窄脈沖產(chǎn)生電路(005)、高壓電平移位電路(006)以及含有兩個結(jié)構(gòu)完全相同的脈沖濾波電路、RS觸發(fā)器和高側(cè)信號輸出電路構(gòu)成的高側(cè)通道高盆邏輯電路(007);低側(cè)通道邏輯電路(001)包括低側(cè)信號輸入電路(008)、低側(cè)延時電路(009)和低側(cè)信號輸出電路(010);高側(cè)輸入信號HIN連接高側(cè)信號輸入電路(004)的輸入端，高側(cè)信號輸入電路(004)的輸出信號CINl連接窄脈沖產(chǎn)生電路(005)的輸入端，窄脈沖產(chǎn)生電路(005)輸出的低壓置位信號SET和低壓復(fù)位信號RESET分別連接高壓電平移位電路(006)的兩個輸入端，高壓電平移位電路(006)輸出的高壓置位信號VRS和高壓復(fù)位信號VRR分別連接高側(cè)通道高盆邏輯電路(007)的兩個輸入端，高側(cè)通道高盆邏輯電路(007)輸出的高側(cè)輸出信號HO作為半橋結(jié)構(gòu)中高側(cè)管的柵驅(qū)動信號；低側(cè)輸入信號LIN連接低側(cè)信號輸入電路(008)的輸入端，低側(cè)信號輸入電路(008)的輸出信號CIN2連接低側(cè)延時電路(009)的輸入端，低側(cè)延時電路(009)的輸出端連接低側(cè)信號輸出電路(010)的輸入端，低側(cè)信號輸出電路(010)的輸出為低側(cè)輸出信號LO并作為半橋結(jié)構(gòu)中低側(cè)管的柵驅(qū)動信號；上述電路中，除及高側(cè)通道高盆邏輯電路(007)位于高壓電路區(qū)，由高側(cè)浮動電源VB供電，其他電路均位于低壓電路區(qū)，由低側(cè)固定電源VCC供電，為了提高電源的利用效率，半橋驅(qū)動芯片采用單電源供電，低壓區(qū)電路直接使用直流電源VCC供電，高壓區(qū)電路處于浮置狀態(tài)，通過設(shè)置的外接自舉二極管Db和自舉電容Cb以自舉方式供電；高側(cè)信號輸入電路(004)、窄脈沖產(chǎn)生電路(005)和低側(cè)通道邏輯電路(001)的電源為低側(cè)固定電源VCC，邏輯地為地信號C0M，高側(cè)通道高盆邏輯電路(007)的電源為高側(cè)浮動電源VB，邏輯地為高側(cè)浮動地VS，自舉電容Cb連接在高側(cè)浮動電源VB與高側(cè)浮動地VS之間；高壓電平移位電路(006)作為高壓區(qū)電路與低壓區(qū)電路的接口，包括兩個結(jié)構(gòu)完全相同的支路，每個支路均包括一個高壓開關(guān)管、齊納鉗位二極管和負(fù)載，齊納鉗位二極管與負(fù)載并聯(lián)，每個支路中的高壓開關(guān)管的漏極均連接該支路中齊納鉗位二極管的陽極與負(fù)載的連接端，兩個支路中的齊納鉗位二極管的陰極與負(fù)載的連接端互連并連接高側(cè)浮動電源VB，兩個支路中，一個支路的高壓開關(guān)管的柵極連接窄脈沖產(chǎn)生電路(005)輸出的低壓置位信號SET，該支路高壓開關(guān)管的漏極輸出高壓置位信號VRS，另一個支路的高壓開關(guān)管的柵極連接窄脈沖產(chǎn)生電路(005)輸出的低壓復(fù)位信號RESET，該支路高壓開關(guān)管的漏極輸出高壓復(fù)位信號VRR; 其特征在于:自舉二極管Db是采用集成工藝實(shí)現(xiàn)的至少一個寄生二極管，配合設(shè)置的自舉控制電路(003)共同實(shí)現(xiàn)自舉充電過程，自舉控制電路(003)的輸入信號分別為高側(cè)信號輸入電路(004)的輸出信號CINl和低側(cè)信號輸入電路(008)的輸出信號CIN2，自舉控制電路(003)的輸出信號為參考地PGD，參考地PGD與高壓電平移位電路(006)中兩個高壓開關(guān)管的源極連接在一起，設(shè)置一個寄生二極管時，定義為第一寄生二極管Db1，該第一寄生二極管Dbi的陽極連接參考地PGD，陰極連接高側(cè)浮動電源VB; 當(dāng)自舉控制電路(003)的輸出信號PGD為低電平即地信號COM時，高壓電平移位電路(006)對高側(cè)信號進(jìn)行電平移位；當(dāng)自舉控制電路(003)的輸出信號PGD為高電平即低側(cè)固定電源電壓VCC，且高壓電平移位電路(006)的輸入信號為低電平即地信號COM時，高壓電平移位電路(006)又能夠作為VCC對外界自舉電容充電的電流通道，在保證高壓電平移位電路正常工作的前提下，實(shí)現(xiàn)了低側(cè)固定電源VCC對自舉電容進(jìn)行充電； 充電過程如下: 當(dāng)自舉控制電路(003)的輸入信號CINl為低電平即地信號COM，且輸入信號CIN2為高電平即低側(cè)固定電源VCC時，自舉控制電路(003)的輸出信號PGD為高電平即低側(cè)固定電源VCC，此時，參考地PGD通過第一寄生二極管自舉電容Cb進(jìn)行充電；當(dāng)自舉控制電路(003)的輸入信號CINl為低電平，且輸入信號CIN2為低電平即地信號COM時，輸出信號P⑶為高電平(低側(cè)固定電源VCC)，此時，P⑶通過第一寄生二極管自舉電容進(jìn)行充電；當(dāng)輸入信號CINl為高電平時，且輸入信號CIN2為低電平，或輸入信號CINl和CIN2同時為高電平時，輸出信號P⑶為低電平即地信號⑶M，此時，第一寄生二極管Db1處于截止?fàn)顟B(tài)，充電動作停止。2.根據(jù)權(quán)利要求1所述的集成自舉的高壓驅(qū)動芯片，其特征在于:高壓電平移位電路(006)中的負(fù)載為阻性負(fù)載或容性負(fù)載。3.根據(jù)權(quán)利要求1所述的集成自舉的高壓驅(qū)動芯片，其特征在于:在高壓電平移位電路(006)中的兩個高壓開關(guān)管中的任意一個高壓開關(guān)管的源極與漏極之間設(shè)置一個第二寄生二極管Db2或在兩個高壓開關(guān)管的源極與漏極之間各設(shè)置一個第二寄生二極管Db2，第二寄生二極管Db2的陽極連接高壓開關(guān)管的源極，陰極連接高壓開關(guān)管的漏極； 充電過程如下: 當(dāng)?shù)蛡?cè)輸出信號LO為高電平且高側(cè)輸出Ho為低電平或當(dāng)?shù)蛡?cè)輸出信號LO為低電平且高側(cè)輸出信號HO為低電平時，自舉控制電路(003)的輸出信號PGD為高電平即低側(cè)固定電源VCC，此時若P⑶電壓到高側(cè)浮動電源VB的壓差大于第一寄生二極管或第二寄生二極管的導(dǎo)通壓降，則P⑶通過第一寄生二極管或第二寄生二極管對芯片外接自舉電容Cb進(jìn)行充電，若PGD電壓到高側(cè)浮動電源VB的壓差小于第一寄生二極管和第二寄生二極管的導(dǎo)通壓降，則第一寄生二極管和第二寄生二極管截止，自舉電容Cb的充電動作停止;在其他條件下，自舉控制電路(003)輸出P⑶為地信號C0M，此時，第一寄生二極管或第二寄生二極管均處于截止?fàn)顟B(tài)，高壓電平移位電路(006)得以實(shí)現(xiàn)信號的傳輸。4.根據(jù)權(quán)利要求1所述的集成自舉的高壓驅(qū)動芯片，其特征在于:所述自舉控制電路(003)包括五個反相器 INV01、INV02、INV03、INV04 和 INV05，兩個與非門 NAND01、NAND02 以及或非門N0R01，高側(cè)信號輸入電路(004)的輸出信號CINl和低側(cè)信號輸入電路(008)的輸出信號CIN2分別連接反相器INVOl及INV02的輸入端，反相器INVOl的輸出端分別連接與非門NANDOl的一個輸入端和與非門NAND02的一個輸入端，與非門NANDOl的另一個輸入端連接反相器INV02的輸入端，與非門NAND02的另一個輸入端連接反相器INV02的輸出端，與非門NANDOl的輸出端連接反相器INV03的輸入端，與非門NAND02的輸出端連接反相器INV04的輸入端，反相器INV03的輸出端和反相器INV04的輸出端分別連接或非門N0R01的兩個輸入端，或非門N0R01的輸出端連接反相器INV05的輸入端和電容Cd的一端，電容Cd的另一端連接地信號C0M，反相器INV05輸出信號為參考地PGD。5.根據(jù)權(quán)利要求1所述集成自舉的高壓驅(qū)動芯片的工藝結(jié)構(gòu)，包括第一摻雜類型的基底(101)、第二摻雜類型埋層(102)、第二摻雜類型阱(103)及第一摻雜類型阱(104)構(gòu)成的低盆;第一摻雜類型阱(105)、第二摻雜類型埋層(106)、第一摻雜類型體接觸(107)、第二摻雜類型源極接觸(108)、第二摻雜類型漏極接觸(109)、柵極(110)及第二摻雜類型阱(111)構(gòu)成的高壓開關(guān)管；第二摻雜類型埋層(112)、第二摻雜類型阱(113)及第一摻雜類型阱(114)構(gòu)成的高盆;低盆與高壓開關(guān)管的源極靠近，高盆與高壓開關(guān)管的漏極靠近，其特征在于: 低盆中設(shè)有至少一個第二摻雜類型阱(103)和至少一個第一摻雜類型阱(104)，第一摻雜類型阱(104)始終被第二摻雜類型阱(103)及第二摻雜類型埋層(102)包圍；第一摻雜類型的基底(101)不接任何電位;第一摻雜類型體接觸(107)和第二摻雜類型源極接觸(108)接參考地PGD;高盆中的第二摻雜類型阱(113)與高側(cè)浮動電源VB電學(xué)連接，低盆中第二摻雜類型阱(103)與低側(cè)固定電源VCC電學(xué)相連;高壓驅(qū)動芯片中的所有低壓區(qū)電路在第一摻雜類型阱(104)里制備，所有高壓區(qū)電路是在第一摻雜類型阱(114)里制備;第一摻雜類型的基底(101)與第二摻雜類型埋層(I 12)及第二摻雜類型阱(113)構(gòu)成第一寄生二極管，第一摻雜類型的基底(101)與第二摻雜類型埋層(106)及第二摻雜類型阱(115)構(gòu)成第二寄生二極管。6.根據(jù)權(quán)利要求5所述的一種集成自舉的高壓驅(qū)動芯片的工藝結(jié)構(gòu)，其特征在于:低側(cè)通道邏輯電路(001)、高側(cè)信號輸入電路(004)、窄脈沖產(chǎn)生電路(005)和自舉控制電路(003)在低盆中第一摻雜類型阱(104)里制備，高側(cè)通道高盆邏輯電路(007)在高盆中第一摻雜類型阱(114)里制備，并且自舉控制電路(003)的輸出P⑶與高壓開關(guān)管中的第一摻雜類型體接觸(107)并與第二摻雜類型源極接觸(108)相連接。
【文檔編號】H01L29/78GK105827223SQ201610098736
【公開日】2016年8月3日
【申請日】2016年2月23日
【發(fā)明人】孫偉鋒, 張?jiān)饰? 禹括, 祝靖, 徐申, 錢欽松, 劉斯揚(yáng), 陸生禮, 時龍興
【申請人】東南大學(xué), 東南大學(xué)—無錫集成電路技術(shù)研究所