一種pcb布線方法及pcb的制作方法
【專利摘要】本發(fā)明提供了一種PCB布線方法及PCB，該方法包括：確定待偵測的目標負載對應的第一焊接盤和第二焊接盤；將第一偵測走線與第一焊接盤相連，將第二偵測走線與第二焊接盤相連；將對應于第一焊接盤的第一外形中被第一偵測走線覆蓋的區(qū)域挖空，將對應于第二焊接盤的第二外形中被第二偵測走線覆蓋的區(qū)域挖空。根據(jù)本方案，可以保證將通過第一偵測走線和第二偵測走線所偵測到的電壓作為目標電阻兩端的電壓進行電流偵測時更加準確，從而提高了電流偵測精度。
【專利說明】
一種PCB布線方法及PCB
技術領域
[0001 ] 本發(fā)明涉及集成電路技術領域，特別涉及一種PCB(Printed Circuit Board，印制電路板)布線方法及PCB。
【背景技術】
[0002]在各種電子設備的電路設計中，一些要求比較高的場合需要對通過負載的電流進行精密監(jiān)測，以防止電流過大損毀電路或元件。其中，電流偵測技術可以實時的偵測電路中各個節(jié)點的系統(tǒng)功率，進而監(jiān)控各個節(jié)點的工作壓力，合理配置資源應用，同時在節(jié)點的系統(tǒng)功率過高時能夠及時預警。然而，一些電路設計通常對通過負載電流的偵測不夠精密，若需提高偵測精度，只能通過提高集成芯片和電阻的精度來實現(xiàn)，而這種方式也會造成產(chǎn)品成本的上升。

【發(fā)明內容】

[0003]本發(fā)明實施例提供了一種PCB布線方法及PCB，以提高電流偵測精度。
[0004]第一方面，本發(fā)明實施例提供了一種印制電路板PCB布線方法，包括:
[0005]確定待偵測的目標負載對應的第一焊接盤和第二焊接盤；
[0006]將第一偵測走線與所述第一焊接盤相連，將第二偵測走線與所述第二焊接盤相連；
[0007]將對應于所述第一焊接盤的第一外形中被所述第一偵測走線覆蓋的區(qū)域挖空，將對應于所述第二焊接盤的第二外形中被所述第二偵測走線覆蓋的區(qū)域挖空。
[0008]優(yōu)選地，進一步包括:
[0009]將所述第一偵測走線從所述第一焊接盤引出到第一偵測點之間的布線，與將所述第二偵測走線從所述第二焊接盤引出到第二偵測點之間的布線進行平行布置。
[0010]優(yōu)選地，所述第一偵測走線從所述第一焊接盤引出到所述第一偵測點之間的布線長度，與所述第二偵測走線從所述第二焊接盤引出到所述第二偵測點之間的布線長度相等。
[0011]優(yōu)選地，進一步包括:
[0012]確定PCB中存在的干擾源；
[0013]將所述第一偵測走線和所述第二偵測走線布置在距離所述干擾源不小于設定長度的位置處。
[0014]優(yōu)選地，所述設定長度為20mil。
[0015]優(yōu)選地，將所述第一偵測走線和所述第二偵測走線布置在PCB的同一個布線層上。
[0016]優(yōu)選地，
[0017]所述目標負載包括:目標電阻；
[0018]在所述確定待偵測的目標負載對應的第一焊接盤和第二焊接盤之前，進一步包括:確定PCB對應系統(tǒng)的最大工作電流;選擇工作額定電流大于所述最大工作電流的電阻作為所述目標電阻;將所述目標電阻的兩個引腳分別焊接在第一焊接盤和第二焊接盤上。
[0019]第二方面，本發(fā)明實施例提供了一種PCB，利用上述中任一所述的PCB布線方法布線形成。
[0020]本發(fā)明實施例提供了一種PCB布線方法及PCB，通過將第一偵測走線與第一焊接盤相連，將第二偵測走線與第二焊接盤相連，以及將對應于所述第一焊接盤的第一外形中被所述第一偵測走線覆蓋的區(qū)域挖空，將對應于所述第二焊接盤的第二外形中被所述第二偵測走線覆蓋的區(qū)域挖空，可以保證將通過第一偵測走線和第二偵測走線所偵測到的電壓作為目標電阻兩端的電壓進行電流偵測時更加準確，從而提高了電流偵測精度。
【附圖說明】
[0021]為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術中的技術方案，下面將對實施例或現(xiàn)有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖是本發(fā)明的一些實施例，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0022]圖1是本發(fā)明一個實施例提供的一種方法流程圖；
[0023]圖2是本發(fā)明一個實施例提供的另一種方法流程圖；
[0024]圖3是本發(fā)明一個實施例提供的一種PCB板電阻焊接盤和外形關系的示意圖；
[0025]圖4是現(xiàn)有技術提供的一種PCB板上偵測走線的布置示意圖；
[0026]圖5是本發(fā)明一個實施例提供的一種PCB板上偵測走線的布置示意圖；
[0027]圖6是本發(fā)明一個實施例提供的另一種PCB板上偵測走線的布置示意圖。
【具體實施方式】
[0028]為使本發(fā)明實施例的目的、技術方案和優(yōu)點更加清楚，下面將結合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例是本發(fā)明一部分實施例，而不是全部的實施例，基于本發(fā)明中的實施例，本領域普通技術人員在沒有做出創(chuàng)造性勞動的前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。
[0029]如圖1所示，本發(fā)明實施例提供了一種PCB布線方法，該方法可以包括以下步驟:
[0030]步驟101:確定待偵測的目標負載對應的第一焊接盤和第二焊接盤；
[0031]步驟102:將第一偵測走線與所述第一焊接盤相連，將第二偵測走線與所述第二焊接盤相連；
[0032]步驟103:將對應于所述第一焊接盤的第一外形中被所述第一偵測走線覆蓋的區(qū)域挖空，將對應于所述第二焊接盤的第二外形中被所述第二偵測走線覆蓋的區(qū)域挖空。
[0033]為了防止電流過大對負載元件的損害，需要對負載元件兩端的電流進行偵測，該偵測的方式是利用電流流過待偵測的目標負載，在目標負載兩端產(chǎn)生電壓差，用偵測到的電壓差在偵測集成芯片內部進行計算，該計算方式為:系統(tǒng)電流=目標負載電壓差/目標負載阻值，以偵測到系統(tǒng)電流。
[0034]在現(xiàn)有技術中，一般將偵測走線與電阻焊接盤的外形(shape)相連，而如此偵測出的電壓差是目標負載和一部分外形對應的電壓差，不是目標負載兩端的電壓差，因此，根據(jù)上述方案，通過將第一偵測走線與第一焊接盤相連，將第二偵測走線與第二焊接盤相連，以及將對應于所述第一焊接盤的第一外形中被所述第一偵測走線覆蓋的區(qū)域挖空，將對應于所述第二焊接盤的第二外形中被所述第二偵測走線覆蓋的區(qū)域挖空，可以保證將通過第一偵測走線和第二偵測走線所偵測到的電壓作為目標電阻兩端的電壓進行電流偵測時更加準確，從而提高了電流偵測精度。
[0035]在本發(fā)明一個實施例中，為了保證由第一偵測走線和第二偵測走線偵測到的電壓差與目標電阻兩端的電壓差一致，可以進一步包括:將所述第一偵測走線從所述第一焊接盤引出到第一偵測點之間的布線，與將所述第二偵測走線從所述第二焊接盤引出到第二偵測點之間的布線進行平行布置。
[0036]在本發(fā)明一個實施例中，為了進一步提高電流偵測精度，可以將所述第一偵測走線從所述第一焊接盤引出到所述第一偵測點之間的布線長度，與所述第二偵測走線從所述第二焊接盤引出到所述第二偵測點之間的布線長度相等。
[0037]在本發(fā)明一個實施例中，由于PCB板上布置有多種器件，有一些器件存在信號干擾，因此，為了進一步提高偵測電流的精度，可以進一步包括:
[0038]確定PCB中存在的干擾源；
[0039]將所述第一偵測走線和所述第二偵測走線布置在距離所述干擾源不小于設定長度的位置處。
[0040]在本發(fā)明一個實施例中，由于偵測走線在PCB中進行換層操作時，用于實現(xiàn)換層操作的過孔會對信號的傳輸造成影響，因此，為了提高偵測電流的精度，可以將所述第一偵測走線和所述第二偵測走線布置在PCB的同一個布線層上。
[0041 ]下面以負載為電阻為例，并結合一個優(yōu)選方案來對該PCB布線方法進行詳細說明。
[0042]如圖2所示，本發(fā)明實施例提供了一種PCB布線方法，該方法可以包括以下步驟:
[0043]步驟201:在當前用于布置偵測線路的PCB對應系統(tǒng)的最大工作電流。
[0044]步驟202:選擇工作額定電流大于該最大工作電流的電阻作為目標電阻。
[0045]在本實施例中，為了提高偵測電流的精度，需要選擇合適的電阻來實現(xiàn)。進一步地，為了保證系統(tǒng)的穩(wěn)定性，該目標電阻的選取可以根據(jù)系統(tǒng)的最大工作電流來確定，例如，該系統(tǒng)的最大工作電流為50A，那么目標電阻的工作額定電流需要大于50才可以保證系統(tǒng)的穩(wěn)定。
[0046]步驟203:將目標電阻的兩個引腳分別焊接在第一焊接盤和第二焊接盤上。
[0047]在PCB中實現(xiàn)系統(tǒng)的功能時，需要將實現(xiàn)該系統(tǒng)功能的各個元器件焊接在PCB的焊接盤上，并通過導線進行連接。
[0048]一般情況下，在焊接盤的外圍包括該焊接盤對應的外形(shape)，請參考圖3，在目標電阻的第一焊接盤(padl)和第二焊接盤(pad2)的外圍均包括相應的第一外形(shape I)和第二外形(shape2)。
[0049]步驟204:確定目標電阻對應的第一焊接盤和第二焊接盤。
[0050]步驟205:將第一偵測走線與第一焊接盤相連，將第二偵測走線與第二焊接盤相連，并將對應于第一焊接盤的第一外形中被第一偵測走線覆蓋的區(qū)域挖空，將對應于第二焊接盤的第二外形中被第二偵測走線覆蓋的區(qū)域挖空。
[0051]在現(xiàn)有技術中，在將第一偵測走線(偵測走線I)和第二偵測走線(偵測走線2)與相應的焊接盤相連時，是直接與相應焊接盤外圍的外形相連，請參考圖4，由于與外形相連時，兩條偵測走線偵測到的電壓差是指的目標電阻和一部分外形對應的電壓，因此，偵測電流的準確性較低。
[0052]針對上述問題，在本實施例中，請參考圖5，可以將偵測走線I與padl相連，將偵測走線2與pad2相連，并將shapel中被偵測走線I覆蓋住的區(qū)域挖空，將shape2中被偵測走線2覆蓋住的區(qū)域挖空，從而可以保證兩條偵測走線偵測到的電壓差是目標電阻兩端的電壓，進而可以提高偵測電流的準確性。
[0053]步驟206:將第一偵測走線從第一焊接盤引出到第一偵測點之間的布線，與將第二偵測走線從第二焊接盤引出到第二偵測點之間的布線進行平行布置。
[0054]在本實施例中，為了進一步提高偵測電流的精度，可以將偵測走線I與偵測走線2進行平行布置，請參考圖6，在偵測走線I需要在原有布線方向上進行設定角度的變化時，偵測走線2也可以根據(jù)偵測走線I更改后的布線方向對自身的布線方向進行更改，以保證布線方向更改后的角度與該設定角度相同。
[0055 ]為了進一步提高偵測電流的精度，可以將從pad I引出到第一偵測點(偵測點I)之間的偵測走線I的布線長度，與從pad2引出到第二偵測點(偵測點2)之間的偵測走線2的布線長度相等。
[0056]在PCB中包括實現(xiàn)系統(tǒng)功能的多個元器件，這些元器件中有一些存在信號干擾，因此，為了防止兩條偵測走線對信號傳輸?shù)挠绊?，以進一步提高偵測電流的精度，可以確定PCB中存在的干擾源，該干擾源可以包括:高壓電源，PWM (脈沖寬度調制)震蕩信號等，在PCB中布置兩條偵測走線時，盡量遠離這些干擾源，該遠離的距離至少可以為20mil。
[0057]進一步地，在PCB布線時一般需要換層操作，而實現(xiàn)換層操作的過孔會對信號傳輸造成影響，因此，在PCB中布置兩條偵測走線時，可以將這兩條偵測走線布置在PCB的同一個布線層上，以避免通過過孔。
[0058]本發(fā)明實施例還提供了一種PCB，該PCB是利用上述任一所述的PCB布線方法布線形成。
[0059]綜上所述，本發(fā)明各個實施例至少可以實現(xiàn)如下有益效果:
[0060]1、在本發(fā)明實施例中，通過將第一偵測走線與第一焊接盤相連，將第二偵測走線與第二焊接盤相連，以及將對應于所述第一焊接盤的第一外形中被所述第一偵測走線覆蓋的區(qū)域挖空，將對應于所述第二焊接盤的第二外形中被所述第二偵測走線覆蓋的區(qū)域挖空，可以保證將通過第一偵測走線和第二偵測走線所偵測到的電壓作為目標電阻兩端的電壓進行電流偵測時更加準確，從而提高了電流偵測精度。
[0061 ] 2、在本發(fā)明實施例中，通過將兩條偵測走線在PCB上平行布置，并保證兩條偵測走線從焊接盤引出到相應的偵測點之間的布線長度相等，可以進一步提高偵測電流的精度。
[0062]3、在本發(fā)明實施例中，通過將兩條偵測走線在PCB中進行布置時，遠離干擾源至少20mil的距離，從而可以保證偵測走線在傳輸信號時避免干擾源的干擾，從而可以進一步提高偵測電流的精度。
[0063]4、在本發(fā)明實施例中，通過將兩條偵測走線布置在PCB的同一個布線層上，以保證兩條偵測走線避開通過過孔，防止過孔對信號傳輸?shù)挠绊懀瑥亩梢赃M一步提高偵測電流的精度。
[0064]上述裝置內的各單元之間的信息交互、執(zhí)行過程等內容，由于與本發(fā)明方法實施例基于同一構思，具體內容可參見本發(fā)明方法實施例中的敘述，此處不再贅述。
[0065]需要說明的是，在本文中，諸如第一和第二之類的關系術語僅僅用來將一個實體或者操作與另一個實體或操作區(qū)分開來，而不一定要求或者暗示這些實體或操作之間存在任何這種實際的關系或者順序。而且，術語“包括”、“包含”或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過程、方法、物品或者設備不僅包括那些要素，而且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、物品或者設備所固有的要素。在沒有更多限制的情況下，由語句“包括一個......”限定的要素，并不排除在包括所述要素的過程、方法、物品或者設備中還存在另外的相同因素。
[0066]本領域普通技術人員可以理解:實現(xiàn)上述方法實施例的全部或部分步驟可以通過程序指令相關的硬件來完成，前述的程序可以存儲在計算機可讀取的存儲介質中，該程序在執(zhí)行時，執(zhí)行包括上述方法實施例的步驟;而前述的存儲介質包括:ROM、RAM、磁碟或者光盤等各種可以存儲程序代碼的介質中。
[0067]最后需要說明的是:以上所述僅為本發(fā)明的較佳實施例，僅用于說明本發(fā)明的技術方案，并非用于限定本發(fā)明的保護范圍。凡在本發(fā)明的精神和原則之內所做的任何修改、等同替換、改進等，均包含在本發(fā)明的保護范圍內。
【主權項】
1.一種印制電路板PCB布線方法，其特征在于，包括: 確定待偵測的目標負載對應的第一焊接盤和第二焊接盤； 將第一偵測走線與所述第一焊接盤相連，將第二偵測走線與所述第二焊接盤相連； 將對應于所述第一焊接盤的第一外形中被所述第一偵測走線覆蓋的區(qū)域挖空，將對應于所述第二焊接盤的第二外形中被所述第二偵測走線覆蓋的區(qū)域挖空。2.根據(jù)權利要求1所述的方法，其特征在于，進一步包括: 將所述第一偵測走線從所述第一焊接盤引出到第一偵測點之間的布線，與將所述第二偵測走線從所述第二焊接盤引出到第二偵測點之間的布線進行平行布置。3.根據(jù)權利要求2所述的方法，其特征在于，所述第一偵測走線從所述第一焊接盤引出到所述第一偵測點之間的布線長度，與所述第二偵測走線從所述第二焊接盤引出到所述第二偵測點之間的布線長度相等。4.根據(jù)權利要求1所述的方法，其特征在于，進一步包括: 確定PCB中存在的干擾源； 將所述第一偵測走線和所述第二偵測走線布置在距離所述干擾源不小于設定長度的位置處。5.根據(jù)權利要求4所述的方法，其特征在于，所述設定長度為20miI。6.根據(jù)權利要求1所述的方法，其特征在于，將所述第一偵測走線和所述第二偵測走線布置在PCB的同一個布線層上。7.根據(jù)權利要求1-6中任一所述的方法，其特征在于， 所述目標負載包括:目標電阻； 在所述確定待偵測的目標負載對應的第一焊接盤和第二焊接盤之前，進一步包括:確定PCB對應系統(tǒng)的最大工作電流;選擇工作額定電流大于所述最大工作電流的電阻作為所述目標電阻;將所述目標電阻的兩個引腳分別焊接在第一焊接盤和第二焊接盤上。8.一種PCB，其特征在于，利用上述權利要求1-7中任一所述的PCB布線方法布線形成。
【文檔編號】H05K1/02GK105828518SQ201610330608
【公開日】2016年8月3日
【申請日】2016年5月18日
【發(fā)明人】于云杰
【申請人】浪潮電子信息產(chǎn)業(yè)股份有限公司