實現(xiàn)基于cmos反相器的光學互阻抗放大器的方法和電路的制作方法
【專利摘要】提供了用于實現(xiàn)基于CMOS反相器的光學互阻抗放大器(TIA)的增強的偏置配置的方法和電路。在反饋配置中提供運算放大器，其通過調(diào)節(jié)反相器電源促使CMOS反相器的輸入為設置的電壓電平。光檢測器查看到更加穩(wěn)定的偏置電壓，并且光檢測器的響應率更加強健，并且TIA在工藝角上具有改善的性能。
【專利說明】
實現(xiàn)基于CMOS反相器的光學互阻抗放大器的方法和電路
技術(shù)領(lǐng)域
[0001 ] 本發(fā)明一般地涉及數(shù)據(jù)處理領(lǐng)域，并且更具體地，涉及用于實現(xiàn)基于CMOS反相器的光學互阻抗放大器(TIA)的增強的偏置(bias)配置的方法和電路、以及主體電路位于其上的設計結(jié)構(gòu)。
【背景技術(shù)】
[0002]圖1示出了在反饋中具有電阻器的互補金屬氧化物半導體(CMOS)反相器，其通常被用作互阻抗放大器(TIA)以用于光檢測器輸出電流的初始電流到電壓轉(zhuǎn)換和放大。盡管被建造為具有連接到光檢測器的反饋電阻器的反相器的TIA將使得光檢測器偏置在VDD的1/2處，但所述配置具有若干缺點。
[0003]首先，該輸入的偏置電壓取決于匹配NFET和PFET器件的相對驅(qū)動強度。如果由于工藝變化，PFET強度的比NFET的強度高，則輸入將高于1/2VDD，而如果相反發(fā)生、并且NFET是更強的器件，則輸入將低于1/2VDD。
[0004]光檢測器響應率和DC偏置電流是需要被嚴格控制的兩個重要參數(shù)。當TIA輸入偏置不被調(diào)節(jié)時，對這些參數(shù)的控制是難以實現(xiàn)的。
[0005]存在對用于實現(xiàn)基于CMOS反相器的光學互阻抗放大器(TIA)的增強的偏置配置的方法和電路的需求。

【發(fā)明內(nèi)容】

[0006]本發(fā)明的主要方面是提供一種用于實現(xiàn)基于CMOS反相器的光學互阻抗放大器(TIA)的增強的偏置配置的方法和電路、以及主體電路位于其上的設計結(jié)構(gòu)。本發(fā)明的其它重要的方面是提供基本上沒有負面影響并且克服現(xiàn)有技術(shù)的布置的許多缺點的這樣的方法、電路和設計結(jié)構(gòu)。
[0007]簡單來說，提供了用于實現(xiàn)基于CMOS反相器的光學互阻抗放大器(TIA)的增強的偏置配置的方法和電路。運算放大器被提供在反饋配置中，其通過調(diào)節(jié)反相器電源而促使TIA CMOS反相器的輸入為設置的電壓電平。光檢測器查看到(see)更加穩(wěn)定的偏置電壓，并且光檢測器的響應率更加強健，并且TIA在工藝角(process corner)上具有改善的性能。
[0008]根據(jù)本發(fā)明的特征，基于CMOS反相器的光學互阻抗放大器(TIA)包括光檢測器、由串聯(lián)連接的P溝道場效應晶體管(PFET)和N溝道場效應晶體管(NFET)和相關(guān)聯(lián)的反饋電阻器構(gòu)成的TIA以及由串聯(lián)連接的PFET和NFET和反饋電阻器構(gòu)成的副本TIA。
[0009]根據(jù)本發(fā)明的特征，反饋運算放大器將柵極輸入提供到反饋PFET，所述反饋PFET連接在電壓供應電極VDD、以及TIA串聯(lián)連接的PFET和NFET和副本TIA串聯(lián)連接的PFET和NFET的公共源極連接之間。反饋運算放大器和反饋PFET為TIA提供電流偏置和電源電壓調(diào)節(jié)。反饋運算放大器具有足夠高的增益以使得TIA輸入被偏置到1/4 VDD處，并且反饋PFET提供偏置電流以運行副本TIA和光檢測器連接的TIA兩者。由于TIA和副本TIAPFET相等大小、并且TIA和副本TIA NFET相等大小，所以在光檢測器連接的TIA處的輸入偏置也被設置為1/4 VDD。應注意的是，在這里選擇1/4VDD并且其由3R/R分壓器產(chǎn)生，但可以使用另一參考電壓，諸如帶隙或其它的參考電壓。此外，在一些條件下也可以選擇除了1/4 VDD以外的電壓。
[0010]根據(jù)本發(fā)明的特征，反饋運算放大器將柵極輸入提供到連接在接地軌以及TIANFET和副本TIA NFET的公共源極連接之間的反饋NFET。
【附圖說明】
[0011]從在附圖中示出的本發(fā)明的優(yōu)選實施例的以下詳細的說明中可以最佳地理解本發(fā)明以及以上和其它目標和優(yōu)點，其中:
[0012]圖1是用于基于CMOS反相器的光學互阻抗放大器(TIA)的傳統(tǒng)的偏置配置的示意圖和框圖；
[0013]圖2是根據(jù)優(yōu)選的實施例的用于實現(xiàn)基于CMOS反相器的光學互阻抗放大器(TIA)的增強的偏置配置的示例電路的示意圖和框圖；
[0014]圖3是根據(jù)優(yōu)選的實施例的用于實現(xiàn)基于CMOS反相器的光學互阻抗放大器(TIA)的增強的偏置配置的圖2的示例電路的框圖；
[0015]圖4是根據(jù)優(yōu)選的實施例的用于實現(xiàn)基于CMOS反相器的光學互阻抗放大器(TIA)的增強的偏置配置的另一示例電路的示意圖和框圖；
[0016]圖5是根據(jù)優(yōu)選的實施例的用于實現(xiàn)基于CMOS反相器的光學互阻抗放大器(TIA)的增強的偏置配置的圖4的示例電路的框圖；以及
[0017]圖6是用在半導體設計、制造和/或測試中的設計過程的流程圖。
【具體實施方式】
[0018]在下面的對本發(fā)明的實施例的詳細說明中，參考附圖，所述附圖示出了通過其可以實踐本發(fā)明的示例實施例。應理解的是，可以使用其它實施例并且可以作出結(jié)構(gòu)性的改變而不脫離本發(fā)明的范圍。
[0019]這里所使用的術(shù)語僅是為了描述特定實施例的目的，而不意欲限制本發(fā)明。如這里所使用的，單數(shù)形式“一”、“一個”和“所述”意欲也包括復數(shù)形式，除非上下文清楚地另有說明。還將理解的是，當用在本說明書中時，術(shù)語“包括”和/或“包含”指明所述的特征、整數(shù)、步驟、操作、元件和/或組件的存在，但是不排除其它特征、整數(shù)、步驟、操作、元件、組件和/或其組合的一個或多個的存在或增加。
[0020]根據(jù)本發(fā)明的特征，提供了用于實現(xiàn)基于CMOS反相器的光學互阻抗放大器(TIA)的增強的偏置配置的方法和電路、以及主體電路位于其上的設計結(jié)構(gòu)。
[0021]現(xiàn)在參考附圖，在圖2中，示出了根據(jù)優(yōu)選的實施例的用于實現(xiàn)基于CMOS反相器的光學互阻抗放大器(TIA)的增強的偏置配置的一般由參考符號200指示的示例電路。
[0022]電路200是基于CMOS反相器的光學互阻抗放大器(TIA)，包括:光檢測器202、D1;由串聯(lián)連接的P溝道場效應晶體管(PFET)204和N溝道場效應晶體管(NFET)206以及相關(guān)聯(lián)的反饋電阻器208形成的TIA;以及由串聯(lián)連接的PFET 212和NFET 214以及反饋電阻器216形成的副本TIA。
[0023]電路200包括反饋運算放大器218，所述反饋運算放大器218提供柵極輸入到反饋PFET 220，所述反饋PFET 220連接在電壓供應電極VDD、以及TIA串聯(lián)連接的PFET 204和NFET 206以及副本TIA串聯(lián)連接的PFET 212和NFET 214的公共源極連接之間。反饋運算放大器218和反饋PFET 220提供用于TIA的電流偏置和電源電壓調(diào)節(jié)。反饋運算放大器218具有足夠的增益以使得TIA輸入被偏置到I/4 VDD，并且反饋PFET 220提供偏置電流以運行副本TIA和光檢測器連接的TIA兩者。由于TIA和副本TIA PFET 204、212相等大小并且TIA和副本TIA NFET 206、214相等大小，所以在光檢測器202連接的TIA處的輸入偏置也被設置為I/4 VDD。應注意的是，在這里選擇1/4 VDD并且其由串聯(lián)連接的電阻器222、3R和電阻器224、R形成的分壓器產(chǎn)生，但可以使用另一參考電壓，諸如帶隙或其它的參考電壓。此外，在一些條件下也可以選擇除了 1/4 VDD以外的電壓。
[0024]參考圖3，示出了根據(jù)優(yōu)選的實施例的用于實現(xiàn)基于CMOS反相器的光學互阻抗放大器(TIA)的增強的偏置配置的一般由參考符號300指示的示例電路。圖3是基于例如圖2中示出的電路200的TIA的整個信號路徑的框圖。
[0025]如所示，電路300包括信號檢測器302、信號TIA 304、副本TIA 306、TIA電源調(diào)節(jié)器308、參考電壓310和限幅放大器(limiting amplifier)312。例如，圖2的電路200實現(xiàn)如圖3所示的信號檢測器302、信號TIA 304、副本TIA 306、TIA電源調(diào)節(jié)器308、驅(qū)動限幅放大器312的參考電壓310。如圖2和3兩者所示，可以選擇性地選擇示出的偏置電壓TIA和副本TIA以及1/4 VDD共模電壓(common mode voltage)的輸出V TIA，并且取決于應用也可以提供另外的電壓。
[0026]參考圖4，示出了根據(jù)優(yōu)選的實施例的用于實現(xiàn)基于CMOS反相器的光學互阻抗放大器(TIA)的增強的偏置配置的一般由參考符號400指示的另一示例電路。
[0027]電路400是另一基于CMOS反相器的光學互阻抗放大器(TIA)，包括:光檢測器402、Dl ；由串聯(lián)連接的P溝道場效應晶體管(PFET)404和N溝道場效應晶體管(NFET)406以及相關(guān)聯(lián)的反饋電阻器408形成的TIA;以及由串聯(lián)連接的PFET 412和NFET 414以及反饋電阻器416形成的副本TIA。
[0028]反饋運算放大器418提供柵極輸入到反饋NFET420，所述反饋NFET 420連接在接地軌以及TIA NFET 406和副本TIA NFET 414的公共源極連接之間。反饋運算放大器418和反饋NFET 420為TIA提供電流偏置和電源電壓調(diào)節(jié)。由于TIA和副本TIA PFET 404、412相等大小并且TIA和副本TIA NFET 406、414相等大小，所以在光檢測器402連接的TIA處的輸入偏置也被設置為3/4 VDD0
[0029]應注意的是，在這里選擇3/4 VDD并且其由串聯(lián)連接的電阻器422、R和電阻器424、3R形成的分壓器產(chǎn)生，但可以使用另一參考電壓，諸如帶隙或其它的參考電壓。此外，在一些條件下也可以選擇除了 3/4VDD以外的電壓。
[0030]參考圖5，示出了根據(jù)優(yōu)選的實施例的用于實現(xiàn)基于CMOS反相器的光學互阻抗放大器(TIA)的增強的偏置配置的一般由參考符號500指示的示例電路。圖5是基于例如如圖4中所示的TIA的整個信號路徑的框圖。
[0031]如所示，電路500包括信號檢測器502、信號TIA 504、副本TIA 506、TIA電源調(diào)節(jié)器508、參考電壓510和限幅放大器512。例如，信號檢測器502、信號TIA 504、副本TIA 506,TIA電源調(diào)節(jié)器508、參考電壓510由圖4的電路400實現(xiàn)。例如，電路400又驅(qū)動限幅放大器512(未在圖4中示出)，并且然后最終的片外驅(qū)動器(off chip driver)。
[0032]應理解的是，供應到檢測器的3/4和1/4 VDD電壓是示例設計選擇值，并且不一定是固定的。
[0033]圖6示出了示例設計流程600的框圖。設計流程600可以取決于被設計的IC的類型而變化。例如，用于建造專用IC(ASIC)的設計流程600可能與用于設計標準組件的設計流程600不同。設計結(jié)構(gòu)602優(yōu)選地是對設計過程604的輸入，并且可以來自IP供應商、內(nèi)核開發(fā)者或其它設計公司、或者可以由設計流程的操作者產(chǎn)生或來自其它來源。設計結(jié)構(gòu)602包括以電路圖或HDL、硬件描述語言的形式的電路200、300、400和500，所述硬件描述語言例如Veri log、VHDL、C等。設計結(jié)構(gòu)602可以被包含在一個或多個機器可讀介質(zhì)上。例如，設計結(jié)構(gòu)602可以是電路200、300、400和500的文本文件或圖形表示。設計過程604優(yōu)選地將電路200、300、400和500合成或翻譯為連線表(netlist)606，其中連線表606例如是一系列的電線、晶體管、邏輯柵極、控制電路、1/0、模型等，其描述到集成電路設計中的其它元件和電路的連接并且被記錄在至少一個機器可讀介質(zhì)上。這可以是其中取決于電路的設計規(guī)格和參數(shù)而將連線表606重新合成一次或多次的迭代過程。
[0034]設計過程604可以包括使用多種輸入;例如，來自元件庫608的輸入，該元件庫608
可以覆蓋(house)—組常用的元件、電路和器件，包括諸如不同的技術(shù)節(jié)點--14nm、22nm、
32nm、45nm、90nm等的對于給定制造技術(shù)的模型、布局和符號化表示、設計規(guī)格610、特征化數(shù)據(jù)612、驗證數(shù)據(jù)614、設計規(guī)則616和可以包括測試模式和其它測試信息的測試數(shù)據(jù)文件618。設計過程604例如還可以包括標準電路設計過程，諸如定時分析、驗證、設計規(guī)則檢驗、放置和路由操作等。集成電路設計領(lǐng)域的普通技術(shù)人員可以理解在設計過程604中所使用的電子設計自動化工具和應用的可能的程度而不脫離本發(fā)明的范圍和精神。本發(fā)明的設計結(jié)構(gòu)不限于任何特定的設計流程。
[0035]設計過程604優(yōu)選地將圖2、3、4和5中示出的本發(fā)明的實施例以及任何額外的集成電路設計或數(shù)據(jù)(如果可應用的)轉(zhuǎn)化為第二設計結(jié)構(gòu)620。設計結(jié)構(gòu)620以用于交換集成電路的布局數(shù)據(jù)的數(shù)據(jù)格式而位于貯存介質(zhì)上，例如，以⑶SII(⑶S2)、GL1、0ASIS或任何其它合適的格式貯存的信息以用于貯存這樣的設計結(jié)構(gòu)。設計結(jié)構(gòu)620可以包括信息，諸如例如，測試數(shù)據(jù)文件、設計內(nèi)容文件、制造數(shù)據(jù)、布局參數(shù)、電線、金屬層、通孔、形狀、通過制造線而路由的數(shù)據(jù)以及半導體制造商所要求的以制造如圖2、3、4和5所示的本發(fā)明的實施例的任何其它數(shù)據(jù)。設計結(jié)構(gòu)620可以然后進行到階段622，其中例如，設計結(jié)構(gòu)620進行到下線(tape-out)，被釋放到制造;被釋放到掩模屋;被送到另外的設計屋;被送回到客戶等。
[0036]盡管已經(jīng)參考在附圖中示出的本發(fā)明的實施例的細節(jié)描述了本發(fā)明，但是這些細節(jié)不意欲限制如在所附權(quán)利要求中所要求的本發(fā)明的范圍。
【主權(quán)項】
1.一種用于實現(xiàn)基于CMOS反相器的光學互阻抗放大器(TIA)的增強的偏置配置的方法，包括: 提供互阻抗放大器(TIA)和副本TIA，所述TIA由反相器和第一反饋電阻器和光檢測器輸入構(gòu)成，并且所述副本TIA由具有第二反饋電阻器的副本反相器構(gòu)成；以及 在反饋配置中提供運算放大器以用于調(diào)節(jié)在所述TIA的光檢測器輸入處的設置的電壓電平。2.如權(quán)利要求1所述的方法，其中提供所述互阻抗放大器(TIA)和副本TIA包括提供由串聯(lián)連接的P溝道場效應晶體管(PFET)和N溝道場效應晶體管(NFET)以及所述相關(guān)聯(lián)的反饋電阻器形成的所述TIA和副本TIA的每一個。3.如權(quán)利要求2所述的方法，包括提供所述運算放大器，所述運算放大器具有接收由分壓器產(chǎn)生的設置的電壓電平的第一輸入，所述分壓器由連接在電壓軌VDD和接地軌之間的串聯(lián)連接的電阻器形成。4.如權(quán)利要求1所述的方法，其中在反饋配置中提供運算放大器以用于調(diào)節(jié)在所述TIA的光檢測器輸入處的設置的電壓電平包括提供具有接收設置的電壓電平的第一輸入以及接收所述副本TIA的輸入的第二輸入的所述運算放大器。5.如權(quán)利要求4所述的方法，包括提供從所述運算放大器的輸出接收柵極輸入的場效應晶體管(FET)，并且所述FET向所述TIA和所述副本TIA提供電壓基準。6.如權(quán)利要求5所述的方法，其中提供從所述運算放大器的輸出接收柵極輸入的所述FET包括提供連接在接地軌以及所述TIA NFET和所述副本TIA NFET的公共源極連接之間的N溝道場效應晶體管(NFET)。7.如權(quán)利要求5所述的方法，其中提供從所述運算放大器的輸出接收柵極輸入的所述FET包括提供連接在所述TIA PFET和所述副本TIA PFET的公共源極連接以及電壓軌VDD之間的P溝道場效應晶體管(PFET)。8.—種用于實現(xiàn)基于CMOS反相器的光學互阻抗放大器(TIA)的增強的偏置配置的電路，包括: 互阻抗放大器(TIA)和副本TIA，所述TIA由反相器和第一反饋電阻器和光檢測器輸入構(gòu)成，并且所述副本TIA由具有第二反饋電阻器的副本反相器構(gòu)成；以及 在反饋配置中的運算放大器，用于調(diào)節(jié)在所述TIA的光檢測器輸入處的設置的電壓電平。9.如權(quán)利要求8所述的電路，其中在所述反饋配置中的運算放大器通過調(diào)節(jié)反相器電源而促使所述TIA反相器的輸入成為設置的電壓電平。10.如權(quán)利要求8所述的電路，包括具有接收設置的電壓電平的第一輸入和接收所述副本TIA的輸入的第二輸入的所述運算放大器，并且所述設置的電壓電平通過由連接在電壓軌VDD和接地軌之間的串聯(lián)連接的電阻器形成的分壓器產(chǎn)生。11.如權(quán)利要求8所述的電路，包括從所述運算放大器的輸出接收柵極輸入的場效應晶體管(FET)，并且所述FET向所述TIA和所述副本TIA提供電壓基準。12.如權(quán)利要求11所述的電路，其中從所述運算放大器的輸出接收柵極輸入的所述FET包括連接在接地軌以及所述TIA NFET和所述副本TIA NFET的公共源極連接之間的N溝道場效應晶體管(NFET)。13.如權(quán)利要求11所述的電路，其中從所述運算放大器的輸出接收柵極輸入的所述FET包括連接在接地軌和電壓軌VDD以及所述TIA PFET和所述副本TIA PFET的公共源極連接之間的P溝道場效應晶體管(PFET)。14.一種實現(xiàn)在用于設計過程中的非瞬時性機器可讀介質(zhì)中的設計結(jié)構(gòu)，所述設計結(jié)構(gòu)包括: 有形地實現(xiàn)在用于設計過程中的所述非瞬時性機器可讀介質(zhì)中的電路，所述電路用于實現(xiàn)基于CMOS反相器的光學互阻抗放大器(TIA)的增強的偏置配置的，所述電路包括: 互阻抗放大器(TIA)和副本TIA，所述TIA由反相器和第一反饋電阻器和光檢測器輸入構(gòu)成，并且所述副本TIA由具有第二反饋電阻器的副本反相器構(gòu)成；以及 在反饋配置中的運算放大器，用于調(diào)節(jié)在所述TIA的光檢測器輸入處的設置的電壓電平，其中所述設計結(jié)構(gòu)當被讀取并且用在半導體芯片的制造中時產(chǎn)生包括所述電路的芯片。15.如權(quán)利要求14所述的設計結(jié)構(gòu)，其中所述設計結(jié)構(gòu)包括描述所述電路的連線表。16.如權(quán)利要求14所述的設計結(jié)構(gòu)，其中所述設計結(jié)構(gòu)作為用于集成電路的布局數(shù)據(jù)的交換的數(shù)據(jù)格式而位于貯存介質(zhì)上。17.如權(quán)利要求14所述的設計結(jié)構(gòu)，其中所述設計結(jié)構(gòu)包括測試數(shù)據(jù)文件、特征化數(shù)據(jù)、驗證數(shù)據(jù)或設計規(guī)格的至少一個。18.如權(quán)利要求14所述的設計結(jié)構(gòu)，包括具有接收設置的電壓電平的第一輸入和接收所述副本TIA的輸入的第二輸入的所述運算放大器，并且所述設置的電壓電平通過由連接在電壓軌VDD和接地軌之間的串聯(lián)連接的電阻器形成的分壓器產(chǎn)生。19.如權(quán)利要求14所述的設計結(jié)構(gòu)，包括從所述運算放大器的輸出接收柵極輸入的P溝道場效應晶體管(PFET)，并且所述PFET連接在電壓軌VDD以及TIA PFET和副本TIA PFET的公共源極連接之間。20.如權(quán)利要求14所述的設計結(jié)構(gòu)，包括從所述運算放大器的輸出接收柵極輸入的N溝道場效應晶體管(NFET)，并且所述NFET連接在接地以及TIA NFET和副本TIA NFET的公共源極連接之間。
【文檔編號】H03F3/08GK105846787SQ201610069158
【公開日】2016年8月10日
【申請日】2016年2月1日
【發(fā)明人】M.B.弗蘭克, J.E.普羅塞爾, R.A.里奇塔
【申請人】國際商業(yè)機器公司