Fpga芯片及其端接電阻復(fù)用方法、端接電阻復(fù)用電路的制作方法
【專利摘要】本發(fā)明公開了一種FPGA芯片及其端接電阻復(fù)用方法、端接電阻復(fù)用電路，在FPGA芯片的第一端口和第二端口之間并聯(lián)兩路電阻單元，每一路電阻單元包含串聯(lián)的兩個(gè)子電阻單元；在各路電阻單元的兩個(gè)子電阻單元之間接入多路選擇器，通過(guò)多路選擇器將各路電阻單元分別與第一端接偏置電壓電路和第二端接偏置電壓電路連接；進(jìn)而通過(guò)第一選擇控制信號(hào)控制多路選擇器將兩路電阻單元與第一端接偏置電壓電路接通形成第一端接電阻電路；通過(guò)第二選擇控制信號(hào)控制多路選擇器將所述兩路電阻單元與第二端接偏置電壓電路接通形成第二端接電阻電路?？梢姳景l(fā)明實(shí)現(xiàn)了第一端接電阻電路和第二端接電阻電路的復(fù)用，可降低成本，且可降低走線的復(fù)雜度，提升系統(tǒng)的可靠性。
【專利說(shuō)明】
FPGA芯片及其端接電阻復(fù)用方法、端接電阻復(fù)用電路
技術(shù)領(lǐng)域
[0001 ] 本發(fā)明涉及FPGA(Field-Programmable Gate Array，現(xiàn)場(chǎng)可編程門陣列)領(lǐng)域，具體涉及一種FPGA芯片及其端接電阻復(fù)用方法、端接電阻復(fù)用電路。
【背景技術(shù)】
[0002]隨著器件開關(guān)速度的提高，信號(hào)完整性問(wèn)題變得越來(lái)越關(guān)鍵。端接電阻的使用是提高信號(hào)完整性的主要方式。目前針對(duì)FPGA芯片設(shè)置的各種端接電阻都是通過(guò)在外部的PCB板上額外增加匹配電阻形成，而且對(duì)于不同的端口(1)標(biāo)準(zhǔn)，需在PCB布上設(shè)置對(duì)應(yīng)不同的端接電阻電路。例如根據(jù)當(dāng)前應(yīng)用場(chǎng)景需求，需要設(shè)置并聯(lián)端接電阻電路，則需要為其在PCB板上專門對(duì)應(yīng)設(shè)置并聯(lián)端接電阻電路；當(dāng)更換應(yīng)用場(chǎng)景時(shí)，當(dāng)前需求時(shí)差分端接電阻電路時(shí)，則需要為其在PCB板上又單獨(dú)設(shè)置對(duì)應(yīng)的差分端接電阻電路?？梢?，現(xiàn)有的做法需為FPGA在不同場(chǎng)景下對(duì)應(yīng)不同需求單獨(dú)設(shè)置一套端接電阻電路，提升了硬件成本以及布線的復(fù)雜度，復(fù)雜度的提升也就降低了系統(tǒng)的可靠性。
[0003]另外，現(xiàn)有的端接電阻都是設(shè)置在FPGA芯片外的PCB板上，增加了PCB板的走線和面積，進(jìn)一步提升了成本。

【發(fā)明內(nèi)容】

[0004]本發(fā)明要解決的主要技術(shù)問(wèn)題是，提供一種FPGA芯片及其端接電阻復(fù)用方法、端接電阻復(fù)用電路，解決現(xiàn)有為FPGA單獨(dú)設(shè)置端接電阻電路導(dǎo)致成本高、走線復(fù)雜、可靠性低的問(wèn)題。
[0005]為解決上述技術(shù)問(wèn)題，本發(fā)明提供一種FPGA芯片端接電阻復(fù)用方法，包括:
[0006]在FPGA芯片的第一端口和第二端口之間并聯(lián)兩路電阻單元，每一路電阻單元包含串聯(lián)的兩個(gè)子電阻單元；
[0007]在所述各路電阻單元的兩個(gè)子電阻單元之間接入多路選擇器，通過(guò)所述多路選擇器將所述各路電阻單元分別與第一端接偏置電壓電路和第二端接偏置電壓電路連接；
[0008]通過(guò)第一選擇控制信號(hào)控制所述多路選擇器將所述兩路電阻單元與所述第一端接偏置電壓電路接通形成第一端接電阻電路;通過(guò)第二選擇控制信號(hào)控制所述多路選擇器將所述兩路電阻單元與所述第二端接偏置電壓電路接通形成第二端接電阻電路。
[0009]在本發(fā)明的一種實(shí)施例中，所述第一端接偏置電壓電路為并聯(lián)端接偏置電壓電路，所述第二端接偏置電壓電路為差分端接偏置電壓電路，所述第一端接電阻電路為并聯(lián)端接電阻電路;所述第二端接電阻電路為差分端接電阻電路。
[0010]在本發(fā)明的一種實(shí)施例中，所述兩路電阻單元設(shè)置于所述FPGA芯片內(nèi)部。
[0011]在本發(fā)明的一種實(shí)施例中，所述第二端接偏置電壓電路設(shè)置于所述FPGA芯片內(nèi)部。
[0012]為了解決上述問(wèn)題，本發(fā)明還提供了一種FPGA芯片端接電阻復(fù)用電路，包括并聯(lián)在FPGA芯片的第一端口和第二端口之間的兩路電阻單元，每一路電阻單元包含串聯(lián)的兩個(gè)子電阻單元;在所述各路電阻單元的兩個(gè)子電阻單元之間接入的多路選擇器，所述多路選擇器將所述各路電阻單元分別與第一端接偏置電壓電路和第二端接偏置電壓電路連接;所述多路選擇器根據(jù)第一選擇控制信號(hào)將所述兩路電阻單元與所述第一端接偏置電壓電路接通形成第一端接電阻電路，根據(jù)第二選擇控制信號(hào)將所述兩路電阻單元與所述第二端接偏置電壓電路接通形成第二端接電阻電路。
[0013]在本發(fā)明的一種實(shí)施例中，所述第一端接偏置電壓電路為并聯(lián)端接偏置電壓電路，所述第二端接偏置電壓電路為差分端接偏置電壓電路，所述第一端接電阻電路為并聯(lián)端接電阻電路;所述第二端接電阻電路為差分端接電阻電路。
[0014]在本發(fā)明的一種實(shí)施例中，所述多路選擇器包括分別與所述兩路電阻單元連接的兩個(gè)多路選擇開關(guān)，每一多路選擇開關(guān)的兩個(gè)輸入端分別與所述第一端接偏置電壓電路和第二端接偏置電壓電路連接，輸出端接入對(duì)應(yīng)所述電阻單元的兩個(gè)子電阻單元之間；多路選擇開關(guān)根據(jù)所述第一選擇控制信號(hào)和第二選擇控制信號(hào)分別接通所述第一端接偏置電壓電路和第二端接偏置電壓電路以形成第一端接電阻電路和第二端接電阻電路。
[0015]在本發(fā)明的一種實(shí)施例中，所述多路選擇器包括兩組分別與所述兩路電阻單元連接的多組數(shù)字選擇器，每一組數(shù)字選擇器包含第一數(shù)字選擇器、第二數(shù)字選擇器和第三數(shù)字選擇器;所述每路電阻單元的兩個(gè)子電阻單元通過(guò)第一數(shù)字選擇器的第二輸入端和第二數(shù)字選擇器的第二輸入端分別與所述第一端口和第二端口連接;所述第一數(shù)字選擇器的第一輸入端與所述第一端接偏置電壓電路連接，所述第二數(shù)字選擇器的第一輸入端接地;所述第三數(shù)字選擇器的輸出端接入電阻單元的兩個(gè)子電阻單元之間，與其中一路電阻單元配合的第三數(shù)字選擇器的第一輸入端與所述第一端口連接，與另一路電阻單元配合的第三數(shù)字選擇器的第一輸入端與所述第二端口連接，所述第三數(shù)字選擇器的第二輸入端與所述第二端接偏置電壓電路連接;所述第三數(shù)字選擇器根據(jù)所述第一選擇控制信號(hào)和第二選擇控制信號(hào)分別控制所述第一數(shù)字選擇器和所述第二數(shù)字選擇器接通第一輸入端和第二輸入端以分別形成第一端接電阻電路和第二端接電阻電路。
[0016]在本發(fā)明的一種實(shí)施例中，所述兩路電阻單元設(shè)置于所述FPGA芯片內(nèi)部。
[0017]在本發(fā)明的一種實(shí)施例中，所述第二端接偏置電壓電路設(shè)置于所述FPGA芯片內(nèi)部。
[0018]為了解決上述問(wèn)題，本發(fā)明還提供了一種FPGA芯片，包括第一端口、第二端口和如上所述的FPGA芯片端接電阻復(fù)用電路，所述FPGA芯片端接電阻復(fù)用電路與所述第一端口、
第二端口連接。
[0019]本發(fā)明的有益效果是:
[0020]本發(fā)明提供的FPGA芯片及其端接電阻復(fù)用方法、端接電阻復(fù)用電路，在FPGA芯片的第一端口和第二端口之間并聯(lián)兩路電阻單元，每一路電阻單元包含串聯(lián)的兩個(gè)子電阻單元;在各路電阻單元的兩個(gè)子電阻單元之間接入多路選擇器，通過(guò)多路選擇器將各路電阻單元分別與第一端接偏置電壓電路和第二端接偏置電壓電路連接;進(jìn)而通過(guò)第一選擇控制信號(hào)控制多路選擇器將兩路電阻單元與第一端接偏置電壓電路接通形成第一端接電阻電路;通過(guò)第二選擇控制信號(hào)控制多路選擇器將所述兩路電阻單元與第二端接偏置電壓電路接通形成第二端接電阻電路?？梢姳景l(fā)明實(shí)現(xiàn)了第一端接電阻電路和第二端接電阻電路的復(fù)用，相對(duì)現(xiàn)有單獨(dú)設(shè)置方式，可以降低成本，且可降低走線的復(fù)雜度，提升系統(tǒng)的可靠性。
[0021]進(jìn)一步的，針對(duì)現(xiàn)有的端接電阻都是設(shè)置在FPGA芯片外的PCB板上，增加了PCB板的走線和面積的問(wèn)題，本發(fā)明還進(jìn)一步將兩路電阻單元設(shè)置于FPGA芯片內(nèi)部，從而避免在外部的PCB板上布設(shè)端接電阻電路，因此可以減少PCB板的走線和面積，進(jìn)一步降低了成本。
【附圖說(shuō)明】
[0022]圖1為本發(fā)明實(shí)施例提供的FPGA芯片端接電阻復(fù)用框圖；
[0023]圖2-1為本發(fā)明實(shí)施例提供的片外型并聯(lián)端接電阻電路示意圖；
[0024]圖2-2為本發(fā)明實(shí)施例提供的片內(nèi)型并聯(lián)端接電阻電路示意圖；
[0025]圖3-1為本發(fā)明實(shí)施例提供的片外型差分端接電阻電路示意圖；
[0026]圖3-2為本發(fā)明實(shí)施例提供的片內(nèi)型差分端接電阻電路示意圖；
[0027]圖4為本發(fā)明實(shí)施例提供的差分端接偏置電壓電路圖；
[0028]圖5為本發(fā)明實(shí)施例提供的FPGA芯片端接電阻復(fù)用電路圖；
[0029]圖6為本發(fā)明實(shí)施例提供的另一FPGA芯片端接電阻復(fù)用電路圖。
【具體實(shí)施方式】
[0030]本發(fā)明針對(duì)現(xiàn)有為FPGA單獨(dú)設(shè)置端接電阻電路導(dǎo)致成本高、走線復(fù)雜、可靠性低的問(wèn)題，提出了通過(guò)復(fù)用一個(gè)端接電阻電路而實(shí)現(xiàn)不同類型的端接電阻電路，可以降低成本，且可降低走線的復(fù)雜度，提升系統(tǒng)的可靠性。進(jìn)一步的，本發(fā)明還可將復(fù)用端接電阻電路設(shè)置于FPGA芯片內(nèi)部，從而減少在PCB板上的走線和占用的面積，能進(jìn)一步降低成本。下面通過(guò)【具體實(shí)施方式】結(jié)合附圖對(duì)本發(fā)明作進(jìn)一步詳細(xì)說(shuō)明。
[0031]本實(shí)施例提供的FPGA芯片端接電阻復(fù)用方式請(qǐng)參見圖1所示，在FPGA芯片的第一端口和第二端口之間并聯(lián)兩路電阻單元，每一路電阻單元包含串聯(lián)的兩個(gè)子電阻單元;應(yīng)當(dāng)理解的是，本實(shí)施例中根據(jù)實(shí)際需求，電阻單元包含的兩個(gè)子電阻單元的阻值大小可以根據(jù)具體需求設(shè)定，且兩個(gè)子電阻單元的阻值可以設(shè)置為相同，當(dāng)然根據(jù)實(shí)際需求也可以設(shè)置為不同；同樣本實(shí)施例中兩路電阻單元的阻值可以設(shè)置為相同，也可以設(shè)置為不同。另夕卜，本實(shí)施例中子電阻單元可以僅包含一個(gè)電阻，也可以由多個(gè)電阻通過(guò)串聯(lián)和/或并聯(lián)組成。在各路電阻單元的兩個(gè)子電阻單元之間接入多路選擇器，通過(guò)多路選擇器將各路電阻單元分別與第一端接偏置電壓電路和第二端接偏置電壓電路連接;具體的，該多路選擇器的輸出端接入電阻單元的兩個(gè)子電阻單元之間，其中的兩個(gè)輸入端分別與第一端接偏置電壓電路和第二端接偏置電壓電路連接?；谏鲜鲭娐?，通過(guò)第一選擇控制信號(hào)控制多路選擇器的輸入端與第一端接偏置電壓電路接通，從而將兩路電阻單元與第一端接偏置電壓電路接通形成第一端接電阻電路;通過(guò)第二選擇控制信號(hào)控制多路選擇器的輸入端與第二端接偏置電壓電路接通，從而將兩路電阻單元與第二端接偏置電壓電路接通形成第二端接電阻電路。
[0032]本實(shí)施例中的第一端接偏置電壓電路可為并聯(lián)端接偏置電壓電路，第二端接偏置電壓電路可為差分端接偏置電壓電路，對(duì)應(yīng)的形成的第一端接電阻電路為并聯(lián)端接電阻電路，形成的第二端接電阻電路為差分端接電阻電路。為了更好的理解本發(fā)明，下面對(duì)FPGA的并聯(lián)端接電阻電路和差分端接電阻電路進(jìn)行示例說(shuō)明。
[0033]請(qǐng)參見圖2-1所示為典型的并聯(lián)端接電阻電路，該并聯(lián)端接電阻電路為片外型并聯(lián)端接電阻電路，也即端電阻Rl位于FPGA芯片外。圖2-1中，RO為特征阻抗，黑點(diǎn)A則為FPGA的一個(gè)端口，0所示為該端口A的輸出方向，I所示為該端口 A的輸入方向，VTT則是并聯(lián)端接偏置電壓電路輸出的并聯(lián)端接偏置電壓。圖2-2所示的并聯(lián)端接電阻電路與圖2-1的區(qū)別為其為片內(nèi)型并聯(lián)端接電阻電路，也即端電阻Rl位于FPGA芯片內(nèi)(圖中細(xì)線框內(nèi))。
[0034]請(qǐng)參見圖3-1所示的差分端接電阻電路，該差分端接電阻電路為片外型差分端接電阻電路，也即端電阻Rl I和端電阻Rl 2位于FPGA芯片外。圖3-1中，ROI和R02為特征阻抗，黑點(diǎn)Al和黑點(diǎn)A2則為FPGA的兩個(gè)端口 ； 01所示為該端口 Al的輸出方向，11所示為該端口 Al的輸入方向；02所示為該端口A2的輸出方向，12所示為該端口A2的輸入方向；VCM則是差分端接偏置電壓電路輸出的差分端接偏置電壓。圖3-2所示的差分端接電阻電路與圖3-1的區(qū)別為其為片內(nèi)型差分端接電阻電路，也即端電阻Rll和端電阻R12位于FPGA芯片內(nèi)(圖中細(xì)線框內(nèi))。
[0035]將端電阻設(shè)置于FPGA芯片內(nèi)部形成片內(nèi)型端接電阻電路，與現(xiàn)有的片外型端接電阻電路相比，可以進(jìn)一步簡(jiǎn)化PCB板上的布線以及占用PCB板的面積，能進(jìn)一步降低成本和提升系統(tǒng)可靠性。因此本實(shí)施例中可將圖1所示的兩路電阻單元設(shè)置于FPGA芯片內(nèi)部形成片內(nèi)型復(fù)用端接電阻電路(當(dāng)然也可以設(shè)置于FPGA片外)。本實(shí)施例中的第一端接偏置電壓電路為并聯(lián)端接偏置電壓電路時(shí)，優(yōu)選第一端接偏置電壓電路設(shè)置于FPGA芯片外。第二端接偏置電壓電路為差分端接偏置電壓電路時(shí)，則可以將第二端接偏置電壓電路設(shè)置于FPGA芯片內(nèi)部，以進(jìn)一步降低對(duì)PCB板的布線要求和占用面積，降低成本提升可靠性。當(dāng)然，根據(jù)具體應(yīng)用場(chǎng)景，本實(shí)施例中的第二端接偏置電壓電路也可以設(shè)置于FPGA芯片外部。應(yīng)當(dāng)理解的是，本實(shí)施例中的并聯(lián)端接偏置電壓電路和差分端接偏置電壓電路可以沿用現(xiàn)有的各種并聯(lián)端接偏置電壓電路和差分端接偏置電壓電路。請(qǐng)參見圖4所示，該圖所示為一種具體示例的差分端接偏置電壓電路，設(shè)置于FPGA芯片內(nèi)，且其輸出的差分端接偏置電壓大小可根據(jù)具體應(yīng)用需求二靈活調(diào)整。
[0036]本實(shí)施例中，多路選擇器的實(shí)現(xiàn)方式可以采用任意能實(shí)現(xiàn)從多路電壓中靈活選擇需要的一路電壓輸入的各種電路、器件。且應(yīng)當(dāng)理解的是，圖1中所示的多路選擇器可以是同一個(gè)，也可以是兩個(gè)分別控制兩路電阻單元。下面分別以多路選擇開關(guān)和數(shù)字選擇器實(shí)現(xiàn)多路選擇開關(guān)為例對(duì)本發(fā)明做進(jìn)一步說(shuō)明。
[0037]在一種示例中，多路選擇器包括分別與兩路電阻單元連接的兩個(gè)多路選擇開關(guān)，每一多路選擇開關(guān)的兩個(gè)輸入端分別與第一端接偏置電壓電路和第二端接偏置電壓電路連接，輸出端接入對(duì)應(yīng)電阻單元的兩個(gè)子電阻單元之間；多路選擇開關(guān)根據(jù)第一選擇控制信號(hào)和第二選擇控制信號(hào)分別接通第一端接偏置電壓電路和第二端接偏置電壓電路以形成第一端接電阻電路和第二端接電阻電路。一種具體電路示例請(qǐng)參見圖5所示，該圖所示的ROl和R02仍為特征阻抗，在兩個(gè)端口 Al和A2之間并聯(lián)了第一路電阻單元和第二路電阻單元且都位于FPGA芯片內(nèi)部。第一路電阻單元包括串聯(lián)的電阻Rll (第一子電阻單元，其阻值可選為100歐姆)和電阻R12(第二子電阻單元，其阻值可選為100歐姆)，第二路電阻單元包括串聯(lián)的電阻R21(第一子電阻單元，其阻值可選為100歐姆)和電阻R22(第二子電阻單元，其阻值可選為100歐姆)。在電阻Rll和電阻R12之間接入選擇開關(guān)SI，在電阻R21和電阻R22之間接入選擇開關(guān)S2，選擇開關(guān)SI和S2的兩個(gè)輸入端分別與差分端接偏置電壓電路(VCM)和并聯(lián)端接偏置電壓電路(VTT)連接。本實(shí)例中可通過(guò)同一選擇控制信號(hào)sw-rmode對(duì)選擇開關(guān)SI和S2進(jìn)行控制；當(dāng)選擇控制信號(hào)sw-rmode為O時(shí)(也即第二選擇控制信號(hào))，SI和S2的接入端接通VCM，此時(shí)實(shí)現(xiàn)了差分端接電阻電路;當(dāng)選擇控制信號(hào)sw-rmode為I時(shí)(也即第一選擇控制信號(hào))，S1和S2的的接入端接通VTT，此時(shí)實(shí)現(xiàn)了并聯(lián)端接電阻電路。
[0038]在本實(shí)施例中的另一示例中，多路選擇器包括兩組分別與兩路電阻單元連接的多組數(shù)字選擇器，每一組數(shù)字選擇器包含第一數(shù)字選擇器、第二數(shù)字選擇器和第三數(shù)字選擇器;每路電阻單元的兩個(gè)子電阻單元通過(guò)第一數(shù)字選擇器的第二輸入端和第二數(shù)字選擇器的第二輸入端分別與第一端口和第二端口連接;第一數(shù)字選擇器的第一輸入端與第一端接偏置電壓電路連接，第二數(shù)字選擇器的第一輸入端接地;第三數(shù)字選擇器的輸出端接入電阻單元的兩個(gè)子電阻單元之間，與其中一路電阻單元配合的第三數(shù)字選擇器的第一輸入端與所述第一端口連接，與另一路電阻單元配合的第三數(shù)字選擇器的第一輸入端與所述第二端口連接，第三數(shù)字選擇器的第二輸入端與第二端接偏置電壓電路連接;第三數(shù)字選擇器根據(jù)第一選擇控制信號(hào)和第二選擇控制信號(hào)分別控制第一數(shù)字選擇器和第二數(shù)字選擇器接通第一輸入端和第二輸入端以分別形成第一端接電阻電路和第二端接電阻電路。一種具體電路示例請(qǐng)參見圖6所示，該圖所示的ROl和R02仍為特征阻抗，在兩個(gè)端口 Al和A2之間并聯(lián)了第一路電阻單元和第二路電阻單元且都位于FPGA芯片內(nèi)部。第一路電阻單元包括串聯(lián)的電阻Rll(第一子電阻單元，其阻值可選為100歐姆)和電阻R12(第二子電阻單元，其阻值可選為100歐姆)，第二路電阻單元包括串聯(lián)的電阻R21(第一子電阻單元，其阻值可選為100歐姆)和電阻R22(第二子電阻單元，其阻值可選為100歐姆)。在電阻Rll和電阻R12之間接入第三數(shù)字選擇器S13，在電阻R21和電阻R22之間接入第三數(shù)字選擇器S23，第三數(shù)字選擇器S13第一輸入端與端口 Al連接，第二輸入端與第二端接偏置電壓電路(也即VCM)連接;第三數(shù)字選擇器S23第一輸入端與端口 A2連接，第二輸入端與第二端接偏置電壓電路(也即VCM)連接。第一數(shù)字選擇器SI I和第二數(shù)字選擇器S21的第二輸入端分別與端口 Al和A2連接，第一輸入端分別與第一端接偏置電壓電路(也即VCCA)連接;第二數(shù)字選擇器S12和第二數(shù)字選擇器S22的第二輸入端分別與端口 Al和A2連接，第一輸入端分別接地。本實(shí)例中可通過(guò)同一選擇控制信號(hào)sw-rmode對(duì)Sll、S12、S13和S21、S22、S23控制。當(dāng)選擇控制信號(hào)sw-rmode為O時(shí)(也即第一選擇控制信號(hào))，S11和S21的接入端接通VCCA，S13和S23分別與Al和A2接通，SI2和S22接地，此時(shí)實(shí)現(xiàn)了差分端接電阻電路；當(dāng)選擇控制信號(hào)sw-rmode為I時(shí)(也即第二選擇控制信號(hào))，S11和S21的輸入端與Al接通，S13和S23接入VCM，S12和S22分別與Al和A2接通，此時(shí)實(shí)現(xiàn)了差分端接電阻電路。
[0039]應(yīng)當(dāng)理解的是，本實(shí)施例中的復(fù)用端接電阻電路并不限于實(shí)現(xiàn)并聯(lián)端接電阻電路和差分端接電阻電路的復(fù)用。根據(jù)實(shí)際需求，在上述基礎(chǔ)上增加并聯(lián)的電阻單元、增加端接偏置電壓電路以及對(duì)應(yīng)改變多路選擇其的控制方式還可實(shí)現(xiàn)更多類型的端接電阻電路。
[0040]以上內(nèi)容是結(jié)合具體的實(shí)施方式對(duì)本發(fā)明所作的進(jìn)一步詳細(xì)說(shuō)明，不能認(rèn)定本發(fā)明的具體實(shí)施只局限于這些說(shuō)明。對(duì)于本發(fā)明所屬技術(shù)領(lǐng)域的普通技術(shù)人員來(lái)說(shuō)，在不脫離本發(fā)明構(gòu)思的前提下，還可以做出若干簡(jiǎn)單推演或替換，都應(yīng)當(dāng)視為屬于本發(fā)明的保護(hù)范圍。
【主權(quán)項(xiàng)】
1.一種FPGA芯片端接電阻復(fù)用方法，其特征在于，包括: 在FPGA芯片的第一端口和第二端口之間并聯(lián)兩路電阻單元，每一路電阻單元包含串聯(lián)的兩個(gè)子電阻單元； 在所述各路電阻單元的兩個(gè)子電阻單元之間接入多路選擇器，通過(guò)所述多路選擇器將所述各路電阻單元分別與第一端接偏置電壓電路和第二端接偏置電壓電路連接； 通過(guò)第一選擇控制信號(hào)控制所述多路選擇器將所述兩路電阻單元與所述第一端接偏置電壓電路接通形成第一端接電阻電路;通過(guò)第二選擇控制信號(hào)控制所述多路選擇器將所述兩路電阻單元與所述第二端接偏置電壓電路接通形成第二端接電阻電路。2.如權(quán)利要求1所述的FPGA芯片端接電阻復(fù)用方法，其特征在于，所述第一端接偏置電壓電路為并聯(lián)端接偏置電壓電路，所述第二端接偏置電壓電路為差分端接偏置電壓電路，所述第一端接電阻電路為并聯(lián)端接電阻電路;所述第二端接電阻電路為差分端接電阻電路。3.如權(quán)利要求1或2所述的FPGA芯片端接電阻復(fù)用方法，其特征在于，所述兩路電阻單元設(shè)置于所述FPGA芯片內(nèi)部。4.如權(quán)利要求1或2所述的FPGA芯片端接電阻復(fù)用方法，其特征在于，所述第二端接偏置電壓電路設(shè)置于所述FPGA芯片內(nèi)部。5.一種FPGA芯片端接電阻復(fù)用電路，其特征在于，包括并聯(lián)在FPGA芯片的第一端口和第二端口之間的兩路電阻單元，每一路電阻單元包含串聯(lián)的兩個(gè)子電阻單元;在所述各路電阻單元的兩個(gè)子電阻單元之間接入的多路選擇器，所述多路選擇器將所述各路電阻單元分別與第一端接偏置電壓電路和第二端接偏置電壓電路連接;所述多路選擇器根據(jù)第一選擇控制信號(hào)將所述兩路電阻單元與所述第一端接偏置電壓電路接通形成第一端接電阻電路，根據(jù)第二選擇控制信號(hào)將所述兩路電阻單元與所述第二端接偏置電壓電路接通形成第二端接電阻電路。6.如權(quán)利要求5所述的FPGA芯片端接電阻復(fù)用電路，其特征在于，所述第一端接偏置電壓電路為并聯(lián)端接偏置電壓電路，所述第二端接偏置電壓電路為差分端接偏置電壓電路，所述第一端接電阻電路為并聯(lián)端接電阻電路;所述第二端接電阻電路為差分端接電阻電路。7.如權(quán)利要求6所述的FPGA芯片端接電阻復(fù)用電路，其特征在于，所述多路選擇器包括分別與所述兩路電阻單元連接的兩個(gè)多路選擇開關(guān)，每一多路選擇開關(guān)的兩個(gè)輸入端分別與所述第一端接偏置電壓電路和第二端接偏置電壓電路連接，輸出端接入對(duì)應(yīng)所述電阻單元的兩個(gè)子電阻單元之間；多路選擇開關(guān)根據(jù)所述第一選擇控制信號(hào)和第二選擇控制信號(hào)分別接通所述第一端接偏置電壓電路和第二端接偏置電壓電路以形成第一端接電阻電路和第二端接電阻電路。8.如權(quán)利要求6所述的FPGA芯片端接電阻復(fù)用電路，其特征在于，所述多路選擇器包括兩組分別與所述兩路電阻單元連接的多組數(shù)字選擇器，每一組數(shù)字選擇器包含第一數(shù)字選擇器、第二數(shù)字選擇器和第三數(shù)字選擇器;所述每路電阻單元的兩個(gè)子電阻單元通過(guò)第一數(shù)字選擇器的第二輸入端和第二數(shù)字選擇器的第二輸入端分別與所述第一端口和第二端口連接;所述第一數(shù)字選擇器的第一輸入端與所述第一端接偏置電壓電路連接，所述第二數(shù)字選擇器的第一輸入端接地;所述第三數(shù)字選擇器的輸出端接入電阻單元的兩個(gè)子電阻單元之間，與其中一路電阻單元配合的第三數(shù)字選擇器的第一輸入端與所述第一端口連接，與另一路電阻單元配合的第三數(shù)字選擇器的第一輸入端與所述第二端口連接，所述第三數(shù)字選擇器的第二輸入端與所述第二端接偏置電壓電路連接;所述第三數(shù)字選擇器根據(jù)所述第一選擇控制信號(hào)和第二選擇控制信號(hào)分別控制所述第一數(shù)字選擇器和所述第二數(shù)字選擇器接通第一輸入端和第二輸入端以分別形成第一端接電阻電路和第二端接電阻電路。9.如權(quán)利要求5-8任一項(xiàng)所述的FPGA芯片端接電阻復(fù)用電路，其特征在于，所述兩路電阻單元設(shè)置于所述FPGA芯片內(nèi)部。10.如權(quán)利要求5-8任一項(xiàng)所述的FPGA芯片端接電阻復(fù)用電路，其特征在于，所述第二端接偏置電壓電路設(shè)置于所述FPGA芯片內(nèi)部。11.一種FPGA芯片，其特征在于，包括第一端口、第二端口和如權(quán)利要求5-10任一項(xiàng)所述的FPGA芯片端接電阻復(fù)用電路，所述FPGA芯片端接電阻復(fù)用電路與所述第一端口、第二端口連接。
【文檔編號(hào)】H03K17/00GK105846800SQ201610162708
【公開日】2016年8月10日
【申請(qǐng)日】2016年3月21日
【發(fā)明人】張寶君
【申請(qǐng)人】深圳市紫光同創(chuàng)電子有限公司