高壓驅(qū)動(dòng)電路的濾波電路和高壓驅(qū)動(dòng)電路的制作方法
【專利摘要】本發(fā)明公開一種高壓驅(qū)動(dòng)電路的濾波電路和高壓驅(qū)動(dòng)電路。該濾波電路包括：第一反相器，接收第一電平移位信號(hào)并輸出第一反相信號(hào)；第二反相器，接收第二電平移位信號(hào)并輸出第二反相信號(hào)；第一延時(shí)濾波電路，分別接收第一反相信號(hào)和第二反相信號(hào)，輸出第一短延時(shí)信號(hào)和第二短延時(shí)信號(hào)；第二延時(shí)濾波電路，分別接收第二反相信號(hào)和第一反相信號(hào)，輸出第一長(zhǎng)延時(shí)信號(hào)和第二長(zhǎng)延時(shí)信號(hào)；第一或非門接收第一短延時(shí)信號(hào)和第一長(zhǎng)延時(shí)信號(hào)，輸出第一或非信號(hào)；第二或非門接收第二短延時(shí)信號(hào)和第二長(zhǎng)延時(shí)信號(hào)，輸出第二或非信號(hào)。該濾波電路可在濾除共模噪聲的同時(shí)改善差模噪聲的濾除能力，提高噪聲濾除效率。
【專利說明】
高壓驅(qū)動(dòng)電路的濾波電路和高壓驅(qū)動(dòng)電路
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及高壓集成電路領(lǐng)域，尤其涉及高壓集成電路中的數(shù)字模擬混合濾波技術(shù)，具體涉及一種高壓驅(qū)動(dòng)電路的濾波電路和高壓驅(qū)動(dòng)電路。
【背景技術(shù)】
[0002]高壓集成電路(HVIC)是一種帶各種保護(hù)電路、低壓控制電路、高壓功率器件等功能的柵極驅(qū)動(dòng)電路，它將電力電子與半導(dǎo)體技術(shù)結(jié)合，顯著提高了整機(jī)的集成度和穩(wěn)定性，具有集成密度高、體積小、速度快、功耗低等優(yōu)點(diǎn)，逐漸取代傳統(tǒng)的分立器件，越來越多的被應(yīng)用在MOSFET(Metal-Oxide_Semiconductor or Field-Effect Transistor，金屬-氧化層-半導(dǎo)體-場(chǎng)效應(yīng)晶體管)、IGBT( Insulated Gate Bipolar Transistor，絕緣柵雙極型晶體管)的驅(qū)動(dòng)領(lǐng)域。其中，高壓集成電路可分為低壓區(qū)和高壓區(qū)，低壓區(qū)電源采用外部供電，高壓區(qū)電源采用自舉供電。
[0003]如圖1所示，現(xiàn)有的高壓驅(qū)動(dòng)電路包括順序相連的窄脈沖信號(hào)產(chǎn)生電路、電平移位電路、電平移位電路、濾波電路和RS觸發(fā)器。0-15V的原始脈沖信號(hào)X輸入至窄脈沖信號(hào)產(chǎn)生電路，窄脈沖信號(hào)產(chǎn)生電路分別在原始脈沖信號(hào)X的上升沿、下降沿分別產(chǎn)生0-15V的上升沿窄脈沖信號(hào)ON和下降沿窄脈沖信號(hào)OFF。電平移位電路0-15V的對(duì)上升沿窄脈沖信號(hào)ON和下降沿窄脈沖信號(hào)OFF進(jìn)行電平移位處理，產(chǎn)生600V-615V的電平移位信號(hào)C和電平移位信號(hào)D，傳送到高壓集成電路的高壓區(qū)；由RS觸發(fā)器將600V-615V的電平移位信號(hào)C和電平移位信號(hào)D進(jìn)行處理，還原成與原始脈沖信號(hào)X相位和波形一致但電壓范圍不一致的還原脈沖信號(hào)Ql，以實(shí)現(xiàn)對(duì)高壓區(qū)MOSFET或IGBT的驅(qū)動(dòng)。
[0004]可以理解地，電平移位電路用于將同一個(gè)芯片上將對(duì)地0-15V的窄脈沖信號(hào)ON和OFF轉(zhuǎn)換成對(duì)地600V-615V的電平移位信號(hào)C和D，以實(shí)現(xiàn)對(duì)高壓區(qū)MOSFET或IGBT的驅(qū)動(dòng)?？梢岳斫獾?，窄脈沖信號(hào)ON和OFF經(jīng)過電平移位電路時(shí)，由于環(huán)境影響和工藝生產(chǎn)差異可能產(chǎn)生共模噪聲干擾和差模噪聲干擾，噪聲干擾在電平移位信號(hào)C和D經(jīng)RS觸發(fā)器復(fù)合成還原信號(hào)Ql輸出時(shí)，會(huì)引起芯片系統(tǒng)的信號(hào)混亂，對(duì)應(yīng)用該高壓驅(qū)動(dòng)電路的芯片系統(tǒng)造成損壞。因此，為確保信號(hào)傳遞的準(zhǔn)確性，需在電位移位電路和RS觸發(fā)器之間設(shè)置濾波電路，用于將電平移位電路中產(chǎn)生的共模噪聲和差模噪聲濾除。
[0005]如圖1所示，現(xiàn)有濾波電路包括兩個(gè)一級(jí)反相器電路、兩個(gè)二極反相器電路和兩個(gè)或非門電路;其中，二極反相器電路由兩個(gè)一級(jí)反相器電路串聯(lián)而成。電平移位信號(hào)C經(jīng)一級(jí)反相器電路處理得到反相信號(hào)J，經(jīng)二級(jí)反相器電路處理得到反相信號(hào)F。電平移位信號(hào)D經(jīng)一級(jí)反相器電路處理得到反相信號(hào)E，經(jīng)二級(jí)反相器電路處理得到反相信號(hào)F。反相信號(hào)E和F經(jīng)或非門電路進(jìn)行或非處理后形成或非信號(hào)SI并輸出至RS觸發(fā)器的S端。反相信號(hào)G和J經(jīng)或非門電路進(jìn)行或非處理后形成或非信號(hào)Rl并輸出至RS觸發(fā)器的R端。RS觸發(fā)器對(duì)或非信號(hào)SI和Rl進(jìn)行還原，從RS觸發(fā)器的Q端輸出還原信號(hào)Ql。
[0006]現(xiàn)有濾波電路由不同閾值的反相器電路和或非門電路組成，在電平移位電路的NMOS管NI和NMOS管N2導(dǎo)通或關(guān)斷時(shí)，由于電平移位電路的MOS管關(guān)斷速度通常比較慢，但是開啟速度卻很快的開關(guān)特性，造成上升沿窄脈沖信號(hào)ON和下降沿窄脈沖信號(hào)OFF在傳遞時(shí)，翻轉(zhuǎn)時(shí)間較長(zhǎng)，上升沿窄脈沖信號(hào)ON和下降沿窄脈沖信號(hào)OFF的波形斜率較小，此時(shí)利用反相器電路不同的翻轉(zhuǎn)閾值，使反相器電路的輸出波形有一個(gè)小的時(shí)間差，這個(gè)時(shí)間差是該濾波電路的差模濾除能力。圖2為現(xiàn)有濾波電路的信號(hào)邏輯圖，該濾波電路的差模濾除能力受限于電平轉(zhuǎn)換電路的翻轉(zhuǎn)波形斜率影響，MOS管翻轉(zhuǎn)斜率大，該濾波電路差模濾除能力弱，反之則強(qiáng)。
[0007]現(xiàn)有濾波電路主要由反相器電路和或非門電路組成，通過或非門電路可以很好的濾除共模噪聲;對(duì)于差模噪聲，電平移位電路輸出的電平移位信號(hào)C和電平移位信號(hào)D有較小斜率的上升沿和下降沿，不同反相器電路的翻轉(zhuǎn)閾值的響應(yīng)時(shí)間不同，這個(gè)時(shí)間差就是其濾除差模的能力大小。電平移位電路中NMOS管NI和匪OS管N2的關(guān)斷速度較慢，而開啟速度較快，使得不同的翻轉(zhuǎn)閾值反相器電路之間響應(yīng)時(shí)間差較小，從而只能產(chǎn)生很小甚至不能產(chǎn)生差模濾除時(shí)間?？梢岳斫獾兀琋MOS管NI和NMOS管N2在快速開啟時(shí)如果不能濾除差模噪聲，從而對(duì)高壓驅(qū)動(dòng)電路對(duì)MOSFET或IGBT的驅(qū)動(dòng)造成影響。

【發(fā)明內(nèi)容】

[0008]本發(fā)明要解決的技術(shù)問題在于，針對(duì)現(xiàn)有高壓驅(qū)動(dòng)電路的濾波電路的差模濾波能力受限于電平移位電路的MOS管的開關(guān)速度，提供一種高壓驅(qū)動(dòng)電路的濾波電路和高壓驅(qū)動(dòng)電路。
[0009]本發(fā)明解決其技術(shù)問題所采用的技術(shù)方案是:一種高壓驅(qū)動(dòng)電路的濾波電路，包括第一反相器、第二反相器、第一延時(shí)濾波電路、第二延時(shí)濾波電路、第一或非門和第二或非門；
[0010]所述第一反相器用于對(duì)接收到的第一電平移位信號(hào)進(jìn)行反相處理，并輸出第一反相信號(hào)；
[0011]所述第二反相器用于對(duì)接收到的第二電平移位信號(hào)進(jìn)行反相處理，并輸出第二反相信號(hào)；
[0012]所述第一延時(shí)濾波電路用于對(duì)接收到所述第一反相信號(hào)進(jìn)行處理以輸出第一短延時(shí)信號(hào);并對(duì)接收到的所述第二反相信號(hào)進(jìn)行處理以輸出第二短延時(shí)信號(hào)；
[0013]所述第二延時(shí)濾波電路用于對(duì)接收到所述第二反相信號(hào)進(jìn)行處理以輸出第一長(zhǎng)延時(shí)信號(hào);并對(duì)接收到的所述第一反相信號(hào)進(jìn)行處理以輸出第二長(zhǎng)延時(shí)信號(hào)；
[0014]所述第一或非門用于對(duì)接收到的所述第一短延時(shí)信號(hào)和所述第一長(zhǎng)延時(shí)信號(hào)進(jìn)行或非處理，以輸出第一或非信號(hào)；
[0015]所述第二或非門用于對(duì)接收到的所述第二短延時(shí)信號(hào)和所述第二長(zhǎng)延時(shí)信號(hào)進(jìn)行或非處理，以輸出第二或非信號(hào)。
[0016]優(yōu)選地，所述第一延時(shí)濾波電路包括第一RC延時(shí)支路和第一反相支路；
[0017]所述第二延時(shí)濾波電路包括第二RC延時(shí)支路和第二反相支路；
[0018]所述第一反相支路與所述第二反相支路配合，以使第一反相信號(hào)處理后的第一短延時(shí)信號(hào)和第一長(zhǎng)延時(shí)信號(hào)反相，并使第二反相信號(hào)處理后的第二短延時(shí)信號(hào)和第二長(zhǎng)延時(shí)信號(hào)反相。
[0019]優(yōu)選地，所述第一 RC延時(shí)支路包括第一延時(shí)PMOS管、第一延時(shí)NMOS管、第一延時(shí)電阻和第一延時(shí)電容;所述第一延時(shí)PMOS管和所述第一延時(shí)NMOS管的柵極分別接信號(hào)輸入端，漏極分別連接在所述第一延時(shí)電阻的兩端;第一延時(shí)PMOS管的漏極與所述第一延時(shí)電阻之間接信號(hào)輸出端;所述第一延時(shí)電容一端連接在所述第一延時(shí)PMOS管的漏極與所述第一延時(shí)電阻之間，另一端接地。
[0020]優(yōu)選地，所述第二 RC延時(shí)支路包括第二延時(shí)PMOS管、第二延時(shí)NMOS管、第二延時(shí)電阻和第二延時(shí)電容;所述第二延時(shí)PMOS管和所述第二延時(shí)NMOS管的柵極分別接信號(hào)輸入端，漏極分別連接在所述第二延時(shí)電阻的兩端;第二延時(shí)NMOS管的漏極與所述第二延時(shí)電阻之間接信號(hào)輸出端;所述第二延時(shí)電容一端連接在所述第二延時(shí)NMOS管與所述第二延時(shí)電阻之間，另一端接地。
[0021]優(yōu)選地，所述第一反相支路包括一級(jí)反相器，所述第二反相支路包括二級(jí)反相器；
[0022]或者，所述第一反相支路包括二級(jí)反相器，所述第二反相支路包括一級(jí)反相器；
[0023]其中，所述二級(jí)反相器包括串聯(lián)的兩個(gè)所述一級(jí)反相器，每一所述一級(jí)反相器包括一反相PMOS管和一反相NMOS管，所述反相PMOS管和所述反相NMOS管的柵極分別接信號(hào)輸入端，漏極分別接信號(hào)輸出端。
[0024]本發(fā)明還提供一種高壓驅(qū)動(dòng)電路，包括窄脈沖信號(hào)產(chǎn)生電路、電平移位電路、所述濾波電路和RS觸發(fā)器；
[0025]所述窄脈沖信號(hào)產(chǎn)生電路用于接收原始脈沖信號(hào)，并輸出上升沿窄脈沖信號(hào)和下降沿窄脈沖信號(hào)；
[0026]所述電平移位電路用于對(duì)所述上升沿窄脈沖信號(hào)進(jìn)行電平移位處理，以形成所述第一電平移位信號(hào)；并用于對(duì)所述下降沿窄脈沖信號(hào)進(jìn)行電平移位處理，以形成所述第二電平移位信號(hào)；
[0027]所述RS觸發(fā)器包括S端、R端和Q端;所述S端用于接收所述第一或非信號(hào)，所述R端用于接收所述第二或非信號(hào)，所述Q端用于輸出所述原始脈沖信號(hào)對(duì)應(yīng)的還原脈沖信號(hào)。
[0028]優(yōu)選地，所述電平移位電路包括第一移位支路和第二移位支路；
[0029]所述第一移位支路包括第一移位NMOS管、第一移位電阻和第一鉗位二極管;所述第一移位NMOS管的柵極與所述窄脈沖信號(hào)產(chǎn)生電路相連，漏極與所述第一移位電阻相連，源極接公共端;所述第一鉗位二極管與所述第一移位電阻并聯(lián)；
[0030]所述第二移位支路包括第二移位NMOS管、第二移位電阻和第二鉗位二極管;所述第二移位NMOS管的柵極與所述窄脈沖信號(hào)產(chǎn)生電路相連，漏極與所述第二移位電阻相連，源極接公共端;所述第二鉗位二極管與所述第二移位電阻并聯(lián)。
[0031]優(yōu)選地，所述高壓驅(qū)動(dòng)電路還包括與所述RS觸發(fā)器相連的電流放大電路。
[0032]優(yōu)選地，所述電流放大電路包括第三反相器、第一放大NMOS管和第二放大NMOS管；所述第三反相器的輸入端與所述RS觸發(fā)器的Q端相連，輸出端與所述第二放大NMOS管的柵極相連;所述第二放大匪OS管的源極接低電位供應(yīng)端VS，漏極與所述第一放大WOS管的源極相連;所述第一放大NMOS管的柵極與所述RS觸發(fā)器的Q端相連，漏極接高電位供應(yīng)端VB。
[0033]本發(fā)明與現(xiàn)有技術(shù)相比具有如下優(yōu)點(diǎn):本發(fā)明所提供的濾波電路可產(chǎn)生一確定的差模噪聲濾除時(shí)間，不受電平移位電路中MOS管開關(guān)速度的影響，有準(zhǔn)確的差模噪聲濾除能力，在濾除共模噪聲的同時(shí)可濾除共模噪聲前沿的差模噪聲和共模噪聲后沿的差模噪聲，大大改善差模噪聲的濾除能力，提高噪聲濾除效率，防止噪聲干擾而導(dǎo)致電路邏輯不能正常工作。
【附圖說明】
[0034]下面將結(jié)合附圖及實(shí)施例對(duì)本發(fā)明作進(jìn)一步說明，附圖中:
[0035]圖1是現(xiàn)有尚壓驅(qū)動(dòng)電路的電路原理圖。
[0036]圖2是現(xiàn)有高壓驅(qū)動(dòng)電路的信號(hào)邏輯圖。
[0037]圖3是本發(fā)明一實(shí)施例中的高壓驅(qū)動(dòng)電路的電路原理圖。
[0038]圖4是本發(fā)明一實(shí)施例中的高壓驅(qū)動(dòng)電路的信號(hào)邏輯圖。
[0039 ]圖5是本發(fā)明一實(shí)施例中的第一延時(shí)濾波電路的電路原理圖。
[0040]圖6是本發(fā)明一實(shí)施例中的第二延時(shí)濾波電路的電路原理圖。
[0041]圖中:10、窄脈沖信號(hào)產(chǎn)生電路;20、電平移位電路;30、濾波電路;31、第一反相器；32、第二反相器;33、第一延時(shí)濾波電路;331、第一 RC延時(shí)支路;332、第一反相支路;34、第二延時(shí)濾波電路;341、第二RC延時(shí)支路;342、第二反相支路;35、第一或非門；36、第二或非門；40、RS觸發(fā)器;50、電流放大電路;51、第三反相器。
【具體實(shí)施方式】
[0042]為了對(duì)本發(fā)明的技術(shù)特征、目的和效果有更加清楚的理解，現(xiàn)對(duì)照附圖詳細(xì)說明本發(fā)明的【具體實(shí)施方式】。
[0043]圖3和圖4分別示出本實(shí)施例中的高壓驅(qū)動(dòng)電路電路原理圖和信號(hào)邏輯圖。該高壓驅(qū)動(dòng)電路包括窄脈沖信號(hào)產(chǎn)生電路10、電平移位電路20、濾波電路30和RS觸發(fā)器40和電流放大電路50。
[0044]窄脈沖信號(hào)產(chǎn)生電路10的輸入端用于接收0-15V的原始脈沖信號(hào)X，在0-15V的原始脈沖信號(hào)X的上升沿和下降沿分別產(chǎn)生上升沿窄脈沖信號(hào)ON和下降沿窄脈沖信號(hào)0FF，并通過與電平移位電路20相連的輸出端輸出上升沿窄脈沖信號(hào)ON和下降沿窄脈沖信號(hào)OFF。
[0045]電平移位電路20用于對(duì)上升沿窄脈沖信號(hào)ON進(jìn)行電平移位處理，以形成第一電平移位信號(hào)C;并用于對(duì)下降沿窄脈沖信號(hào)OFF進(jìn)行電平移位處理，以形成第二電平移位信號(hào)D。可以理解地，電平移位電路20用于將0-15V的上升沿窄脈沖信號(hào)ON和下降沿窄脈沖信號(hào)OFF分別轉(zhuǎn)換成600-615V的第一電平移位信號(hào)C和第二電平移位信號(hào)D?？梢岳斫獾?，在電平移位電路20對(duì)上升沿窄脈沖信號(hào)ON和下降沿窄脈沖信號(hào)OFF進(jìn)行電平移位處理過程中，由于環(huán)境影響和工藝生產(chǎn)差異可能產(chǎn)生共模噪聲干擾和差模噪聲干擾。
[0046]如圖1所示，電平移位電路20包括用于對(duì)上升沿窄脈沖信號(hào)ON進(jìn)行電平移位處理以形成第一電平移位信號(hào)C的第一移位支路和用于對(duì)下降沿窄脈沖信號(hào)OFF進(jìn)行電平移位處理以形成第二電平移位信號(hào)D的第二移位支路。
[0047]第一移位支路包括第一移位NMOS管N21、第一移位電阻R21和第一鉗位二極管D21。第一移位NMOS管N21的柵極與窄脈沖信號(hào)產(chǎn)生電路10的一輸出端相連，用于接收上升沿窄脈沖信號(hào)0N;第一移位NMOS管N21的漏極與第一移位電阻R21相連，第一移位NMOS管N21的源極接公共端COM。其中，第一移位電阻R21的另一端與高電位供應(yīng)端VB相連?？梢岳斫獾?，當(dāng)上升沿窄脈沖信號(hào)ON控制第一移位NMOS管N21導(dǎo)通時(shí)，第一移位電阻R21與第一移位NMOS管N21相連的一端的電壓值由VB端的電壓值被拉低至公共端COM的電壓值，并輸出第一電平移位信號(hào)C，以實(shí)現(xiàn)0-15V的上升沿窄脈沖信號(hào)ON到600V-615V的第一電平移位信號(hào)C的轉(zhuǎn)換。由于第一移位NMOS管N21的的開關(guān)特性，使得第一電平移位信號(hào)C相對(duì)于上升沿窄脈沖信號(hào)ON翻轉(zhuǎn)，且具有一定斜率的上升沿和下降沿。此時(shí)，第一電平移位信號(hào)C與上升沿窄脈沖信號(hào)ON的相位相反、波形不一致且其電壓范圍不一致。其中，第一鉗位二極管D21與第一移位電阻R21并聯(lián)，以保證第一電平移位信號(hào)C的電壓值在預(yù)設(shè)范圍內(nèi)，如600V-615V。
[0048]第二移位支路包括第二移位匪OS管N22、第二移位電阻R22和第二鉗位二極管D22。第二移位NMOS管N22的柵極與窄脈沖信號(hào)產(chǎn)生電路10的另一輸出端相連，用于接收下降沿窄脈沖信號(hào)OFF;第二移位匪OS管N22的漏極與第二移位電阻R22相連;第二移位匪OS管N22的源極接公共端COM。其中，第二移位電阻R22的另一端與高電位供應(yīng)端VB相連?？梢岳斫獾兀?dāng)下降沿窄脈沖信號(hào)OFF控制第二移位NMOS管N22導(dǎo)通時(shí)，第二移位電阻R22與第二移位NMOS管N22相連的一端的電壓值由公共端COM的電壓值被拉升至VB端的電壓值，并輸出第二電平移位信號(hào)D，以實(shí)現(xiàn)0-15V的下降沿窄脈沖信號(hào)OFF到600V-615V的第二電平移位信號(hào)D的轉(zhuǎn)換。由于第二移位NMOS管N22的開關(guān)特性，使得第二電平移位信號(hào)D相對(duì)于下降沿窄脈沖信號(hào)OFF翻轉(zhuǎn)，且具有一定斜率的上升沿和下降沿。此時(shí)，第二電平移位信號(hào)D與下降沿窄脈沖信號(hào)OFF相位相反、波形不一致且其電壓范圍不一致。其中，第二鉗位二極管D22與第二移位電阻R22并聯(lián)，以保證第二電平移位信號(hào)D的電壓值在預(yù)設(shè)范圍內(nèi)，如600V-615V。
[0049]如圖3所示，濾波電路30包括第一反相器31、第二反相器32、第一延時(shí)濾波電路33、第二延時(shí)濾波電路34、第一或非門35和第二或非門36。可以理解地，濾波電路30用于濾除上升沿窄脈沖信號(hào)ON電平移位至第一電平移位信號(hào)C或下降沿窄脈沖信號(hào)OFF電平移位至第二電平移位信號(hào)D過程中產(chǎn)生的共模噪聲和差模噪聲。該共模噪聲和差模噪聲由于第一移位NMOS管N21或第二移位匪OS管N22關(guān)斷速度慢而開啟速度快，在上升沿窄脈沖信號(hào)ON或下降沿窄脈沖信號(hào)OFF傳遞過程中，翻轉(zhuǎn)時(shí)間較長(zhǎng)，第一電平移位信號(hào)C和第二電平移位信號(hào)D的上升沿和下降沿的波形斜率較小，差模濾除能力較差而產(chǎn)生的。
[0050]第一反相器31用于對(duì)接收到的第一電平移位信號(hào)C進(jìn)行反相處理(即翻轉(zhuǎn)處理)，得到與第一電平移位信號(hào)C相位相反且電壓范圍一致的第一反相信號(hào)K并輸出。具體地，第一反相器31分別與一第一延時(shí)濾波電路33和一第二延時(shí)濾波電路34相連，以將第一電平移位信號(hào)C對(duì)應(yīng)的第一反相信號(hào)K分別輸入至第一延時(shí)濾波電路33和第二延時(shí)濾波電路34進(jìn)行延時(shí)濾波處理，以得到第一短延時(shí)信號(hào)N和第二長(zhǎng)延時(shí)信號(hào)M。
[0051]第二反相器32用于對(duì)接收到的第二電平移位信號(hào)D進(jìn)行反相處理(即翻轉(zhuǎn)處理)，得到與第二電平移位信號(hào)D相位相反且電壓范圍一致的第二反相信號(hào)L并輸出。具體地，第二反相器32分別與一第一延時(shí)濾波電路33和一第二延時(shí)濾波電路34相連，以將第二電平移位信號(hào)D對(duì)應(yīng)的第二反相信號(hào)L分別輸入至第一延時(shí)濾波電路33和第二延時(shí)濾波電路34進(jìn)行延時(shí)濾波處理，以得到第二短延時(shí)信號(hào)I和第一長(zhǎng)延時(shí)信號(hào)H。
[0052]第一延時(shí)濾波電路33的一輸入端與第一反相器31相連，用于對(duì)接收到的第一反相信號(hào)K進(jìn)行處理以輸出第一短延時(shí)信號(hào)N。本實(shí)施例中，第一反相信號(hào)K與第一短延時(shí)信號(hào)N相位相反、電壓范圍一致，且第一短延時(shí)信號(hào)N的下降沿滯后于第一反相信號(hào)K的上升沿。
[0053]第一延時(shí)濾波電路33的另一輸入端與第二反相器32相連，用于對(duì)接收到的第二反相信號(hào)L進(jìn)行處理以輸出第二短延時(shí)信號(hào)I。本實(shí)施例中，第二反相信號(hào)L與第二短延時(shí)信號(hào)I的相位相反、電壓范圍一致，且第二短延時(shí)信號(hào)I的下降沿滯后于第二反相信號(hào)L的上升沿。
[0054]第二延時(shí)濾波電路34的一輸入端與第一反相器31相連，用于對(duì)接收到的第一反相信號(hào)K進(jìn)行處理以輸出第二長(zhǎng)延時(shí)信號(hào)M。本實(shí)施例中，第二反相信號(hào)L與第二長(zhǎng)延時(shí)信號(hào)M相位相同、電壓范圍一致，且第二長(zhǎng)延時(shí)信號(hào)M的下降沿滯后于第一反相信號(hào)K的下降沿。
[0055]第二延時(shí)濾波電路34的另一輸入端與第二反相器32相連，用于對(duì)接到的第二反相信號(hào)L進(jìn)行處理以輸出第一長(zhǎng)延時(shí)信號(hào)H。本實(shí)施例中，第二反相信號(hào)L與第一長(zhǎng)延時(shí)信號(hào)H相位相同、電壓范圍一致，且第一長(zhǎng)延時(shí)信號(hào)H的下降沿滯后于第二反相信號(hào)L的下降沿。
[0056]第一或非門35用于對(duì)接收到的第一短延時(shí)信號(hào)N和第一長(zhǎng)延時(shí)信號(hào)H進(jìn)行或非處理，以輸出第一或非信號(hào)S2。可以理解地，第一反相信號(hào)K經(jīng)過第一延時(shí)濾波電路33處理得到第一短延時(shí)信號(hào)N，第二反相信號(hào)L經(jīng)過第二延時(shí)濾波電路34處理處理得到第一長(zhǎng)延時(shí)信號(hào)H。其中，第一短延時(shí)信號(hào)N和第一長(zhǎng)延時(shí)信號(hào)H相位相反、電壓范圍一致，且第一短延時(shí)信號(hào)N的下降沿滯后于第一長(zhǎng)延時(shí)信號(hào)H的上升沿，第一長(zhǎng)延時(shí)信號(hào)H的下降沿滯后于第一短延時(shí)信號(hào)N的上升沿。如圖4所示，第一短延時(shí)信號(hào)N與第一長(zhǎng)延時(shí)信號(hào)H的信號(hào)邏輯圖中重疊的部分為共模噪聲；當(dāng)共模噪聲產(chǎn)生時(shí)，第一長(zhǎng)延時(shí)信號(hào)H的上升沿與第一短延時(shí)信號(hào)N的下降沿之間(即共模噪聲的前沿)、第一短延時(shí)信號(hào)N的上升沿與第一長(zhǎng)延時(shí)信號(hào)H的下降沿之間(即共模噪聲的后沿)存在的時(shí)間差，即為差模噪聲。第一或非門35對(duì)第一短延時(shí)信號(hào)N和第一長(zhǎng)延時(shí)信號(hào)H進(jìn)行或非處理，以將電平移位電路20對(duì)上升沿窄脈沖信號(hào)ON進(jìn)行電平移位處理過程中形成的共模噪聲和差模噪聲濾除，以得到第一或非信號(hào)S2。
[0057]第二或非門36用于對(duì)接收到的第二短延時(shí)信號(hào)I和第二長(zhǎng)延時(shí)信號(hào)M進(jìn)行或非處理，以輸出第二或非信號(hào)R2?？梢岳斫獾?，第一反相信號(hào)K經(jīng)過第一延時(shí)濾波電路33處理得到第二短延時(shí)信號(hào)I，第二反相信號(hào)L經(jīng)過第二延時(shí)濾波電路34處理得到第二長(zhǎng)延時(shí)信號(hào)M。其中，第二短延時(shí)信號(hào)I與第二長(zhǎng)延時(shí)信號(hào)M相位相反、電壓范圍一致，且第二短延時(shí)信號(hào)I的下降沿滯后于第二長(zhǎng)延時(shí)信號(hào)M的上升沿，第二長(zhǎng)延時(shí)信號(hào)M的下降沿滯后于第二短延時(shí)信號(hào)I的上升沿。如圖4所示，第二短延時(shí)信號(hào)I與第二長(zhǎng)延時(shí)信號(hào)M的信號(hào)邏輯圖中重疊的部分為共模噪聲；當(dāng)共模噪聲產(chǎn)生時(shí)，第二長(zhǎng)延時(shí)信號(hào)M的上升沿與第二短延時(shí)信號(hào)I的下降沿之間(即共模噪聲的前沿)、第二短延時(shí)信號(hào)的上升沿與第二長(zhǎng)延時(shí)信號(hào)的下降沿之間(即共模噪聲的后沿)存在的時(shí)間差，即為差模噪聲。第二或非門36對(duì)第二短延時(shí)信號(hào)I和第二長(zhǎng)延時(shí)信號(hào)M進(jìn)行或非處理，以將電平移位電路20對(duì)下降沿窄脈沖信號(hào)OFF進(jìn)行電平移位過程中形成的共模噪聲和差模噪聲濾除，以得到第二或非信號(hào)R2。
[0058]如圖5所示，第一延時(shí)濾波電路33包括串聯(lián)的第一RC延時(shí)支路331和第一反相支路332。其中，第一RC延時(shí)支路331包括第一延時(shí)PMOS管P31、第一延時(shí)NMOS管N31、第一延時(shí)電阻R31和第一延時(shí)電容C31。第一延時(shí)PMOS管P31和第一延時(shí)NMOS管N31的柵極分別接信號(hào)輸入端IN，分別用于接第一反相信號(hào)K或第二反相信號(hào)L。第一延時(shí)PMOS管P31和第一延時(shí)NMOS管N31的漏極分別連接在第一延時(shí)電阻R31的兩端。第一延時(shí)PMOS管P31的漏極與第一延時(shí)電阻R31之間接信號(hào)輸出端，即與第一反相支路332的輸入端相連。第一延時(shí)電容C31—端連接在第一延時(shí)PMOS管P31的漏極與第一延時(shí)電阻R31之間，另一端接地。
[0059]如圖5所示，當(dāng)信號(hào)輸入端IN輸入高電平信號(hào)時(shí)，第一延時(shí)PMOS管P31關(guān)斷而第一延時(shí)匪OS管N31導(dǎo)通;第一延時(shí)電容C31通過第一延時(shí)電阻R31和第一延時(shí)NMOS管N31放電，信號(hào)流經(jīng)第一延時(shí)匪OS管N31、第一延時(shí)電阻R31和第一反相支路332至信號(hào)輸出端OUT。當(dāng)信號(hào)輸入端IN輸入低電平信號(hào)時(shí)，第一延時(shí)PMOS管P31導(dǎo)通而第一延時(shí)NMOS管N31關(guān)斷，第一延時(shí)PMOS管P31向第一延時(shí)電容C31充電，信號(hào)流經(jīng)第一延時(shí)PMOS管P31和第一反相支路332至信號(hào)輸出端OUT?？梢岳斫獾兀谝谎訒r(shí)電阻R31起限流作用，在第一延時(shí)電容C31放電時(shí)起減緩信號(hào)下降速度的作用，即使信號(hào)輸入端IN輸入的信號(hào)從低電平-高電平跳變時(shí)，使輸出上升沿延時(shí);并保持從高電平-低電平跳變時(shí)下降沿與從信號(hào)輸入端IN輸入的信號(hào)的下降沿一致。
[0060]如圖6所示，第二延時(shí)濾波電路34包括串聯(lián)的第二 RC延時(shí)支路341和第二反相支路342。其中，第二RC延時(shí)支路341包括第二延時(shí)PMOS管P32、第二延時(shí)NMOS管N32、第二延時(shí)電阻R32和第二延時(shí)電容C32。第二延時(shí)PMOS管P32和第二延時(shí)NMOS管N32的柵極分別接信號(hào)輸入端IN，用于接收第一反相信號(hào)K和第二反相信號(hào)L;第二延時(shí)PMOS管P32和第二延時(shí)NMOS管N32的漏極分別連接在第二延時(shí)電阻R32的兩端;第二延時(shí)NMOS管N32的漏極與第二延時(shí)電阻R32之間接信號(hào)輸出端，即與第二反相支路342的輸入端相連。第二延時(shí)電容C32—端連接在第二延時(shí)NMOS管N32與第二延時(shí)電阻R32之間，另一端接地。
[0061 ]如圖6所示，當(dāng)信號(hào)輸入端IN輸入高電平信號(hào)時(shí)，第二延時(shí)PMOS管P32關(guān)斷而第二延時(shí)NMOS管N32導(dǎo)通；第二延時(shí)電容C32通過第二延時(shí)NMOS管N32放電，信號(hào)流經(jīng)第二延時(shí)NMOS管N32和第二反相支路342至信號(hào)輸出端OUT。當(dāng)信號(hào)輸入端IN輸入低電平信號(hào)時(shí)，第二延時(shí)PMOS管P32導(dǎo)通而第二延時(shí)NMOS管N32關(guān)斷;第二延時(shí)電容C32通過第二延時(shí)電阻R32和第二延時(shí)PMOS管P32充電，信號(hào)流經(jīng)第二延時(shí)PMOS管P32、第二延時(shí)電阻R32和第二反相支路342至信號(hào)輸出端OUT。可以理解地，第二延時(shí)電阻R32起限流作用，在第二延時(shí)電容C32充電時(shí)起減緩信號(hào)上升速度的作用；即使信號(hào)輸入端IN輸入的信號(hào)從高電平-低電平跳變時(shí)，使輸出下降沿延時(shí);并保持從低電平-高電平跳變時(shí)上升沿與從信號(hào)輸入端IN輸入的信號(hào)的上升沿一致。
[0062]可以理解地，在第一延時(shí)濾波電路33中設(shè)有第一反相支路332，以使從第一RC延時(shí)支路331中輸出的信號(hào)在傳輸過程保持陡直，在整個(gè)系統(tǒng)中保證信號(hào)傳遞時(shí)效的一致性。在第二延時(shí)濾波電路34中設(shè)有第二反相支路342，以使從第二RC延時(shí)支路341中輸出的信號(hào)在傳輸過程中保持陡直，在整個(gè)系統(tǒng)中保證信號(hào)傳遞時(shí)效的一致性。其中，第一反相支路332與第二反相支路342配合，可使第一反相信號(hào)K處理后的第一短延時(shí)信號(hào)N和第一長(zhǎng)延時(shí)信號(hào)H反相，從而使得第一短延時(shí)信號(hào)N和第一長(zhǎng)延時(shí)信號(hào)H通過第一或非門35進(jìn)行或非處理后可濾除其中的共模噪聲和差模噪聲。第一反相支路332和第二反相支路342的配合，可使第二反相信號(hào)L處理后的第二短延時(shí)信號(hào)I和第二長(zhǎng)延時(shí)信號(hào)M反相，從而使得第二短延時(shí)信號(hào)I和第二長(zhǎng)延時(shí)信號(hào)M通過第二或非門36進(jìn)行或非處理后可濾除其中的共模噪聲和差模噪聲。
[0063]本實(shí)施例中，第一反相支路332包括一級(jí)反相器，第二反相支路342包括二級(jí)反相器，其中，二級(jí)反相器包括串聯(lián)的兩個(gè)一級(jí)反相器?？梢岳斫獾?，第一反相支路332設(shè)有一級(jí)反相器，而第二反相支路342設(shè)有串聯(lián)的兩個(gè)一級(jí)反相器，使得經(jīng)第一反相支路332和第二反相支路342處理后的兩個(gè)信號(hào)相位相反。本實(shí)施例中，第一反相信號(hào)K經(jīng)第一延時(shí)濾波電路33處理后的第一短延時(shí)信號(hào)N與經(jīng)第二延時(shí)濾波電路34處理后的第二長(zhǎng)延時(shí)信號(hào)M的相位相反。相應(yīng)地，第二反相信號(hào)L經(jīng)第一延時(shí)濾波電路33處理后的第二短延時(shí)信號(hào)I與經(jīng)第二延時(shí)濾波電路34處理后的第一長(zhǎng)延時(shí)信號(hào)H的相位相反。可以理解地，也可以使第一反相支路332包括二級(jí)反相器，相應(yīng)地，第二反相支路342包括一級(jí)反相器。
[0064]具體地，每一個(gè)一級(jí)反相器包括一反相PMOS管POl和一反相匪OS管NOl，反相PMOS管POl和反相WOS管NOl的柵極分別接信號(hào)輸入端，漏極分別接信號(hào)輸出端。當(dāng)信號(hào)輸入端輸入高電平信號(hào)時(shí)，反相PMOS管POl關(guān)斷而反相匪OS管NOl導(dǎo)通；當(dāng)信號(hào)輸入端輸入低電平信號(hào)時(shí)，反相PMOS管PO I導(dǎo)通而反相匪OS管NO I關(guān)斷；從而實(shí)現(xiàn)對(duì)信號(hào)輸入端輸入的信號(hào)反相處理。
[0065]濾波電路30可產(chǎn)生一確定的差模噪聲濾除時(shí)間，不受電平移位電路20中第一移位WOS管N21和第二移位匪OS管N22開關(guān)速度的影響，有準(zhǔn)確的差模噪聲濾除能力，在濾除共模噪聲的同時(shí)可濾除共模噪聲前沿的差模噪聲和共模噪聲后沿的差模噪聲，大大改善差模噪聲的濾除能力，提高噪聲濾除效率，防止噪聲干擾而導(dǎo)致電路邏輯不能正常工作。
[0066]RS觸發(fā)器40包括S端、R端和Q端；其中，S端與第一或非門35相連，用于接收所述第一或非信號(hào)S2;R端與第二或非門36相連，用于接收第二或非信號(hào)R2，Q端為輸出端，用于輸出原始脈沖信號(hào)X對(duì)應(yīng)的還原脈沖信號(hào)Q2。可以理解地，RS觸發(fā)器40用于接收第一或非信號(hào)S2和第二或非信號(hào)R2，以將原始脈沖信號(hào)X還原，得到與原始脈沖信號(hào)X對(duì)應(yīng)的對(duì)地的600V-615V干凈的還原脈沖信號(hào)Q2。其中，還原脈沖信號(hào)Q2與原始脈沖信號(hào)X相位一致，波形一致，但電壓范圍不一致;原始脈沖信號(hào)X的電壓范圍為0-15V，而還原脈沖信號(hào)Q2為600V-615V，以驅(qū)動(dòng)MOSFET或IGBT。
[0067]電流放大電路50與RS觸發(fā)器40相連，用于對(duì)RS觸發(fā)器40輸出的還原脈沖信號(hào)Q2進(jìn)行信號(hào)放大處理，以輸出驅(qū)動(dòng)MOSFET或IGBT。具體地，電流放大電路50包括第三反相器51、第一放大NMOS管N51和第二放大NMOS管N52。其中，第三反相器51的輸入端與RS觸發(fā)器40的Q端相連，輸出端與第二放大WOS管N52的柵極相連。第二放大匪OS管N52的源極接低電位供應(yīng)端VS，漏極與第一放大NMOS管N51的源極相連。第一放大匪OS管N51的柵極與RS觸發(fā)器40的Q端相連，漏極接高電位供應(yīng)端VB?？梢岳斫獾?，第三反相器51的電路結(jié)構(gòu)與一級(jí)反相器的電路結(jié)構(gòu)相同，包括一反相PMOS管PO I和一反相NMOS管NO I，反相PMOS管PO I和反相NMOS管NOl的柵極分別接信號(hào)輸入端，漏極分別接信號(hào)輸出端。
[0068]電流放大電路50的工作原理如下:當(dāng)還原脈沖信號(hào)Q2為高電平時(shí)，第一放大匪OS管N51導(dǎo)通，并對(duì)還原脈沖信號(hào)Q2進(jìn)行電流放大處理;此時(shí)第三反相器51對(duì)高電平的還原脈沖信號(hào)Q2進(jìn)行反相處理以輸出低電平，使得第二放大匪OS管N52關(guān)斷。當(dāng)還原脈沖信號(hào)Q2為低電平時(shí)，第一放大NMOS管N51關(guān)斷;此時(shí)第三反相器51對(duì)低電平的還原脈沖信號(hào)Q2進(jìn)行反相處理以輸出高電平，使得第二放大NMOS管N52導(dǎo)通，并對(duì)還原脈沖信號(hào)Q2進(jìn)行電流放大處理。
[0069]本發(fā)明是通過上述具體實(shí)施例進(jìn)行說明的，本領(lǐng)域技術(shù)人員應(yīng)當(dāng)明白，在不脫離本發(fā)明范圍的情況下，還可以對(duì)本發(fā)明進(jìn)行各種變換和等同替代。另外，針對(duì)特定情形或具體情況，可以對(duì)本發(fā)明做各種修改，而不脫離本發(fā)明的范圍。因此，本發(fā)明不局限于所公開的具體實(shí)施例，而應(yīng)當(dāng)包括落入本發(fā)明權(quán)利要求范圍內(nèi)的全部實(shí)施方式。
【主權(quán)項(xiàng)】
1.一種高壓驅(qū)動(dòng)電路的濾波電路，其特征在于，包括第一反相器、第二反相器、第一延時(shí)濾波電路、第二延時(shí)濾波電路、第一或非門和第二或非門； 所述第一反相器用于對(duì)接收到的第一電平移位信號(hào)進(jìn)行反相處理，并輸出第一反相信號(hào)； 所述第二反相器用于對(duì)接收到的第二電平移位信號(hào)進(jìn)行反相處理，并輸出第二反相信號(hào)； 所述第一延時(shí)濾波電路用于對(duì)接收到所述第一反相信號(hào)進(jìn)行處理以輸出第一短延時(shí)信號(hào);并對(duì)接收到的所述第二反相信號(hào)進(jìn)行處理以輸出第二短延時(shí)信號(hào)； 所述第二延時(shí)濾波電路用于對(duì)接收到所述第二反相信號(hào)進(jìn)行處理以輸出第一長(zhǎng)延時(shí)信號(hào);并對(duì)接收到的所述第一反相信號(hào)進(jìn)行處理以輸出第二長(zhǎng)延時(shí)信號(hào)； 所述第一或非門用于對(duì)接收到的所述第一短延時(shí)信號(hào)和所述第一長(zhǎng)延時(shí)信號(hào)進(jìn)行或非處理，以輸出第一或非信號(hào)； 所述第二或非門用于對(duì)接收到的所述第二短延時(shí)信號(hào)和所述第二長(zhǎng)延時(shí)信號(hào)進(jìn)行或非處理，以輸出第二或非信號(hào)。2.根據(jù)權(quán)利要求1所述的高壓驅(qū)動(dòng)電路的濾波電路，其特征在于，所述第一延時(shí)濾波電路包括第一 RC延時(shí)支路和第一反相支路； 所述第二延時(shí)濾波電路包括第二 RC延時(shí)支路和第二反相支路； 所述第一反相支路與所述第二反相支路配合，以使第一反相信號(hào)處理后的第一短延時(shí)信號(hào)和第一長(zhǎng)延時(shí)信號(hào)反相，并使第二反相信號(hào)處理后的第二短延時(shí)信號(hào)和第二長(zhǎng)延時(shí)信號(hào)反相。3.根據(jù)權(quán)利要求2所述的高壓驅(qū)動(dòng)電路的濾波電路，其特征在于，所述第一RC延時(shí)支路包括第一延時(shí)PMOS管、第一延時(shí)NMOS管、第一延時(shí)電阻和第一延時(shí)電容;所述第一延時(shí)PMOS管和所述第一延時(shí)NMOS管的柵極分別接信號(hào)輸入端，漏極分別連接在所述第一延時(shí)電阻的兩端;第一延時(shí)PMOS管的漏極與所述第一延時(shí)電阻之間接信號(hào)輸出端;所述第一延時(shí)電容一端連接在所述第一延時(shí)PMOS管的漏極與所述第一延時(shí)電阻之間，另一端接地。4.根據(jù)權(quán)利要求2所述的高壓驅(qū)動(dòng)電路的濾波電路，其特征在于，所述第二RC延時(shí)支路包括第二延時(shí)PMOS管、第二延時(shí)NMOS管、第二延時(shí)電阻和第二延時(shí)電容;所述第二延時(shí)PMOS管和所述第二延時(shí)NMOS管的柵極分別接信號(hào)輸入端，漏極分別連接在所述第二延時(shí)電阻的兩端;第二延時(shí)NMOS管的漏極與所述第二延時(shí)電阻之間接信號(hào)輸出端;所述第二延時(shí)電容一端連接在所述第二延時(shí)NMOS管與所述第二延時(shí)電阻之間，另一端接地。5.根據(jù)權(quán)利要求2所述的高壓驅(qū)動(dòng)電路的濾波電路，其特征在于，所述第一反相支路包括一級(jí)反相器，所述第二反相支路包括二級(jí)反相器； 或者，所述第一反相支路包括二級(jí)反相器，所述第二反相支路包括一級(jí)反相器； 其中，所述二級(jí)反相器包括串聯(lián)的兩個(gè)所述一級(jí)反相器，每一所述一級(jí)反相器包括一反相PMOS管和一反相匪OS管，所述反相PMOS管和所述反相NMOS管的柵極分別接信號(hào)輸入端，漏極分別接信號(hào)輸出端。6.—種高壓驅(qū)動(dòng)電路，其特征在于，包括窄脈沖信號(hào)產(chǎn)生電路、電平移位電路、權(quán)利要求1-5任一項(xiàng)所述濾波電路和RS觸發(fā)器； 所述窄脈沖信號(hào)產(chǎn)生電路用于接收原始脈沖信號(hào)，并輸出上升沿窄脈沖信號(hào)和下降沿窄脈沖信號(hào)； 所述電平移位電路用于對(duì)所述上升沿窄脈沖信號(hào)進(jìn)行電平移位處理，以形成所述第一電平移位信號(hào);并用于對(duì)所述下降沿窄脈沖信號(hào)進(jìn)行電平移位處理，以形成所述第二電平移位信號(hào)； 所述RS觸發(fā)器包括S端、R端和Q端;所述S端用于接收所述第一或非信號(hào)，所述R端用于接收所述第二或非信號(hào)，所述Q端用于輸出所述原始脈沖信號(hào)對(duì)應(yīng)的還原脈沖信號(hào)。7.根據(jù)權(quán)利要求5所述的高壓驅(qū)動(dòng)電路，其特征在于，所述電平移位電路包括第一移位支路和第二移位支路； 所述第一移位支路包括第一移位NMOS管、第一移位電阻和第一鉗位二極管;所述第一移位NMOS管的柵極與所述窄脈沖信號(hào)產(chǎn)生電路相連，漏極與所述第一移位電阻相連，源極接公共端;所述第一鉗位二極管與所述第一移位電阻并聯(lián)； 所述第二移位支路包括第二移位NMOS管、第二移位電阻和第二鉗位二極管;所述第二移位NMOS管的柵極與所述窄脈沖信號(hào)產(chǎn)生電路相連，漏極與所述第二移位電阻相連，源極接公共端;所述第二鉗位二極管與所述第二移位電阻并聯(lián)。8.根據(jù)權(quán)利要求5所述的高壓驅(qū)動(dòng)電路，其特征在于，所述高壓驅(qū)動(dòng)電路還包括與所述RS觸發(fā)器相連的電流放大電路。9.根據(jù)權(quán)利要求8所述的高壓驅(qū)動(dòng)電路，其特征在于，所述電流放大電路包括第三反相器、第一放大匪OS管和第二放大NMOS管;所述第三反相器的輸入端與所述RS觸發(fā)器的Q端相連，輸出端與所述第二放大匪OS管的柵極相連;所述第二放大匪OS管的源極接低電位供應(yīng)端VS，漏極與所述第一放大匪OS管的源極相連;所述第一放大NMOS管的柵極與所述RS觸發(fā)器的Q端相連，漏極接高電位供應(yīng)端VB。
【文檔編號(hào)】H03K3/013GK105846813SQ201610347671
【公開日】2016年8月10日
【申請(qǐng)日】2016年5月24日
【發(fā)明人】劉圭, 高存旗, 劉杰
【申請(qǐng)人】深圳芯能半導(dǎo)體技術(shù)有限公司