一種基于憶阻器的模數(shù)轉(zhuǎn)換電路及轉(zhuǎn)換方法
【專利摘要】本發(fā)明涉及一種基于憶阻器的模數(shù)轉(zhuǎn)換電路及轉(zhuǎn)換方法，利用憶阻器隨電流規(guī)律變化的特點(diǎn)，采用電壓脈沖Vp產(chǎn)生穩(wěn)定電流改變憶阻器阻值，電流源讀出每次脈沖后憶阻器阻值的變化量；同時(shí)，結(jié)合比較器讀出每個(gè)輸出模擬信號(hào)需要的電壓脈沖次數(shù)，對電壓脈沖次數(shù)進(jìn)行編碼，輸出數(shù)字信號(hào)。本發(fā)明可根據(jù)需求調(diào)節(jié)電壓脈沖Vp的幅度、周期、占空比，可改變模擬信號(hào)進(jìn)行數(shù)字編碼的區(qū)間寬度，實(shí)現(xiàn)大范圍模擬信號(hào)到數(shù)字信號(hào)的轉(zhuǎn)換。
【專利說明】
一種基于憶阻器的模數(shù)轉(zhuǎn)換電路及轉(zhuǎn)換方法
技術(shù)領(lǐng)域
[0001 ]本發(fā)明涉及一種基于憶阻器的模數(shù)轉(zhuǎn)換電路及轉(zhuǎn)換方法。
【背景技術(shù)】
[0002] 模數(shù)轉(zhuǎn)換器(Analog-to-Digital Converter)是將模擬輸入量按照一定規(guī)則轉(zhuǎn)換 為與之對應(yīng)的數(shù)字編碼的接口電路，是電子世界里連接模擬信號(hào)與數(shù)字信號(hào)的橋梁。傳統(tǒng) 的ADC主要是在CMOS工藝下使用大量的M0SFET搭建復(fù)雜的電路系統(tǒng)，使模擬信號(hào)依次經(jīng)過 采樣、保持、量化、編碼等步驟，轉(zhuǎn)變成數(shù)字信號(hào)。目前，傳統(tǒng)CMOS工藝的ADC技術(shù)經(jīng)過工程師 們不斷優(yōu)化，已經(jīng)逐漸走向成熟，但這仍然滿足不了人們對ADC高精度、低功耗等高性能的 需求。隨著新型微電子器件的出現(xiàn)，利用新器件與傳統(tǒng)M0S器件結(jié)合研發(fā)高性能ADC成為目 前微電子技術(shù)發(fā)展的一個(gè)重要研究方向。

【發(fā)明內(nèi)容】

[0003] 有鑒于此，本發(fā)明的目的在于提供一種基于憶阻器的模數(shù)轉(zhuǎn)換電路及轉(zhuǎn)換方法， 將憶阻器與傳統(tǒng)電路混合，具有操作簡單、低功耗、芯片面積小等優(yōu)點(diǎn)。
[0004] 為實(shí)現(xiàn)上述目的，本發(fā)明采用如下技術(shù)方案:一種基于憶阻器的模數(shù)轉(zhuǎn)換電路，其 特征在于:包括輸入脈沖Vp，所述輸入脈沖Vp分別與NM0S管Ml的柵極、NM0S管Ml的漏極及反 相器N1的輸入端連接，所述反相器N1的輸出端與控制開關(guān)S1的控制端連接;所述匪0S管Ml 的源極分別與憶阻器U1的正端、所述控制開關(guān)S1的一端連接并作為參考電壓Vref，所述憶 阻器U1的負(fù)端接地，所述控制開關(guān)S1的另一端與電流源Iread連接;還包括比較器，所述比 較器的正向輸入端與模擬信號(hào)Vin連接，所述比較器的反向輸入端與所述參考電壓Vref連 接，所述比較器的輸出端與或邏輯門的第一輸入端連接，所述或邏輯門的第二輸入端與所 述輸入脈沖Vp連接，所述或邏輯門的輸出端與計(jì)數(shù)模塊的輸入端連接，所述計(jì)數(shù)模塊的輸 出端作為數(shù)字信號(hào)輸出。
[0005] 進(jìn)一步的，所述反相器N1包括PM0S管M2與NM0S管M3,所述PM0S管M2的柵極與匪0S 管M3的柵極連接并作為所述反相器N1的輸入端，所述PM0S管M2的源極與高電平Vdd連接，所 述PM0S管M2的漏極與所述匪0S管M3的漏極連接并作為所述反相器N1的輸出端，所述NM0S管 M3的源極接地。
[0006] -種基于憶阻器的模數(shù)轉(zhuǎn)換方法，其特征在于:包括參考電壓Vref的獲取部分與 數(shù)字信號(hào)輸出部分;所述數(shù)字信號(hào)獲取部分將輸入脈沖Vp分別與匪0S管Ml的柵極、匪0S管 Ml的漏極及反相器N1的輸入端連接，所述反相器N1的輸出端與控制開關(guān)S1的控制端連接， 用于控制所述控制開關(guān)S1的開啟與關(guān)斷；所述NM0S管Ml的源極分別與憶阻器U1的正端、所 述控制開關(guān)S1的一端連接并輸出參考電壓Vref，所述控制開關(guān)S1的另一端與電流源Iread 連接；
[0007] 所述數(shù)字信號(hào)輸出部分將比較器的正向輸入端與模擬信號(hào)Vin連接，所述比較器 的反向輸入端與所述參考電壓Vref連接，所述比較器的輸出端與或邏輯門的第一輸入端連 接，所述或邏輯門的第二輸入端與所述輸入脈沖Vp連接，所述或邏輯門的輸出端與計(jì)數(shù)模 塊的輸入端連接，所述計(jì)數(shù)模塊的輸出端輸出數(shù)字信號(hào)。
[0008] 進(jìn)一步的，當(dāng)所述反相器N1的輸出端為低電平時(shí)，關(guān)斷所述控制開關(guān)S1，不讀取所 述參考電壓Vref;當(dāng)所述反相器N1的輸出端為高電平時(shí)，開啟所述控制開關(guān)S1，讀取所述參 考電壓Vref。
[0009] 進(jìn)一步的，所述參考電壓Vref大于所述模擬信號(hào)Vin時(shí)，所述比較器的輸出端為低 電平;所述參考電壓Vref小于所述模擬信號(hào)Vin時(shí)，所述比較器的輸出端為高電平。
[0010] 進(jìn)一步的，所述憶阻器的阻值Rmem計(jì)算具體如下：
[0011] x(t)=/ki(t)f(x)dt
[0012]
[0013] Rmem(t) = RonX+Rof f ( 1~X )
[0014] 其中：i(t)為t時(shí)刻流過憶阻器的電流；f(x)為窗函數(shù);uv為摻雜物即憶阻器中 Ti02-n的迀移率;UPRoff分別為憶阻器在開啟狀態(tài)即氧化物全為Ti02- n和關(guān)斷狀態(tài)即氧化 物全為Ti02時(shí)的電阻;D為氧化物的總厚度;x(t)為t時(shí)刻憶阻器中摻雜區(qū)與非摻雜區(qū)邊界 的位置。
[0015] 本發(fā)明與現(xiàn)有技術(shù)相比具有以下有益效果:本發(fā)明將憶阻器與傳統(tǒng)電路相結(jié)合， 憶阻器相比于傳統(tǒng)CMOS器件具有面積小、低功耗等優(yōu)良性能;本發(fā)明利用憶阻器阻值可變 性質(zhì)，搭建新的ADC系統(tǒng)，可根據(jù)需求調(diào)節(jié)Vp脈沖幅度、周期、占空比、改變編碼區(qū)間個(gè)數(shù)，調(diào) 節(jié)精度，具有操作簡單、低功耗、芯片面積小等優(yōu)點(diǎn)，可應(yīng)用于編碼區(qū)間可調(diào)、小信號(hào)ADC#、 統(tǒng)中。
【附圖說明】
[0016] 圖1是本發(fā)明參考電壓獲取部分電路圖。
[0017] 圖2是本發(fā)明反相器電路圖。
[0018] 圖3是本發(fā)明數(shù)字信號(hào)輸出部分電路圖。
[0019] 圖4是本發(fā)明一仿真實(shí)例中憶阻器阻值隨電壓脈沖Vp變化曲線圖。
[0020]圖5是參考電壓Vref隨Vp脈沖個(gè)數(shù)變化關(guān)系圖。
【具體實(shí)施方式】
[0021]下面結(jié)合附圖及實(shí)施例對本發(fā)明做進(jìn)一步說明。
[0022] 憶阻器某時(shí)刻的電阻與之前流過的電流有關(guān)，內(nèi)部結(jié)構(gòu)表現(xiàn)為摻雜區(qū)與非摻雜區(qū) 的比例決定當(dāng)前的阻值，具體的阻值計(jì)算公式如下：
[0023] x(t)=/ki(t)f(x)dt
[0024]
[0025] Rmem(t) = RonX+Rof f ( 1~X )
[0026] 其中：i(t)為t時(shí)刻流過憶阻器的電流；f(x)為窗函數(shù);Uv為摻雜物即憶阻器中 Ti02-n的迀移率;UPRoff分別為憶阻器在開啟狀態(tài)即氧化物全為Ti02- n和關(guān)斷狀態(tài)即氧化 物全為Ti02時(shí)的電阻;D為氧化物的總厚度;x(t)為t時(shí)刻憶阻器中摻雜區(qū)與非摻雜區(qū)邊界 的位置。
[0027] 憶阻器的記憶性通過Ti02與Ti02-n之間的轉(zhuǎn)換體現(xiàn)出來。在當(dāng)電流正向流過憶阻 器時(shí)，氧原子在電壓作用下由Ti〇2-n層漂移至Ti〇2層，使得一定厚度的Ti〇 2變化為Ti〇2-n。在 這樣的變化下，憶阻器的導(dǎo)電性不斷增強(qiáng)，電阻隨之減小。而當(dāng)憶阻器兩端加上一負(fù)方向電 壓時(shí)，氧原子在電壓作用下由Ti〇 2漂移至Ti〇2-n，一定厚度的Ti〇2-n變化為Ti〇 2,憶阻器的導(dǎo) 電性不斷減弱，電阻也隨之增大。
[0028]請參照圖1和圖3,本發(fā)明提供一種基于憶阻器的模數(shù)轉(zhuǎn)換電路及轉(zhuǎn)換方法，包括 參考電壓Vref的獲取部分與數(shù)字信號(hào)輸出部分;所述數(shù)字信號(hào)獲取部分將輸入脈沖Vp分別 與NM0S管Ml的柵極、NM0S管Ml的漏極及反相器N1的輸入端連接，所述反相器N1的輸出端與 控制開關(guān)S1的控制端連接，用于控制所述控制開關(guān)S1的開啟與關(guān)斷;所述NM0S管Ml的源極 分別與憶阻器U1的正端、所述控制開關(guān)S1的一端連接并輸出參考電壓Vref，所述控制開關(guān) S1的另一端與電流源Iread連接；
[0029]所述數(shù)字信號(hào)輸出部分將比較器的正向輸入端與模擬信號(hào)Vin連接，所述比較器 的反向輸入端與所述參考電壓Vref連接，所述比較器的輸出端與或邏輯門的第一輸入端連 接，所述或邏輯門的第二輸入端與所述輸入脈沖Vp連接，所述或邏輯門的輸出端與計(jì)數(shù)模 塊的輸入端連接，所述計(jì)數(shù)模塊的輸出端輸出數(shù)字信號(hào)。
[0030] 進(jìn)一步的，當(dāng)所述反相器N1的輸出端為低電平時(shí)，關(guān)斷所述控制開關(guān)S1，不讀取所 述參考電壓Vref;當(dāng)所述反相器N1的輸出端為高電平時(shí)，開啟所述控制開關(guān)S1，讀取所述參 考電壓Vref。
[0031] 進(jìn)一步的，所述參考電壓Vref大于所述模擬信號(hào)Vin時(shí)，所述比較器的輸出端為低 電平;所述參考電壓Vref小于所述模擬信號(hào)Vin時(shí)，所述比較器的輸出端為高電平。
[0032] 請參照圖2,所述反相器N1包括PM0S管M2與NM0S管M3,所述PM0S管M2的柵極與NM0S 管M3的柵極連接并作為所述反相器N1的輸入端，所述PM0S管M2的源極與高電平Vdd連接，所 述PM0S管M2的漏極與所述匪0S管M3的漏極連接并作為所述反相器N1的輸出端，所述NM0S管 M3的源極接地。
[0033] 本發(fā)明中匪0S管Ml采用二極管連接方式，始終滿足VDS>VGS-VTH，工作時(shí)處于飽和 區(qū)，其漏源電流不隨漏源端電壓的改變而改變。Vp是電壓脈沖，產(chǎn)生改變憶阻器阻值的脈沖 電流。憶阻器的阻值在Vp電壓脈沖的作用下會(huì)線性遞減，同時(shí)利用恒流源Iread讀取每次憶 阻器阻值遞減1次后的電壓值Vref，Vref輸出與Vin進(jìn)行比較。當(dāng)Vp高電平時(shí)，其反向輸出端 為低電平，關(guān)斷S1開關(guān)，不用讀取參考電壓Vref。同時(shí)，Ml工作于飽和區(qū)，產(chǎn)生一個(gè)恒定電 1 W . 流，該電流值可根據(jù)M0S管飽和區(qū)電流計(jì)算公式L = τ(Κ(Λ - 粗略計(jì)算，該電流降 低一定量的憶阻器阻值；當(dāng)Vp為低電平時(shí)，Ml管截止，憶阻器阻值不變。同時(shí)，Vp經(jīng)過反相器 輸出，開啟開關(guān)S1，電流Iread很小不足以改變憶阻器阻值(憶阻器閾值特性），Iread電流流 經(jīng)憶阻器產(chǎn)生參考電壓Vref?？傊?，在每次Vp高脈沖作用下，Vref電壓值會(huì)逐次減小，數(shù)字 信號(hào)輸出部分采用比較器比較模擬信號(hào)Vin和Vref。多次高脈沖Vp逐次降低Vref，直到比較 器輸出高電平即出現(xiàn)Vref〈Vin的情況，即V2波形打破與Vp同步狀態(tài)維持高電平不變。計(jì)數(shù) 模塊從V2的波形可以得出經(jīng)過幾次脈沖Vp，出現(xiàn)Vref〈Vin，將脈沖Vp的有效次數(shù)進(jìn)行編碼 來代表不同的模擬信號(hào)Vin。
[0034]為了讓一般技術(shù)人員更好的理解本發(fā)明的技術(shù)方案，以下結(jié)合具體仿真實(shí)例對本 發(fā)明進(jìn)行進(jìn)一步的介紹。
[0035]為了便于說明系統(tǒng)工作過程，本發(fā)明模擬了 Vpp = 3V，T = 200ms，占空比50 %的脈 沖￥?、1^&(1=1〇1^、2311^--16〇11^模擬信號(hào)數(shù)字轉(zhuǎn)換的工作過程。憶阻器阻值隨脈沖￥?的變 化如圖4所示，Vp為高電平時(shí)，憶阻器阻值線性減小;Vp為低電平時(shí)，憶阻器阻值不變，輸出 穩(wěn)定的Vref^Vref隨Vp脈沖個(gè)數(shù)變化關(guān)系如圖5所示，Vref初始值是160mV，每次Vp脈沖會(huì)使 Vref電壓降低約9mV，統(tǒng)計(jì)出現(xiàn)Vref〈Vin時(shí)的有效Vp脈沖次數(shù)。仿真中，23-160mV的模擬電 壓被劃分16個(gè)區(qū)間（160mv的電壓每次大約減小9mV)，區(qū)間個(gè)數(shù)與Vp脈沖幅值、周期、占空比 有關(guān)。表格1是本次仿真中不同區(qū)間的模擬信號(hào)出現(xiàn)對應(yīng)的V2波形，V2波形開始時(shí)與Vp同步 直到出現(xiàn)Vref〈Vin將保持高電平不變，使用0000-1111這16種數(shù)字信號(hào)表示不同的V2波形， 該過程完成了 23-160mV區(qū)間模擬信號(hào)到數(shù)字信號(hào)0000-1111的轉(zhuǎn)換。
[0036] 下表1所示為對V2波形編碼完成23-160mV模擬信號(hào)數(shù)字轉(zhuǎn)換：
[0037] 表 1
[0038]
[0039]
[0040] 下表2所示為電路仿真參數(shù)：
[0041] 表 2
[0042]
[0043]
[0044] 以上所述僅為本發(fā)明的較佳實(shí)施例，凡依本發(fā)明申請專利范圍所做的均等變化與 修飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。
【主權(quán)項(xiàng)】
1. 一種基于憶阻器的模數(shù)轉(zhuǎn)換電路，其特征在于:包括輸入脈沖Vp，所述輸入脈沖Vp分 別與NMOS管Ml的柵極、NMOS管Ml的漏極及反相器Nl的輸入端連接，所述反相器Nl的輸出端 與控制開關(guān)Sl的控制端連接;所述NMOS管Ml的源極分別與憶阻器Ul的正端、所述控制開關(guān) Sl的一端連接并作為參考電壓Vref，所述憶阻器Ul的負(fù)端接地，所述控制開關(guān)Sl的另一端 與電流源Iread連接;還包括比較器，所述比較器的正向輸入端與模擬信號(hào)Vin連接，所述比 較器的反向輸入端與所述參考電壓Vref連接，所述比較器的輸出端與或邏輯門的第一輸入 端連接，所述或邏輯門的第二輸入端與所述輸入脈沖Vp連接，所述或邏輯門的輸出端與計(jì) 數(shù)模塊的輸入端連接，所述計(jì)數(shù)模塊的輸出端作為數(shù)字信號(hào)輸出。2. 根據(jù)權(quán)利要求1所述的基于憶阻器的模數(shù)轉(zhuǎn)換電路，其特征在于:所述反相器Nl包括 PMOS管M2與NMOS管M3,所述PMOS管M2的柵極與NMOS管M3的柵極連接并作為所述反相器Nl的 輸入端，所述PMOS管M2的源極與高電平Vdd連接，所述PMOS管M2的漏極與所述NMOS管M3的漏 極連接并作為所述反相器Nl的輸出端，所述NMOS管M3的源極接地。3. -種基于憶阻器的模數(shù)轉(zhuǎn)換方法，其特征在于:包括參考電壓Vref的獲取部分與數(shù) 字信號(hào)輸出部分;所述數(shù)字信號(hào)獲取部分將輸入脈沖Vp分別與WOS管Ml的柵極、匪OS管Ml 的漏極及反相器Nl的輸入端連接，所述反相器Nl的輸出端與控制開關(guān)Sl的控制端連接，用 于控制所述控制開關(guān)Sl的開啟與關(guān)斷;所述NMOS管Ml的源極分別與憶阻器Ul的正端、所述 控制開關(guān)Sl的一端連接并輸出參考電壓Vref，所述控制開關(guān)Sl的另一端與電流源Iread連 接； 所述數(shù)字信號(hào)輸出部分將比較器的正向輸入端與模擬信號(hào)Vin連接，所述比較器的反 向輸入端與所述參考電壓Vref連接，所述比較器的輸出端與或邏輯門的第一輸入端連接， 所述或邏輯門的第二輸入端與所述輸入脈沖Vp連接，所述或邏輯門的輸出端與計(jì)數(shù)模塊的 輸入端連接，所述計(jì)數(shù)模塊的輸出端輸出數(shù)字信號(hào)。4. 根據(jù)權(quán)利要求3所述的基于憶阻器的模數(shù)轉(zhuǎn)換方法，其特征在于：當(dāng)所述反相器Nl的 輸出端為低電平時(shí)，關(guān)斷所述控制開關(guān)Sl，不讀取所述參考電壓Vref;當(dāng)所述反相器Nl的輸 出端為高電平時(shí)，開啟所述控制開關(guān)Sl，讀取所述參考電壓Vref。5. 根據(jù)權(quán)利要求3所述的基于憶阻器的模數(shù)轉(zhuǎn)換方法，其特征在于:所述參考電壓Vref 大于所述模擬信號(hào)Vin時(shí)，所述比較器的輸出端為低電平;所述參考電壓Vref小于所述模擬 信號(hào)Vin時(shí)，所述比較器的輸出端為高電平。6. 根據(jù)權(quán)利要求3所述的基于憶阻器的模數(shù)轉(zhuǎn)換方法，其特征在于:所述憶阻器的阻值 Rmt*計(jì)算具體如下：其中：i⑴為t時(shí)刻流過憶阻器的電流;f(x)為窗函數(shù);Uv為摻雜物即憶阻器中Ti02-n的 迀移率;Rcir^PRciff分別為憶阻器在開啟狀態(tài)即氧化物全為Ti〇2-n和關(guān)斷狀態(tài)即氧化物全為 TiO2時(shí)的電阻;D為氧化物的總厚度;x(t)為t時(shí)刻憶阻器中摻雜區(qū)與非摻雜區(qū)邊界的位置。
【文檔編號(hào)】H03M1/12GK105897269SQ201610325898
【公開日】2016年8月24日
【申請日】2016年5月17日
【發(fā)明人】魏榕山, 李睿, 張鑫剛
【申請人】福州大學(xué)