一種單路比較的振蕩器和電源管理芯片的制作方法
【專利摘要】本發(fā)明公開了一種單路比較的振蕩器及電源管理芯片，包括：充放電偏置模塊、開關模塊、儲能模塊和單路比較模塊；所述單路比較模塊將其內(nèi)設的閾值電壓與儲能模塊的電壓進行比較，判斷儲能模塊的電壓達到預設條件時，根據(jù)當前儲能模塊的電壓輸出對應的電平，并根據(jù)所述電平控制開關模塊內(nèi)充放電通路的通斷；充放電偏置模塊根據(jù)充放電通路的通斷狀態(tài)對儲能模塊進行充放電；由于單路比較模塊只有一路輸入就能實現(xiàn)將輸入的儲能模塊的電壓與內(nèi)設的閾值電壓比較的功能，可替換現(xiàn)有的比較器，從而降低了整體電路的功耗，節(jié)省了芯片的版圖面積。
【專利說明】
一種單路比較的振蕩器和電源管理芯片
技術領域
[0001]本發(fā)明涉及振蕩器電路技術領域，特別涉及一種單路比較的振蕩器和電源管理芯片。
【背景技術】
[0002]在任何一個電子系統(tǒng)中，振蕩器電路都是必不可少的。隨著成本壓力的不斷增大，芯片面積需要不斷減小，在保證功能的前提下，設計更簡單的電路結構，能夠減小模塊的面積和降低功耗。
[0003]傳統(tǒng)的振蕩器如圖1所示，一般需要兩個比較器(U1、U2)，一個電容C，一套給電容充放電偏置電路(M0S管P、N組成)，給兩個比較器分別輸入一個高閾值VRAl和低閾值VRA2。當電容電壓大于高閾值時，比較器翻轉，信號Vo為高電平，控制偏置電路放電(M0S管N導通放電)，電容電壓下降。當電容電壓小于低閾值時，信號Vo為低電平，控制偏置電路充電(M0S管P導通充電)，電容電壓上升。如此循環(huán)往復，即可輸出振蕩的信號Vo。這種結構原理簡單，但是采用比較器會導致結構復雜，功耗較高，占用芯片版圖面積較大。
[0004]因此，有必要對現(xiàn)有技術進行改進。

【發(fā)明內(nèi)容】

[0005]鑒于上述現(xiàn)有技術的不足之處，本發(fā)明的目的在于提供一種單路比較的振蕩器和電源管理芯片，以解決現(xiàn)有振蕩器功耗較高、占用芯片版圖面積較大的問題。
[0006]為了達到上述目的，本發(fā)明采取了以下技術方案:
一種單路比較的振蕩器，其包括:充放電偏置模塊、開關模塊、儲能模塊和單路比較模塊；
所述單路比較模塊將其內(nèi)設的閾值電壓與儲能模塊的電壓進行比較，判斷儲能模塊的電壓達到預設條件時，根據(jù)當前儲能模塊的電壓輸出對應的電平，并根據(jù)所述電平控制開關模塊內(nèi)充放電通路的通斷;充放電偏置模塊根據(jù)充放電通路的通斷狀態(tài)對儲能模塊進行充放電。
[0007]所述的單路比較的振蕩器中，所述閾值電壓包括下限閾值和上限閾值;所述預設條件包括儲能模塊的電壓是否為零，是否大于上限閾值，以及是否小于下限閾值；
所述充放電偏置模塊包括放電電路和充電電路；
所述放電電路在開關模塊內(nèi)的放電通路導通時、對儲能模塊進行放電；所述充電電路在開關模塊內(nèi)的充電通路導通時、提供充電電流通過充電通路對儲能模塊進行充電。
[0008]所述的單路比較的振蕩器中，所述放電電路包括第一匪OS管、第二匪OS管、第三NMOS管、第四NMOS管、第五NMOS管和第六NMOS管；
所述第一 NMOS管的柵極連接第一 NMOS管的漏極和基準電壓端，第一 NMOS管的柵極還連接第三NMOS管的柵極和第五匪OS管的柵極，第二WOS管的柵極連接第二匪OS管的漏極和第一匪OS管的源極，第二匪OS管的柵極還連接第四WOS管的柵極和第六WOS管的柵極，所述第三匪OS管的源極連接第四NMOS管的漏極，第五WOS管的源極連接第六匪OS管的漏極，第三NMOS管的漏極連接充電電路，第五匪OS管的漏極連接開關模塊;第二 NMOS管、第四NMOS管和第六NMOS管的源極均接地，第六NMOS管的源極還連接儲能模塊。
[0009]所述的單路比較的振蕩器中，所述充電電路包括第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管；
所述第一 PMOS管和第三PMOS管的源極均連接電源端，第一 PMOS管的柵極連接第一 PMOS管的漏極、第二 PMOS管的源極和第三PMOS管的柵極，第二 PMOS管的柵極連接第二 PMOS管的漏極、第四PMOS管的柵極和第三NMOS管的漏極，第三PMOS管的漏極連接第四PMOS管的源極，第四PMOS管的漏極連接開關模塊。
[0010]所述的單路比較的振蕩器中，所述開關模塊包括第五PMOS管和第七NMOS管；
所述第五PMOS管的源極連接第四PMOS管的漏極，第五PMOS管的柵極連接第七NMOS管的柵極和單路比較模塊的輸出端;第五PMOS管的漏極連接第七NMOS管的漏極、單路比較模塊的輸入端和儲能模塊;第七NMOS管的源極連接第五NMOS管的漏極。
[0011]所述的單路比較的振蕩器中，所述儲能模塊包括電容，電容的一端連接第五PMOS管的漏極、第七NMOS管的漏極和單路比較模塊的輸入端，電容的另一端連接第六NMOS管的源極和地。
[0012]所述的單路比較的振蕩器中，所述單路比較模塊包括施密特觸發(fā)器和反饋電路；所述施密特觸發(fā)器將其內(nèi)設的閾值電壓與輸入的電壓進行比較，判斷輸入的電壓大于上限閾值時輸出低電平，該電壓小于下限閾值時輸出高電平;所述反饋電路對高低電平進行反向并反饋給開關模塊。
[0013]所述的單路比較的振蕩器中，所述施密特觸發(fā)器包括第六PMOS管、第七PMOS管、第八PMOS管、第八NMOS管、第九NMOS管和第十NMOS管；
所述第六PMOS管的源極和第十NMOS管的漏極均連接電源端，第六PMOS管、第七PMOS管、第八匪OS管、第九匪OS管的柵極均相連且連接單路比較模塊的輸入端，第六PMOS管的漏極連接第七PMOS管的源極和第八PMOS管的源極;第七PMOS管的漏極連接第八PMOS管的柵極、第九匪OS管的漏極、第十匪OS管柵極和反饋電路;第九匪OS管的源極連接第八NMOS管的漏極和第十NMOS管的源極，第八PMOS管漏極和第八NMOS管的源極均接地。
[0014]所述的單路比較的振蕩器中，所述反饋電路包括第一反相器、第二反相器、第三反相器、第四反相器、第五反相器、第六反相器、第七反相器、第一與非門和第二與非門；
所述第一反相器的輸入端連接第八PMOS管的柵極和第十NMOS管柵極，第一反相器的輸出端連接第五反相器的輸入端和第一與非門的一輸入端，第一與非門的輸出端連接第二反相器的輸入端，第二反相器的輸出端連接第三反相器的輸入端，第三反相器的輸出端連接第四反相器的輸入端和第二與非門的一輸入端;第四反相器的輸出端連接單路比較模塊的輸出端，第五反相器的輸出端連接第二與非門的另一輸入端，第二與非門的輸出端連接第六反相器的輸入端，第六反相器的輸出端連接第七反相器的輸入端，第七反相器的輸出端連接第一與非門的另一輸入端。
[0015]一種電源管理芯片，包括所述的單路比較的振蕩器。
[0016]相較于現(xiàn)有技術，本發(fā)明提供的單路比較的振蕩器和電源管理芯片，通過單路比較模塊將其內(nèi)設的閾值電壓與儲能模塊的電壓進行比較，判斷儲能模塊的電壓達到預設條件時，根據(jù)當前儲能模塊的電壓輸出對應的電平，并根據(jù)所述電平控制開關模塊內(nèi)充放電通路的通斷；充放電偏置模塊根據(jù)充放電通路的通斷狀態(tài)對儲能模塊進行充放電；由于單路比較模塊只有一路輸入就能實現(xiàn)將輸入的儲能模塊的電壓與內(nèi)設的閾值電壓進行比較的功能，可替換現(xiàn)有的比較器，從而降低了整體電路的功耗，節(jié)省了芯片的版圖面積。
【附圖說明】
[0017]圖1為現(xiàn)有的振蕩器的電路圖；
圖2為本發(fā)明實施例提供的單路比較的振蕩器的結構框圖；
圖3為本發(fā)明實施例提供的單路比較的振蕩器的電路圖；
圖4為本發(fā)明實施例提供的單路比較模塊的電路圖。
【具體實施方式】
[0018]本發(fā)明提供一種單路比較的振蕩器和電源管理芯片，適用于任何需要振蕩器電路的設備中，其采用一個施密特(Schmidt)觸發(fā)器來代替現(xiàn)有比較器的功能，該施密特觸發(fā)器只有一個輸入端，相當于比較時只有單路輸入信號，不需要電源提供閾值電壓，利用施密特觸發(fā)器中MOS管本身的VTH(閾值電壓)與唯一輸入端上電容兩端電壓進行比較，再結合反饋和充放電偏置即可輸出振蕩信號。為使本發(fā)明的目的、技術方案及效果更加清楚、明確，以下參照附圖并舉實施例對本發(fā)明進一步詳細說明。應當理解，此處所描述的具體實施例僅用以解釋本發(fā)明，并不用于限定本發(fā)明。
[0019]請同時參閱圖2和圖3，本發(fā)明實施例提供的單路比較的振蕩器包括充放電偏置模塊100、開關模塊200、儲能模塊300和單路比較模塊400。所述單路比較模塊400將其內(nèi)設的閾值電壓與儲能模塊300的電壓進行比較，判斷儲能模塊300的電壓達到預設條件時，根據(jù)當前儲能模塊300的電壓輸出對應的電平，并根據(jù)所述電平控制開關模塊200內(nèi)充放電通路的通斷;充放電偏置模塊100根據(jù)充放電通路的通斷狀態(tài)對儲能模塊300進行充放電。所述內(nèi)設的閾值電壓由單路比較模塊400的電路結構決定，包括下限閾值V-和上限閾值V+。預設條件包括儲能模塊300的電壓是否為零，是否大于上限閾值V+，以及儲能模塊300的電壓是否小于下限閾值V-。本實施例通過對儲能模塊300進行充放電來產(chǎn)生周期的震蕩信號，且儲能模塊300的電壓在下限閾值V-(下降沿觸發(fā)，也叫后沿觸發(fā))和上限閾值V+(上升沿觸發(fā)，也叫前沿觸發(fā))之間震蕩。則各模塊的具體工作原理為:
初始狀態(tài)下，儲能模塊300內(nèi)沒有存儲電能，其電壓為零，單路比較模塊400根據(jù)零電壓輸出對應的低電平。該低電平控制開關模塊200內(nèi)充電通路導通，充放電偏置模塊100通過充電通路對儲能模塊300充電。
[0020]當儲能模塊300充電至其電壓大于上限閾值V+時，當前儲能模塊300的電壓為高電平，則單路比較模塊400輸出高電平。該高電平控制開關模塊200內(nèi)放電通路導通，充放電偏置模塊100通過放電通路對儲能模塊300放電。
[0021]當儲能模塊300放電至其電壓小于下限閾值V-時，當前儲能模塊300的電壓為低電平，則單路比較模塊400輸出低電平。該低電平控制開關模塊200內(nèi)充電通路導通，充放電偏置模塊100通過充電通路對儲能模塊300充電。
[0022]如此循環(huán)往復，則單路比較模塊400不斷交叉輸出高低電平，從而形成周期的震蕩信號。由于單路比較模塊400只有一路輸入，即輸入儲能模塊300的電壓，與內(nèi)設的閾值電壓比較，相當于實現(xiàn)了單路輸入的比較功能。用單路比較模塊400來替換現(xiàn)有的比較器，即可降低整體電路的功耗，節(jié)省了芯片的版圖面積。
[0023 ] 所述充放電偏置模塊100包括放電電路110和充電電路120。所述放電電路110在開關模塊200內(nèi)的放電通路導通時、對儲能模塊300進行放電。所述充電電路120在開關模塊200內(nèi)的充電通路導通時、提供充電電流通過充電通路對儲能模塊300進行充電。
[0024]如圖3所示，所述放電電路110包括第一匪OS管N1、第二NMOS管N2、第三匪OS管N3、第四NMOS管N4、第五NMOS管N5和第六匪OS管N6 ；所述第一匪OS管NI的柵極連接第一匪OS管NI的漏極和基準電壓端(輸入基準電流BIAS)，第一 NMOS管NI的柵極還連接第三NMOS管N3的柵極和第五NMOS管N5的柵極，第二 NMOS管N2的柵極連接第二 NMOS管N2的漏極和第一 NMOS管NI的源極，第二 NMOS管N2的柵極還連接第四匪OS管N4的柵極和第六匪OS管N6的柵極，所述第三NMOS管N3的源極連接第四NMOS管N4的漏極，第五NMOS管N5的源極連接第六NMOS管N6的漏極，第三NMOS管N3的漏極連接充電電路120，第五NMOS管N5的漏極連接開關模塊200;第二WOS管N2、第四NMOS管N4和第六匪OS管N6的源極均接地，第六匪OS管N6的源極還連接儲能模塊300。
[0025]所述充電電路120包括第一PMOS管Pl、第二 PMOS管P2、第三PMOS管P3和第四PMOS管P4;所述第一PMOS管PI和第三PMOS管P3的源極均連接電源端VDD，第一PMOS管PI的柵極連接第一 PMOS管Pl的漏極、第二 PMOS管P2的源極和第三PMOS管P3的柵極，第二 PMOS管P2的柵極連接第二 PMOS管P2的漏極、第四PMOS管P4的柵極和第三NMOS管N3的漏極，第三PMOS管P3的漏極連接第四PMOS管P4的源極，第四PMOS管P4的漏極連接開關模塊200。
[0026]其中，所述第一NMOS管NI?第六匪OS管N6組成一電流鏡，第五匪OS管N5、第六匪OS管N6給儲能模塊300提供放電電流。第一PMOS管Pl?第四PMOS管P4組成另一電流鏡，第三PMOS管P3和第四PMOS管P4給儲能模塊300提供充電電流。
[0027]請繼續(xù)參閱圖3，所述開關模塊200包括第五PMOS管P5和第七NMOS管N7;所述第五PMOS管P5的源極連接第四PMOS管P4的漏極，第五PMOS管P5的柵極連接第七NMOS管N7的柵極和單路比較模塊400的輸出端;第五PMOS管P5的漏極連接第七NMOS管N7的漏極、單路比較模塊400的輸入端和儲能模塊300;第七NMOS管N7的源極連接第五NMOS管N5的漏極。
[0028]其中，所述第五PMOS管P5為充電通路，柵極電壓為低電平(由充放電偏置模塊100輸出)時導通。第七匪OS管N7為放電通路，柵極電壓為高電平(由充放電偏置模塊100輸出)時導通。
[0029]所述儲能模塊300為電容，可直接設置一電容Cl，電容Cl的一端連接第五PMOS管P5的漏極、第七NMOS管N7的漏極和單路比較模塊400的輸入端，電容Cl的另一端連接第六NMOS管N6的源極和地。本實施例中采用匪OS管來做電容，則匪OS管的柵極作為電容Cl的一端，NMOS管的源極和漏極相連作為電容Cl的另一端。
[0030]請一并參閱圖4，所述單路比較模塊400包括施密特(Schmidt)觸發(fā)器410和反饋電路420。所述施密特觸發(fā)器410將其內(nèi)設的閾值電壓與輸入的電壓進行比較，判斷輸入的電壓大于上限閾值V+時輸出低電平，該電壓小于下限閾值V-時輸出高電平。所述反饋電路420對高低電平進行反向并反饋給開關模塊200。
[0031]其中，所述施密特觸發(fā)器410包括第六PMOS管P6、第七PMOS管P7、第八PMOS管P8、第八匪OS管N8、第九NMOS管N9和第十NMOS管NlO;所述第六PMOS管P6的源極和第十匪OS管NlO的漏極均連接電源端VDD，第六PMOS管P6、第七PMOS管P7、第八NMOS管N8、第九NMOS管N9的柵極均相連且連接單路比較模塊400的輸入端IN，第六PMOS管P6的漏極連接第七PMOS管P7的源極和第八PMOS管P8的源極;第七PMOS管P7的漏極連接第八PMOS管P8的柵極、第九NMOS管N9的漏極、第十WOS管NlO柵極和反饋電路420;第九NMOS管N9的源極連接第八匪OS管N8的漏極和第十NMOS管NlO的源極，第八PMOS管P8漏極和第八NMOS管N8的源極均接地。
[0032]所述反饋電路420包括第一反相器Al、第二反相器A2、第三反相器A3、第四反相器A5、第五反相器A5、第六反相器A6、第七反相器A7、第一與非門A8和第二與非門A9;所述第一反相器Al的輸入端連接第八PMOS管P8的柵極和第十WOS管NlO柵極，第一反相器Al的輸出端連接第五反相器A5的輸入端和第一與非門A8的一輸入端，第一與非門A8的輸出端連接第二反相器A2的輸入端，第二反相器A2的輸出端連接第三反相器A3的輸入端，第三反相器A3的輸出端連接第四反相器A5的輸入端和第二與非門A9的一輸入端;第四反相器A5的輸出端連接單路比較模塊400的輸出端0UT，第五反相器A5的輸出端連接第二與非門A9的另一輸入端，第二與非門A9的輸出端連接第六反相器A6的輸入端，第六反相器A6的輸出端連接第七反相器A7的輸入端，第七反相器A7的輸出端連接第一與非門A8的另一輸入端。
[0033]其中，第六PMOS管P6和第八PMOS管P8的寬長比決定了下限閾值V-的取值，第八NMOS管N8和第十匪OS管NlO的寬長比決定了上限閾值V+的取值。所述第一反相器Al?第二與非門A9組成一 RS觸發(fā)器，且該RS觸發(fā)器只工作在置位和復位的狀態(tài)。當施密特觸發(fā)器410輸出為高時，RS觸發(fā)器輸出為低；當施密特觸發(fā)器410輸出為低時，RS觸發(fā)器輸出為高。
[0034]請繼續(xù)參閱圖3和圖4，所述單路比較的振蕩器的工作原理為:
初始狀態(tài)下，電容Cl上的電壓為零，此時第六PMOS管P6和第七PMOS管P7導通，第八NMOS管N8和第九匪OS管N9截止，施密特觸發(fā)器410輸出高電平。則反饋電路420輸出低電平的震蕩信號CLK，使第五PMOS管P5導通且第七NMOS管N7截止。電源端VDD輸出充電電流依次通過第三PMOS管P3、第四PMOS管P4、第五PMOS管P5流向電容Cl對其充電。電容Cl的電壓開始上升。
[0035]當電容Cl上的電壓上升至大于上限閾值V+時，第八匪OS管N8和第九匪OS管N9導通，第六PMOS管P6和第七PMOS管P7截止，施密特觸發(fā)器410輸出低電平，則反饋電路420輸出高電平的震蕩信號CLK。該高電平控制第七NMOS管N7導通且第五PMOS管P5截止，第五NMOS管N5和第六NMOS管N6通過輸入的基準電壓導通。則電容Cl通過第七NMOS管N7、第五NMOS管N5、第六NMOS管N6放電，電容Cl上的電壓開始降低。
[0036]當電容Cl上的電壓下降至小于下限閾值V-時，第六PMOS管P6和第七PMOS管P7導通，第八NMOS管N8和第九NMOS管N9截止，施密特觸發(fā)器410輸出高電平。反饋電路420輸出低電平的震蕩信號CLK，使第五PMOS管P5導通且第七匪OS管N7截止。電源端VDD輸出充電電流依次通過第三PMOS管P3、第四PMOS管P4、第五PMOS管P5流向電容Cl對其充電。電容Cl的電壓開始上升。
[0037]如此循環(huán)往復，電容Cl上的電壓在下限閾值V-和上限閾值V+之間震蕩(初始狀態(tài)不算)，從而輸出一周期的震蕩信號CLK，如時鐘信號。
[0038]基于上述的單路比較的振蕩器，本發(fā)明實施例還相應提供一種電源管理芯片。所述電源管理芯片內(nèi)集成所述單路比較的振蕩器，由該振蕩器輸出電源管理芯片所需的震蕩信號。
[0039]綜上所述，本發(fā)明提供的單路比較的振蕩器和電源管理芯片，利用施密特觸發(fā)器前沿觸發(fā)和后沿觸發(fā)特性，自動提供下限閾值和上限閾值來與其輸入端的電容電壓進行比較輸出對應的電平，經(jīng)反饋電路反向后輸出控制開關模塊內(nèi)充放電通路的通斷，再結合充放電偏置模塊內(nèi)的放電電路和充電電路對電容充放電，即可輸出震蕩信號。與傳統(tǒng)的振蕩器相比，省去了兩個比較器，且只需單路輸入進行比較，無需另外輸入用于比較的兩個閾值，簡化了電路結構，降低了電路功耗，節(jié)省了芯片的版圖面積，降低了芯片的制造成本。
[0040]可以理解的是，對本領域普通技術人員來說，可以根據(jù)本發(fā)明的技術方案及其發(fā)明構思加以等同替換或改變，而所有這些改變或替換都應屬于本發(fā)明所附的權利要求的保護范圍。
【主權項】
1.一種單路比較的振蕩器，其特征在于，包括:充放電偏置模塊、開關模塊、儲能模塊和單路比較模塊； 所述單路比較模塊將其內(nèi)設的閾值電壓與儲能模塊的電壓進行比較，判斷儲能模塊的電壓達到預設條件時，根據(jù)當前儲能模塊的電壓輸出對應的電平，并根據(jù)所述電平控制開關模塊內(nèi)充放電通路的通斷;充放電偏置模塊根據(jù)充放電通路的通斷狀態(tài)對儲能模塊進行充放電。2.根據(jù)權利要求1所述的單路比較的振蕩器，其特征在于，所述閾值電壓包括下限閾值和上限閾值;所述預設條件包括儲能模塊的電壓是否為零，是否大于上限閾值，以及是否小于下限閾值； 所述充放電偏置模塊包括放電電路和充電電路； 所述放電電路在開關模塊內(nèi)的放電通路導通時、對儲能模塊進行放電；所述充電電路在開關模塊內(nèi)的充電通路導通時、提供充電電流通過充電通路對儲能模塊進行充電。3.根據(jù)權利要求2所述的單路比較的振蕩器，其特征在于，所述放電電路包括第一匪OS管、第二 NMOS管、第三NMOS管、第四NMOS管、第五NMOS管和第六NMOS管； 所述第一 NMOS管的柵極連接第一 NMOS管的漏極和基準電壓端，第一 NMOS管的柵極還連接第三NMOS管的柵極和第五匪OS管的柵極，第二WOS管的柵極連接第二匪OS管的漏極和第一匪OS管的源極，第二匪OS管的柵極還連接第四WOS管的柵極和第六WOS管的柵極，所述第三匪OS管的源極連接第四NMOS管的漏極，第五WOS管的源極連接第六匪OS管的漏極，第三NMOS管的漏極連接充電電路，第五匪OS管的漏極連接開關模塊;第二 NMOS管、第四NMOS管和第六NMOS管的源極均接地，第六NMOS管的源極還連接儲能模塊。4.根據(jù)權利要求3所述的單路比較的振蕩器，其特征在于，所述充電電路包括第一PMOS管、第二 PMOS管、第三PMOS管和第四PMOS管； 所述第一 PMOS管和第三PMOS管的源極均連接電源端，第一 PMOS管的柵極連接第一 PMOS管的漏極、第二 PMOS管的源極和第三PMOS管的柵極，第二 PMOS管的柵極連接第二 PMOS管的漏極、第四PMOS管的柵極和第三NMOS管的漏極，第三PMOS管的漏極連接第四PMOS管的源極，第四PMOS管的漏極連接開關模塊。5.根據(jù)權利要求4所述的單路比較的振蕩器，其特征在于，所述開關模塊包括第五PMOS管和第七NMOS管； 所述第五PMOS管的源極連接第四PMOS管的漏極，第五PMOS管的柵極連接第七WOS管的柵極和單路比較模塊的輸出端;第五PMOS管的漏極連接第七NMOS管的漏極、單路比較模塊的輸入端和儲能模塊;第七NMOS管的源極連接第五NMOS管的漏極。6.根據(jù)權利要求5所述的單路比較的振蕩器，其特征在于，所述儲能模塊包括電容，電容的一端連接第五PMOS管的漏極、第七NMOS管的漏極和單路比較模塊的輸入端，電容的另一端連接第六NMOS管的源極和地。7.根據(jù)權利要求1所述的單路比較的振蕩器，其特征在于，所述單路比較模塊包括施密特觸發(fā)器和反饋電路； 所述施密特觸發(fā)器將其內(nèi)設的閾值電壓與輸入的電壓進行比較，判斷輸入的電壓大于上限閾值時輸出低電平，該電壓小于下限閾值時輸出高電平;所述反饋電路對高低電平進行反向并反饋給開關模塊。8.根據(jù)權利要求7所述的單路比較的振蕩器，其特征在于，所述施密特觸發(fā)器包括第六PMOS管、第七PMOS管、第八PMOS管、第八NMOS管、第九NMOS管和第十NMOS管； 所述第六PMOS管的源極和第十NMOS管的漏極均連接電源端，第六PMOS管、第七PMOS管、第八匪OS管、第九匪OS管的柵極均相連且連接單路比較模塊的輸入端，第六PMOS管的漏極連接第七PMOS管的源極和第八PMOS管的源極;第七PMOS管的漏極連接第八PMOS管的柵極、第九匪OS管的漏極、第十匪OS管柵極和反饋電路;第九匪OS管的源極連接第八NMOS管的漏極和第十NMOS管的源極，第八PMOS管漏極和第八NMOS管的源極均接地。9.根據(jù)權利要求8所述的單路比較的振蕩器，其特征在于，所述反饋電路包括第一反相器、第二反相器、第三反相器、第四反相器、第五反相器、第六反相器、第七反相器、第一與非門和第二與非門； 所述第一反相器的輸入端連接第八PMOS管的柵極和第十NMOS管柵極，第一反相器的輸出端連接第五反相器的輸入端和第一與非門的一輸入端，第一與非門的輸出端連接第二反相器的輸入端，第二反相器的輸出端連接第三反相器的輸入端，第三反相器的輸出端連接第四反相器的輸入端和第二與非門的一輸入端;第四反相器的輸出端連接單路比較模塊的輸出端，第五反相器的輸出端連接第二與非門的另一輸入端，第二與非門的輸出端連接第六反相器的輸入端，第六反相器的輸出端連接第七反相器的輸入端，第七反相器的輸出端連接第一與非門的另一輸入端。10.—種電源管理芯片，其特征在于，包括如權利要求1-9任一所述的單路比較的振蕩器。
【文檔編號】H03K3/012GK105932983SQ201610250942
【公開日】2016年9月7日
【申請日】2016年4月21日
【發(fā)明人】楊智昌, 左事君
【申請人】深圳創(chuàng)維－Rgb電子有限公司, 深圳創(chuàng)維半導體設計中心有限公司