一種基于uhf rfid芯片的時鐘動態(tài)校準方法及電路的制作方法
【專利摘要】本發(fā)明涉及一種基于UHF RFID芯片的時鐘動態(tài)校準方法及電路，其中，控制電流控制振蕩器內(nèi)電容充放電電流的大小，從而控制電容充放電時間的長度，來控制輸出時鐘的頻率；時鐘校準采用電流校準的方式，由基帶處理器根據(jù)閱讀器的信號對時鐘頻率進行動態(tài)校準；當輸出時鐘偏差超出一定的范圍時，數(shù)字基帶返回一組數(shù)據(jù)改變控制電流的大小，來改變輸出時鐘的頻率，接收一個閱讀器命令的同時可以對時鐘進行多次調(diào)整，命令接收完成時以最優(yōu)的時鐘向閱讀器反向發(fā)射信號，使得標簽可以被精確無誤的識別。本發(fā)明時鐘電路的標簽芯片和閱讀器的通信成功率可以達到100％，即閱讀器對標簽芯片的每一次操作都可以得到標簽芯片的正確響應。
【專利說明】
一種基于UHF RFID芯片的時鐘動態(tài)校準方法及電路
技術領域
[0001 ]本發(fā)明涉及無源超高頻射頻識別技術領域，特別是涉及一種基于UHF RFID芯片的時鐘動態(tài)校準方法及電路。【背景技術】
[0002]當前無源超高頻射頻識別技術具有遠距離、高速度、低成本和便捷的優(yōu)勢，已廣泛應用于身份識別、物流管理、倉儲管理等領域，并將成為未來信息社會建設的一項基礎技術。其中UHF RFID中時鐘電路的作用是解調(diào)閱讀器正向發(fā)射數(shù)據(jù)，并給芯片調(diào)制反射信號提供一個精準的時鐘，用以精確地控制反向散射的數(shù)據(jù)鏈路頻率以及提供整個標簽數(shù)字電路的工作時鐘。
[0003]如圖1和2所示的，傳統(tǒng)的時鐘電路由電流鏡、環(huán)形振蕩器以及輸出驅(qū)動三部分組成。電流鏡主要為時鐘電路提供一個鏡像電流，供時鐘電路工作使用;環(huán)形振蕩器主要是根據(jù)頻率需求生成一個不停翻轉(zhuǎn)的時鐘信號;輸出驅(qū)動電路主要將環(huán)形振蕩器生成的時鐘信號進行一個整形，并將信號的驅(qū)動能力增強，以便驅(qū)動芯片的后級電路。
[0004]傳統(tǒng)的時鐘電路輸出的時鐘沒有反饋給前級進行一個時鐘頻率的修正，即沒有形成一個環(huán)路，前級的環(huán)形振蕩器無法獲取實際生成的時鐘頻率和預期的時鐘頻率偏差有多大。這樣的環(huán)路可能在不同溫度、不同工藝偏差之下，實際的時鐘頻率會偏差很大，超出規(guī)定的偏差，在這種情況下標簽芯片可能無法讀取讀卡器的指令和正確譯碼，或者可能以錯誤的頻率向讀卡器反向散射數(shù)據(jù)，以至于標簽芯片無法和閱讀器進行正常的通信。
[0005]振蕩器是整個時鐘產(chǎn)生電路的核心模塊，其設計將直接影響到整個標簽的性能。 由于工藝偏差等原因，造成時鐘輸出頻率偏離協(xié)議要求的范圍，此時需要時鐘校準把偏離的時鐘校準到需要的頻率點?，F(xiàn)有技術待解決的問題為振蕩器和時鐘校準電路一起能夠?qū)崿F(xiàn)時鐘電路的功能，為芯片正常工作提供相對精準的時鐘。
【發(fā)明內(nèi)容】

[0006]本發(fā)明的目的在于:針對現(xiàn)有技術中存在的上述技術問題，提供一種振蕩器和時鐘校準電路一起能夠?qū)崿F(xiàn)時鐘電路的功能，為芯片正常工作提供相對精準的時鐘。
[0007]本發(fā)明是通過以下技術方案實現(xiàn)的:
[0008]一種基于UHF RFID芯片的時鐘動態(tài)校準方法，控制電流控制振蕩器內(nèi)電容充放電電流的大小，從而控制電容充放電時間的長度，來控制輸出時鐘的頻率;時鐘校準采用電流校準的方式，由基帶處理器根據(jù)閱讀器的信號對時鐘頻率進行動態(tài)校準；當輸出時鐘偏差超出一定的范圍時，數(shù)字基帶返回一組數(shù)據(jù)改變控制電流的大小，來改變輸出時鐘的頻率， 接收一個閱讀器命令的同時可以對時鐘進行多次調(diào)整，命令接收完成時以最優(yōu)的時鐘向閱讀器反向發(fā)射信號，使得標簽可以被精確無誤的識別。
[0009]所述基于UHF RFID芯片的時鐘動態(tài)校準電路，其中，包括電流基準模塊、時鐘校準模塊、振蕩器模塊和數(shù)字基帶模塊；電流基準模塊的輸出端與時鐘校準模塊的一個輸入端相連，時鐘校準模塊的輸出端與振蕩器模塊的輸入端相連，振蕩器模塊的輸出端通過數(shù)字基帶模塊與時鐘校準模塊的另一個輸入端相連;所述振蕩器模塊由第一、二、三級反相器電路和時鐘整形電路組成;所述時鐘校準模塊由充電電壓調(diào)節(jié)電路和充電電容調(diào)節(jié)電路組成;所述數(shù)字基帶模塊由數(shù)字電路時鐘動態(tài)調(diào)節(jié)邏輯D1和數(shù)字電路時鐘動態(tài)調(diào)節(jié)邏輯D2組成。[0〇1〇] 進一步，所述電流基準模塊由對射極跟隨器M0、器件M1、M2組成，器件M1、M2、M3構(gòu)成鏡像電流源，鏡像電流源為充放電電壓調(diào)節(jié)電路和第一級反相器電路提供電流;器M0采用NMOS管，器件Ml、M2、M3采用PMOS管。
[0011] 進一步，所述第一級反相電路由器件14151617構(gòu)成，工作于差分模式，實現(xiàn)對電容交替充放電；所述器件M4、M6采用PM0S管，器件M5、M7采用NM0S管。[〇〇12]進一步，所述第二、三級反相器電路分別由觸發(fā)器RS1、RS2構(gòu)成;所述第二、三級反相器電路的輸出信號作為第一級反相電路的輸入信號;第一、二、三級反相器電路構(gòu)成了環(huán)形振蕩電路。
[0013]進一步，所述時鐘整形電路由器件Mil?M16組成，將輸出時鐘信號整形成方波信號，并提供一定的驅(qū)動能力驅(qū)動后級電路。
[0014]進一步，所述充電電壓調(diào)節(jié)電路由參考電流源和可調(diào)電阻R1、R2、R4、R8、R16、R32、 R64構(gòu)成，實現(xiàn)對電容充放電節(jié)點電壓的控制;所述參考電流源由器件M8、M9、Ml 0構(gòu)成，器件皿8、]?9、]\110采用匪05管。[0〇15] 進一步，所述可調(diào)電阻1?1、1?2、1?4、1?8、1?16、1?2、1?64根據(jù)器件]\?1?]\?7接收到的動態(tài)調(diào)節(jié)使能信號MR l_en?MR7_en的信號組合成不同的電阻值，從而控制器件M8、M9、M10的柵極電壓，進而控制電容充放電電路的充電電壓;所述器件MR1?MR7采用NM0S管。
[0016]進一步，所述充電電容調(diào)節(jié)電路由電容C1?C8、電容C1’?C8’、器件MCI?MC4和器件MCI’?MC4 ’構(gòu)成;器件MCI?MC4和器件MCI’?MC4’采用NM0S管;所述電容Cl、C2串聯(lián)，MCI 的漏極和源極分別與電容C2的兩端相連;所述電容C3、C4串聯(lián)，MC2的漏極和源極分別與電容C4的兩端相連;所述電容C5、C6串聯(lián)，MC3的漏極和源極分別與電容C6的兩端相連;所述電容C7、C8串聯(lián)，MC4的漏極和源極分別與電容C8的兩端相連;所述電容C1’、C2’串聯(lián)，MCI’的漏極和源極分別與電容C2’的兩端相連;所述電容C3’、C4’串聯(lián)，MC2’的漏極和源極分別與電容C4’的兩端相連;所述電容C5 ’、C6’串聯(lián)，MC3 ’的漏極和源極分別與電容C6 ’的兩端相連;所述電容C7 ’、C8 ’串聯(lián)，MC4 ’的漏極和源極分別與電容C8 ’的兩端相連；電容Cl、C3、C5、 C7相交于器件M9的源極；電容Cl’、C3’、C5’、C7’相交于器件M10的源極;器件MCI?MC4，MC1’ ?MC4’:作為開關管子控制電容是否接入電路或旁路。
[0017] 充電電壓調(diào)節(jié)電路中的電阻1?1、1?2、1?4、1?8、1?16、1?32、1?64對應的時鐘調(diào)節(jié)步進分別為0 ? 005MHZ，0 ? 01MHZ，0 ? 02MHZ，0 ? 04MHZ，0 ? 08MHZ，0 ? 16MHZ，0 ? 32MHZ，0 ? 64MHZ。通過數(shù)字邏輯動態(tài)使能MRl_en?MR7_en來調(diào)節(jié)電阻1?1、1?2、1?4、1?8，1?16、1?2、1?64接入電路的電阻值的大小，從而調(diào)節(jié)了器件M8、M9、M10的柵極電壓，從而調(diào)節(jié)了時鐘的頻率。
[0018] 充電電容調(diào)節(jié)電路通過數(shù)字邏輯動態(tài)使能C12_en?C78_en來調(diào)節(jié)電容C1?C8和 C1’?C8 ’接入電路的電容值的大小，從而調(diào)節(jié)了時鐘的頻率。
[0019]進一步，數(shù)字電路時鐘動態(tài)調(diào)節(jié)邏輯D1根據(jù)標簽芯片模擬部分提供的時鐘和閱讀器發(fā)送給標簽的命令，數(shù)字邏輯內(nèi)容采用時鐘動態(tài)調(diào)節(jié)的算法，實現(xiàn)對電阻R1，R2，R4，R8，R16，R32，R64的動態(tài)使能調(diào)節(jié)，從而調(diào)節(jié)了接入電路的電阻值，最終實現(xiàn)對時鐘頻率的調(diào)節(jié);數(shù)字電路時鐘動態(tài)調(diào)節(jié)邏輯D2根據(jù)標簽芯片模擬部分提供的時鐘和閱讀器發(fā)送給標簽的命令，數(shù)字邏輯內(nèi)容采用時鐘動態(tài)調(diào)節(jié)的算法，實現(xiàn)對電容C1?C8，C1’?C8 ’的動態(tài)使能調(diào)節(jié)，從而調(diào)節(jié)了接入電路的電阻值，最終實現(xiàn)對時鐘頻率的調(diào)節(jié);數(shù)字電路時鐘動態(tài)調(diào)節(jié)邏輯D1和數(shù)字電路時鐘動態(tài)調(diào)節(jié)邏輯D2將時鐘校準模塊電路的輸出和輸入聯(lián)系起來，形成了一個環(huán)路。這樣時鐘電路可以實時的知道本電路上一個時刻的時鐘頻率是多少，如果頻率偏差超出規(guī)定的范圍，那么數(shù)字電路時鐘動態(tài)調(diào)節(jié)邏輯D1和數(shù)字電路時鐘動態(tài)調(diào)節(jié)邏輯 D2可以實時的調(diào)節(jié)時鐘電路的充電電流大小，進而調(diào)整了時鐘頻率。這樣可以使得時鐘電路輸出的時鐘頻率在全溫度范圍，所有工藝角下面的頻率值偏差很小，時鐘非常穩(wěn)定，抖動也很小，為芯片的后級電路提供了精準的時鐘，提高了芯片和閱讀器的通信成功率。
[0020]綜上所述，由于采用了上述技術方案，本發(fā)明的有益效果是:
[0021]1、本發(fā)明的電路環(huán)形振蕩器結(jié)構(gòu)簡單、占用芯片面積小、功耗低，并且能由CMOS工藝實現(xiàn)，但是傳統(tǒng)的環(huán)形振蕩器(奇數(shù)級反相器即可實現(xiàn))對電源波動、溫度變化沒抑制能力，輸出頻率偏差較大，不能為數(shù)字電路提供穩(wěn)定可靠的時鐘頻率。
[0022]2、本發(fā)明的振蕩器，并對傳統(tǒng)振蕩器做了很大的改進，削弱了電源電壓和電流對輸出時鐘頻率的影響，減小時鐘頻率的抖動，使得輸出頻率更穩(wěn)定。弛豫振蕩器是一種使用電容充放電來實現(xiàn)延遲的振蕩器，輸出的時鐘頻率提供給數(shù)字基帶電路，用于解調(diào)于閱讀器發(fā)出的命令，并為調(diào)制信號提供一個準確的時鐘。
[0023]3、本發(fā)明采用的時鐘校準技術，使得時鐘電路在任何工作溫度點、任何工藝偏差之下，輸出的時鐘頻率偏差都在3%以內(nèi)，完全滿足時鐘電路的設計需求。采用本時鐘電路的標簽芯片和閱讀器的通信成功率可以達到100%，即閱讀器對標簽芯片的每一次操作都可以得到標簽芯片的正確響應?！靖綀D說明】
[0024]本發(fā)明將通過例子并參照附圖的方式說明，其中:[〇〇25]圖1為現(xiàn)有技術的時鐘電路框圖；
[0026]圖2為現(xiàn)有技術的時鐘電路不意圖；
[0027]圖3為本發(fā)明的時鐘校準方法框圖；
[0028]圖4為本發(fā)明的動態(tài)時鐘校準方法電路示意圖?！揪唧w實施方式】
[0029]本說明書中公開的所有特征，或公開的所有方法或過程中的步驟，除了互相排斥的特征和/或步驟以外，均可以以任何方式組合。
[0030]本說明書(包括任何附加權利要求、摘要和附圖)中公開的任一特征，除非特別敘述，均可被其他等效或具有類似目的的替代特征加以替換。即，除非特別敘述，每個特征只是一系列等效或類似特征中的一個例子而已。
[0031]如圖3所示，涉及一種基于UHF RFID芯片的時鐘動態(tài)校準方法，控制電流控制振蕩器內(nèi)電容充放電電流的大小，從而控制電容充放電時間的長度，來控制輸出時鐘的頻率;時鐘校準采用電流校準的方式，由基帶處理器根據(jù)閱讀器的信號對時鐘頻率進行動態(tài)校準；當輸出時鐘偏差超出一定的范圍時，數(shù)字基帶返回一組數(shù)據(jù)改變控制電流的大小，來改變輸出時鐘的頻率，接收一個閱讀器命令的同時可以對時鐘進行多次調(diào)整，命令接收完成時以最優(yōu)的時鐘向閱讀器反向發(fā)射信號，使得標簽可以被精確無誤的識別。
[0032]如圖4所示，公開了一種基于UHF RFID芯片的時鐘動態(tài)校準電路，包括電流基準模塊、時鐘校準模塊、振蕩器模塊和數(shù)字基帶模塊;電流基準模塊的輸出端與時鐘校準模塊的一個輸入端相連，時鐘校準模塊的輸出端與振蕩器模塊的輸入端相連，振蕩器模塊的輸出端通過數(shù)字基帶模塊與時鐘校準模塊的另一個輸入端相連;所述振蕩器模塊由第一、二、三級反相器電路和時鐘整形電路組成;所述時鐘校準模塊由充電電壓調(diào)節(jié)電路和充電電容調(diào)節(jié)電路組成;所述數(shù)字基帶模塊由數(shù)字電路時鐘動態(tài)調(diào)節(jié)邏輯D1和數(shù)字電路時鐘動態(tài)調(diào)節(jié)邏輯D2組成。[〇〇33]具體地，所述電流基準模塊由對射極跟隨器M0、器件Ml、M2組成，器件Ml、M2、M3構(gòu)成鏡像電流源，鏡像電流源為充放電電壓調(diào)節(jié)電路和第一級反相器電路提供電流;器M0采用NM0S管，所述器件Ml、M2、M3采用PM0S管。[〇〇34]具體地，所述第一級反相電路由器件114151617構(gòu)成，工作于差分模式，實現(xiàn)對電容交替充放電；所述器件M4、M6采用PM0S管，器件M5、M7采用NM0S管。[〇〇35]具體地，所述第二、三級反相器電路分別由觸發(fā)器RS1、RS2構(gòu)成;所述第二、三級反相器電路的輸出信號作為第一級反相電路的輸入信號;第一、二、三級反相器電路構(gòu)成了環(huán)形振蕩電路。[〇〇36]具體地，所述時鐘整形電路由器件Mil?M16組成，將輸出時鐘信號整形成方波信號，并提供一定的驅(qū)動能力驅(qū)動后級電路。[〇〇37] 具體地，所述充電電壓調(diào)節(jié)電路由參考電流源和可調(diào)電阻R1、R2、R4、R8、R16、R32、 R64構(gòu)成，實現(xiàn)對電容充放電節(jié)點電壓的控制;所述參考電流源由器件M8、M9、Ml 0構(gòu)成，器件皿8、]?9、]\110采用匪05管。[〇〇38] 具體地，所述可調(diào)電阻1?1、1?2、1?4、1?8、1?16、1?2、1?64根據(jù)器件]\?1?]\?7接收到的動態(tài)調(diào)節(jié)使能信號MR l_en?MR7_en的信號組合成不同的電阻值，從而控制器件M8、M9、M10的柵極電壓，進而控制電容充放電電路的充電電壓;所述器件MR1?MR7采用NM0S管。[〇〇39] 具體地，所述充電電容調(diào)節(jié)電路由電容C1?C8、電容C1’?C8’、器件MCI?MC4和器件MCI’?MC4 ’構(gòu)成;器件MCI?MC4和器件MCI’?MC4’采用NM0S管;所述電容Cl、C2串聯(lián)，MCI 的漏極和源極分別與電容C2的兩端相連;所述電容C3、C4串聯(lián)，MC2的漏極和源極分別與電容C4的兩端相連;所述電容C5、C6串聯(lián)，MC3的漏極和源極分別與電容C6的兩端相連;所述電容C7、C8串聯(lián)，MC4的漏極和源極分別與電容C8的兩端相連;所述電容C1’、C2’串聯(lián)，MCI’的漏極和源極分別與電容C2’的兩端相連;所述電容C3’、C4’串聯(lián)，MC2’的漏極和源極分別與電容C4’的兩端相連;所述電容C5 ’、C6’串聯(lián)，MC3 ’的漏極和源極分別與電容C6 ’的兩端相連;所述電容C7 ’、C8 ’串聯(lián)，MC4 ’的漏極和源極分別與電容C8 ’的兩端相連；電容Cl、C3、C5、 C7相交于器件M9的源極；電容Cl’、C3’、C5’、C7’相交于器件M10的源極;器件MCI?MC4，MC1’ ?MC4’:作為開關管子控制電容是否接入電路或旁路。
[0040] 充電電壓調(diào)節(jié)電路中的電阻1?1、1?2、1?4、1?8、1?16、1?32、1?64對應的時鐘調(diào)節(jié)步進分別為0 ? 005MHZ，0 ? 01MHZ，0 ? 02MHZ，0 ? 04MHZ，0 ? 08MHZ，0 ? 16MHZ，0 ? 32MHZ，0 ? 64MHZ。通過數(shù)字邏輯動態(tài)使能MRl_en?MR7_en來調(diào)節(jié)電阻1?1、1?2、1?4、1?8，1?16、1?2、1?64接入電路的電阻值的大小，從而調(diào)節(jié)了器件M8、M9、M10的柵極電壓，從而調(diào)節(jié)了時鐘的頻率。
[0041] 充電電容調(diào)節(jié)電路通過數(shù)字邏輯動態(tài)使能C12_en?C78_en來調(diào)節(jié)電容C1?C8和 C1’?C8 ’接入電路的電容值的大小，從而調(diào)節(jié)了時鐘的頻率。[〇〇42]具體地，數(shù)字電路時鐘動態(tài)調(diào)節(jié)邏輯D1根據(jù)標簽芯片模擬部分提供的時鐘和閱讀器發(fā)送給標簽的命令，數(shù)字邏輯內(nèi)容采用時鐘動態(tài)調(diào)節(jié)的算法，實現(xiàn)對電阻R1，R2，R4，R8， R16，R32，R64的動態(tài)使能調(diào)節(jié)，從而調(diào)節(jié)了接入電路的電阻值，最終實現(xiàn)對時鐘頻率的調(diào)節(jié);數(shù)字電路時鐘動態(tài)調(diào)節(jié)邏輯D2根據(jù)標簽芯片模擬部分提供的時鐘和閱讀器發(fā)送給標簽的命令，數(shù)字邏輯內(nèi)容采用時鐘動態(tài)調(diào)節(jié)的算法，實現(xiàn)對電容C1?C8，C1’?C8 ’的動態(tài)使能調(diào)節(jié)，從而調(diào)節(jié)了接入電路的電容值，最終實現(xiàn)對時鐘頻率的調(diào)節(jié)。[〇〇43] 具體地，數(shù)字電路時鐘動態(tài)調(diào)節(jié)邏輯D1和數(shù)字電路時鐘動態(tài)調(diào)節(jié)邏輯D2將時鐘校準模塊電路的輸出和輸入聯(lián)系起來，形成了一個環(huán)路，這樣時鐘電路可以實時的知道本電路上一個時刻的時鐘頻率是多少，如果頻率偏差超出規(guī)定的范圍，那么數(shù)字電路時鐘動態(tài)調(diào)節(jié)邏輯D1和數(shù)字電路時鐘動態(tài)調(diào)節(jié)邏輯D2可以實時的調(diào)節(jié)時鐘電路的充電電流大小，進而調(diào)整了時鐘頻率。這樣可以使得時鐘電路輸出的時鐘頻率在全溫度范圍，所有工藝角下面的頻率值偏差很小，時鐘非常穩(wěn)定，抖動也很小，為芯片的后級電路提供了精準的時鐘， 提高了芯片和閱讀器的通信成功率。
[0044]以上所述的具體實施例，對本發(fā)明的目的、技術方案和有益效果進行了進一步詳細說明，所應理解的是，以上所述僅為本發(fā)明的具體實施例而已，并不用于限制本發(fā)明。本發(fā)明擴展到任何在本說明書中披露的新特征或任何新的組合，以及披露的任一新的方法或過程的步驟或任何新的組合。
【主權項】
1.一種基于UHFRFID芯片的時鐘動態(tài)校準方法，其特征在于:控制電流控制振蕩器內(nèi)電容充放電電流的大小，從而控制電容充放電時間的長度，來控制輸出時鐘的頻率;時鐘校準采用電流校準的方式，由基帶處理器根據(jù)閱讀器的信號對時鐘頻率進行動態(tài)校準；當輸出時鐘偏差超出一定的范圍時，數(shù)字基帶返回一組數(shù)據(jù)改變控制電流的大小，來改變輸出時鐘的頻率，接收一個閱讀器命令的同時可以對時鐘進行多次調(diào)整，命令接收完成時以最優(yōu)的時鐘向閱讀器反向發(fā)射信號，使得標簽可以被精確無誤的識別。2.—種根據(jù)權利要求1所述的基于UHFRFID芯片的時鐘動態(tài)校準電路，其特征在于，包括電流基準模塊、時鐘校準模塊、振蕩器模塊和數(shù)字基帶模塊;電流基準模塊的輸出端與時鐘校準模塊的一個輸入端相連，時鐘校準模塊的輸出端與振蕩器模塊的輸入端相連，振蕩器模塊的輸出端通過數(shù)字基帶模塊與時鐘校準模塊的另一個輸入端相連;所述振蕩器模塊由第一、二、三級反相器電路和時鐘整形電路組成;所述時鐘校準模塊由充電電壓調(diào)節(jié)電路和充電電容調(diào)節(jié)電路組成;所述數(shù)字基帶模塊由數(shù)字電路時鐘動態(tài)調(diào)節(jié)邏輯(電阻調(diào)節(jié))Dl和數(shù)字電路時鐘動態(tài)調(diào)節(jié)邏輯(電容調(diào)節(jié))D2組成。3.根據(jù)權利要求2所述的基于UHFRFID芯片的時鐘動態(tài)校準電路，其特征在于，所述電流基準模塊由射極跟隨器MO、器件Ml、M2組成，器件Ml、M2、M3構(gòu)成鏡像電流源，鏡像電流源為充放電電壓調(diào)節(jié)電路和第一級反相器電路提供電流;器MO采用匪OS管，器件M1、M2、M3采用PMOS管。4.根據(jù)權利要求2或3所述的基于UHFRFID芯片的時鐘動態(tài)校準電路，其特征在于，所述第一級反相電路由器件14、]\15、]\16、]\17構(gòu)成，工作于差分模式，實現(xiàn)對電容交替充放電；所述器件M4、M6采用PMOS管，器件M5、M7采用NMOS管。5.根據(jù)權利要求2所述的基于UHFRFID芯片的時鐘動態(tài)校準電路，其特征在于，所述第二、三級反相器電路分別由觸發(fā)器RS1、RS2構(gòu)成;所述第二、三級反相器電路的輸出信號作為第一級反相電路的輸入信號;第一、二、三級反相器電路構(gòu)成了環(huán)形振蕩電路。6.根據(jù)權利要求2所述的基于UHFRFID芯片的時鐘動態(tài)校準電路，其特征在于，所述時鐘整形電路由器件Mll?M16組成，將輸出時鐘信號整形成方波信號，并提供一定的驅(qū)動能力驅(qū)動后級電路。7.根據(jù)權利要求2所述的基于UHFRFID芯片的時鐘動態(tài)校準電路，其特征在于，所述充放電電壓調(diào)節(jié)電路由參考電流源和可調(diào)電阻1?1、1?2、1?4、1?8、1?16、1?2、1?64構(gòu)成，實現(xiàn)對電容充放電節(jié)點電壓的控制;所述參考電流源由器件M8、M9、M1構(gòu)成，器件M8、M9、Ml O采用匪OS管。8.根據(jù)權利要求7所述的基于UHFRFID芯片的時鐘動態(tài)校準電路，其特征在于，所述可調(diào)電阻町、1?2、1?4、1?8、1?16、1?2、1?64根據(jù)器件1?1?1?7接收到的動態(tài)調(diào)節(jié)使能信號1?1_611?MR7_en的信號組合成不同的電阻值，從而控制器件M8、M9、M10的柵極電壓，進而控制電容充放電電路的充電電壓;所述器件MRl?MR7采用NMOS管。9.根據(jù)權利要求2所述的基于UHFRFID芯片的時鐘動態(tài)校準電路，其特征在于，所述充電電容調(diào)節(jié)電路由電容Cl?C8、電容Cl’?C8 ’、器件MCl?此4和器件此1，?MC4 ’構(gòu)成;器件MCl?MC4和器件MCI’?MC4’采用NMOS管;所述電容Cl、C2串聯(lián)，MCl的漏極和源極分別與電容C2的兩端相連;所述電容C3、C4串聯(lián)，MC2的漏極和源極分別與電容C4的兩端相連;所述電容C5、C6串聯(lián)，MC3的漏極和源極分別與電容C6的兩端相連;所述電容C7、C8串聯(lián)，MC4的漏極和源極分別與電容c 8的兩端相連;所述電容c r、c 2 ’串聯(lián)，m c r的漏極和源極分別與電容 C2’的兩端相連;所述電容C3’、C4’串聯(lián)，MC2’的漏極和源極分別與電容C4’的兩端相連;所 述電容C5’、C6’串聯(lián)，MC3’的漏極和源極分別與電容C6’的兩端相連;所述電容C7’、C8’串 聯(lián)，MC4’的漏極和源極分別與電容C8’的兩端相連；電容(:1、03、05、07相交于器件119的源極； 電容Cl’、C3 ’、C5 ’、C7 ’相交于器件Ml 0的源極;器件MCI?MC4，MCI’?MC4 ’:作為開關管子控 制電容是否接入電路或旁路。10.根據(jù)權利要求2所述的基于UHF RFID芯片的時鐘動態(tài)校準電路，其特征在于，數(shù)字 電路時鐘動態(tài)調(diào)節(jié)邏輯D1根據(jù)標簽芯片模擬部分提供的時鐘和閱讀器發(fā)送給標簽的命令， 數(shù)字邏輯內(nèi)容采用時鐘動態(tài)調(diào)節(jié)的算法，實現(xiàn)對電阻Rl，R2，R4，R8，R16，R32，R64的動態(tài)使 能調(diào)節(jié)，從而調(diào)節(jié)了接入電路的電阻值，最終實現(xiàn)對時鐘頻率的調(diào)節(jié);數(shù)字電路時鐘動態(tài)調(diào) 節(jié)邏輯D2根據(jù)標簽芯片模擬部分提供的時鐘和閱讀器發(fā)送給標簽的命令，數(shù)字邏輯內(nèi)容采 用時鐘動態(tài)調(diào)節(jié)的算法，實現(xiàn)對電容C1?C8，C1’?C8 ’的動態(tài)使能調(diào)節(jié)，從而調(diào)節(jié)了接入電 路的電阻值，最終實現(xiàn)對時鐘頻率的調(diào)節(jié);且所述數(shù)字電路時鐘動態(tài)調(diào)節(jié)邏輯D1和數(shù)字電 路時鐘動態(tài)調(diào)節(jié)邏輯D2將時鐘校準模塊電路的輸出和輸入聯(lián)系起來，形成了一個環(huán)路。
【文檔編號】H03K19/177GK105958987SQ201610422539
【公開日】2016年9月21日
【申請日】2016年6月16日
【發(fā)明人】蔡友, 向曉安, 張強, 張建, 王立泉
【申請人】無錫鍵橋電子科技有限公司