一種高良率的倒裝芯片功率放大器及其應(yīng)用
【專利摘要】本發(fā)明公開了一種高良率的倒裝芯片功率放大器及其應(yīng)用，其特征是：功率放大器輸出級中第M個(gè)級聯(lián)放大電路的NM個(gè)并聯(lián)連接的單位放大單元為對稱排列的四個(gè)陣列；每個(gè)陣列包含NM/4個(gè)并聯(lián)連接的單位放大單元；每個(gè)陣列中的各個(gè)單位放大單元分別采用倒裝芯片工藝并通過其晶體管的發(fā)射極或是柵極與一組地線GND中相對應(yīng)的地線GND倒裝芯片節(jié)點(diǎn)相連；每個(gè)陣列中的各個(gè)單位放大單元分別采用倒裝芯片工藝并通過其晶體管的集電極或漏級與一組電源線VCC相對應(yīng)的電源線VCC倒裝芯片節(jié)點(diǎn)相連。本發(fā)明能使用統(tǒng)一大小的倒裝芯片節(jié)點(diǎn)來提高功率放大器接地的節(jié)點(diǎn)密度，從而達(dá)到高良率和高可靠性。
【專利說明】
一種高良率的倒裝芯片功率放大器及其應(yīng)用
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及射頻功率放大器，具體的說是一種高效率的高良率高可靠性的采用倒裝芯片工藝的能夠平衡散熱的功率放大器及其應(yīng)用?！颈尘凹夹g(shù)】
[0002]射頻發(fā)射前端模塊是射頻終端器件實(shí)現(xiàn)信號傳輸?shù)年P(guān)鍵元器件。當(dāng)前隨著全球無線通信用戶的快速增長及用戶對無線通信的更高端的體驗(yàn)需求，市場對無線通信的帶寬的需求快速增長。為了解決這種市場需求，全球開放出來的專用無線通信頻段越來越多并且越來越擁擠。頻段利用率高的調(diào)制解調(diào)方式，例如:3G的寬帶碼分多址(Wideband Code Divis1n Multiple Access，WCDMA)，帶碼分多址(Code Divis1n Multiple Access, CDMA)，時(shí)分同步碼分多址(Time Divis1n Synchronous Code Divis1n MultipleAccess，TD-SCDMA)，以及逐漸取代3G技術(shù)成為市場主流的4G技術(shù)的Long term evolut1n，LTE包括成對頻譜模式(Frequency domain duplexing,FDD)及非成對頻譜模式 (Time domain duplexing,TDD)。這些頻段利用率高的各種調(diào)制解調(diào)方式都對無線通信終端提出更高的要求，例如:高質(zhì)量的語音通話，減少數(shù)據(jù)通信中的錯(cuò)誤，快速的語音數(shù)據(jù)傳輸?shù)那袚Q，等等。
[0003]對于射頻發(fā)射前端的主力元器件射頻功率放大器及其模塊來說，就意味著在新的頻段利用率高的調(diào)制解調(diào)方式下，功率放大器必須具有較高的線性度來保障射頻信號能夠放大傳輸并且能夠盡量少信號失真。一般功率放大器的高線性度意味著降低其輸出功率來減少輸出晶體管器件的非線性諧波的產(chǎn)生。功率放大器是無線通信連接中的一個(gè)核心元件，并且是以獨(dú)立的模塊的形式出現(xiàn)在無線通信系統(tǒng)之中。現(xiàn)有的功率放大器一般采用多元件集成在一個(gè)基板上形成一個(gè)模塊(MCM)，其模塊中可能包含不局限于以下的多個(gè)元件: 功率放大器芯片，功率模式控制電路通常是CMOS工藝，輸出匹配電路可以采用無源分立元件或半導(dǎo)體無源器件，射頻開關(guān)通常是采用GaAs pHEMT工藝或是S0I技術(shù)。各個(gè)芯片與基板的連接方式基本有兩種，一種是通過飛線技術(shù)連接芯片上的焊盤和基板上的焊盤節(jié)點(diǎn)，另一種是倒裝芯片技術(shù)通過芯片上的金屬凸點(diǎn)和基板上的節(jié)點(diǎn)直接通過焊錫或是銅柱對接。
[0004]以功率放大器輸出級連接方式為例，市場上已有的大部分功率放大器是通過飛線技術(shù)把功率放大器芯片與基板實(shí)現(xiàn)連接，其中大晶體管接地方式可能是晶圓貫通接地TWV。 圖1顯示的是市場現(xiàn)有功率放大器的輸出級放大電路接地設(shè)計(jì)，圖1中101，102，……，10(N-1)，10N到131，132,……，13(N-1)，13N(其中N是整數(shù))顯示了所有的基本放大電路單元，每個(gè)基本放大單元可以由單晶體管組成也可能由多個(gè)更小的基本放大單元并聯(lián)組成。Ml-144 代表功率放大器芯片上的地 GND ， 在 GaAs HBT 或是 pHEMT 工藝?yán)锸峭ㄟ^晶圓襯底的晶圓貫通接地TWV，在LDM0S工藝?yán)锸巧疃葥诫s的半導(dǎo)體，在CMOS工藝?yán)锟赡苁峭ㄟ^晶圓襯底的晶圓貫通接地TWV也可能是通過bond pad飛線到基板上的地線。151，152,……，15(K_1)， 15K(其中K是整數(shù))代表了放大器射頻輸出的芯片上焊盤bond pad，輸出放大電路的電壓連接以及射頻輸出都是通過這K個(gè)芯片上焊盤bond pad飛線連接到放大器的負(fù)載輸出匹配網(wǎng)絡(luò)。放大電路中的N個(gè)基本放大單元并聯(lián)通過HBT的發(fā)射極或是pHEMT/LDMOS/CMOS的柵極連接到地GND形成一個(gè)N單元的陣列。一般有至少4個(gè)這樣的陣列連接方法如圖1所示，這至少四個(gè)陣列共同組成放大器輸出級放大電路。地GND分成兩組，141/142為一組，143/144為另一組，每組分別連接兩個(gè)陣列的每個(gè)基本放大單元的發(fā)射極或柵極。兩組地GND的位置與 151-15K的射頻輸出芯片上焊盤bond pad成垂直方向。每個(gè)陣列中基本放大單元的集電極或漏級通過芯片工藝中的金屬連接到射頻輸出的芯片上焊盤bond pad 151-15K如圖1所示。這種連接方法普遍用于飽和放大器的設(shè)計(jì)之中，也應(yīng)用于一些線性放大器的設(shè)計(jì)。這種晶圓貫通接地方式散熱效果不佳，以商業(yè)JfflT晶體管為例，該商業(yè)HBT晶體管的發(fā)射極大多在晶體管多層材料的最上層，電流通過晶體管的發(fā)射級需要流經(jīng)晶體管發(fā)射極之下的多層材料包括基級層，集電極層，襯底層，然后通過晶圓背面的金屬鍍層接地，這樣長的一個(gè)通路會引起電感以及電阻過大，從而導(dǎo)熱效率很差。
[0005]另一種市場常見芯片連接采用倒裝芯片技術(shù)通過芯片上的金屬凸點(diǎn)和基板上的節(jié)點(diǎn)直接通過焊錫或是銅柱對接。這種方式常見于多管腳的高性能處理器芯片，近來市場上逐漸出現(xiàn)功率放大器的電路通過倒裝芯片技術(shù)把功率放大器芯片與基板實(shí)現(xiàn)連接。這種設(shè)計(jì)一般是如上圖1的飛線連結(jié)工藝到倒裝芯片的簡單改造而成。如圖2a、圖2b以及圖3a、 圖3b所示。圖2a/圖2b中201，202,……，20(N_1)，20N(其中N是整數(shù))以及圖3a/圖3b中301， 302,……，30(N-1)，30N(其中N是整數(shù))是同如上所述圖1中的功率放大器相同的輸出級放大電路中的基本放大單元，每個(gè)單元可以由單晶體管組成也可能由多個(gè)更小的基本放大單元并聯(lián)組成。圖2a及圖2b中的241以及圖3a及3b中的341/342代表功率放大器芯片上的地 GND倒裝節(jié)點(diǎn)，每個(gè)橢圓形代表一個(gè)大的倒裝芯片節(jié)點(diǎn)，這些倒裝芯片接地節(jié)點(diǎn)通常采用很大面積的焊錫或是銅柱以期望達(dá)到更好的散熱效果。圖2a中的251，252，……，25(K_1)，25K (其中K是整數(shù))以及圖2b中的251代表了放大器射頻輸出線的倒裝芯片節(jié)點(diǎn)，圖3a中的351， 352,……，35(K-1)，35K(其中K是整數(shù))以及圖3b中的351代表了放大器射頻輸出線的倒裝芯片節(jié)點(diǎn)，輸出放大電路的電壓連接以及射頻信號輸出都是流經(jīng)這一個(gè)大的節(jié)點(diǎn)(圖2a，圖 3a)或是K個(gè)小倒裝芯片節(jié)點(diǎn)(圖2b，圖3b)通過焊錫或是銅柱連接到放大器的負(fù)載輸出匹配網(wǎng)絡(luò)。圖2a/圖3a與圖2b/圖3b的不同之處在于圖2a/3a放大器輸出節(jié)點(diǎn)是用多個(gè)小節(jié)點(diǎn)組成一列，圖2b/圖3b放大器輸出節(jié)點(diǎn)是用一個(gè)大節(jié)點(diǎn)組成。圖2a/2b與圖3a/3b不同之處在于圖2a/2b中的241的大節(jié)點(diǎn)涵蓋了所有輸出級放大單元的接地；圖3a/3b中的兩個(gè)大節(jié)點(diǎn) 241/242分成兩組各自涵蓋一半輸出級放大單元的接地。這每列N個(gè)總共四列個(gè)放大電路基本單元并聯(lián)通過HBT的發(fā)射極或是pHEMT/LDMOS/CMOS的柵極連接到地GND。與圖1所示不同的是，在三維空間中該GND是通過焊錫或是銅柱直接連接到芯片晶體管輸出級的HBT的發(fā)射極或是pHEMT/LDMOS/CMOS的柵極，電流不需要流經(jīng)半導(dǎo)體多層材料以及半導(dǎo)體襯底層，電流直接從晶體管輸出級的HBT的發(fā)射極或是pHEMT/LDMOS/CMOS的柵極流出經(jīng)過倒裝芯片的節(jié)點(diǎn)(焊錫或是銅柱)到基板的地。這樣短的一個(gè)接地通路大大提高了導(dǎo)熱效率。但是這種設(shè)計(jì)方案的缺點(diǎn)是由于其它信號節(jié)點(diǎn)以及功率放大器散熱接地節(jié)點(diǎn)大小很不均衡、倒裝芯片節(jié)點(diǎn)的大小不一，導(dǎo)致倒裝后的基板與芯片受力不均勻，最重要的節(jié)點(diǎn)尤其是功率放大器各個(gè)級聯(lián)級級的接地節(jié)點(diǎn)常常因?yàn)楸砻孢^大應(yīng)力作用傳到芯片半導(dǎo)體材料，導(dǎo)致芯片半導(dǎo)體材料層中的斷裂，從而引起產(chǎn)品良率的降低，甚至可能降低產(chǎn)品的可靠性。
【發(fā)明內(nèi)容】

[0006]本發(fā)明為解決上述現(xiàn)有技術(shù)中存在的不足之處，提供了一種平衡散熱的高良率的倒裝芯片功率放大器及其應(yīng)用，以期能使用統(tǒng)一大小的倒裝芯片節(jié)點(diǎn)來提高功率放大器接地的節(jié)點(diǎn)密度，從而達(dá)到高良率和高可靠性。
[0007]本發(fā)明為解決技術(shù)問題采用如下技術(shù)方案:
[0008]本發(fā)明一種高良率的倒裝芯片功率放大器，包括:M級級聯(lián)放大電路和輸出匹配電路;所述M級級聯(lián)放大電路的第i個(gè)級聯(lián)的放大電路中包含化個(gè)并聯(lián)連接的單位放大單元;1 彡i彡M且M彡2;
[0009]射頻信號從所述M級級聯(lián)放大電路的第i個(gè)級聯(lián)的放大電路的輸入端進(jìn)入并經(jīng)過化個(gè)并聯(lián)連接的單位放大單元的放大后，再輸出至第i+1個(gè)級聯(lián)的放大電路的輸入端進(jìn)行放大，直到經(jīng)過第M個(gè)級聯(lián)的放大電路的放大后，獲得級聯(lián)放大信號并傳遞給所述輸出匹配電路；
[0010]所述輸出匹配電路對所述級聯(lián)放大信號進(jìn)行負(fù)載優(yōu)化匹配后輸出至天線，其特點(diǎn)是:
[0011]設(shè)置所述功率放大器的輸出級中第M個(gè)級聯(lián)放大電路的Nm個(gè)并聯(lián)連接的單位放大單元為兩組對稱排列的大陣列；每組大陣列包含兩個(gè)小陣列，每個(gè)小陣列包含Nm/4個(gè)并聯(lián)連接的單位放大單元；
[0012]在任意個(gè)大陣列的兩個(gè)小陣列之間設(shè)置一組地線GND，從而形成兩組地線GND;所述地線GND是由若干個(gè)倒裝芯片節(jié)點(diǎn)排列而成；
[0013]設(shè)置一組電源線VCC;且所述電源線VCC與所述兩組地線互相垂直;所述一組電源線VCC為第M個(gè)級聯(lián)放大電路的輸出線，并由若干個(gè)倒裝芯片節(jié)點(diǎn)排列而成；
[0014]每個(gè)小陣列中的各個(gè)單位放大單元分別采用倒裝芯片工藝并通過其晶體管的發(fā)射極或是柵極與一組地線GND中相對應(yīng)的地線GND倒裝芯片節(jié)點(diǎn)相連；
[0015]每個(gè)小陣列中的各個(gè)單位放大單元分別采用倒裝芯片工藝并通過其晶體管的集電極或漏級與一組電源線VCC相對應(yīng)的電源線VCC倒裝芯片節(jié)點(diǎn)相連。
[0016]本發(fā)明所述的高良率的倒裝芯片功率放大器的特點(diǎn)也在于:
[0017]所述功率放大器中的倒裝芯片節(jié)點(diǎn)大小均相同。
[0018]本發(fā)明一種高良率的倒裝芯片功率放大器的應(yīng)用的特點(diǎn)是:將所述功率放大器應(yīng)用于移動(dòng)終端。
[0019]與已有技術(shù)相比，本發(fā)明有益效果體現(xiàn)在:
[0020]1、市場大多數(shù)功率放大器采用上述方案一中的飛線連結(jié)，功率放大器通過晶圓貫通接地，這種晶圓貫通接地方式散熱效果不佳，相比市場上大多數(shù)功率放大器采用飛線連接以及晶圓貫通接地而言，本發(fā)明的倒裝芯片功率放大器采用統(tǒng)一大小的倒裝芯片節(jié)點(diǎn)， 倒裝連接放大器的信號以及散熱接地設(shè)計(jì)，這種設(shè)計(jì)不但減少了飛線的使用，減少了功率放大器芯片的面積，而且減少了模塊的面積，同時(shí)能大大減少接地的電阻以及電感，從而提高了放大器的導(dǎo)熱效率，能夠提高放大器的效率，使模塊產(chǎn)品集成度更高，成本更低。
[0021]2、本發(fā)明的倒裝芯片采用統(tǒng)一大小的倒裝節(jié)點(diǎn)，在功率放大器接地處采用高密度多節(jié)點(diǎn)來代替已有的大節(jié)點(diǎn)倒裝功率放大器設(shè)計(jì)方案，從而在實(shí)現(xiàn)均衡散熱接地設(shè)計(jì)的基礎(chǔ)上，減少了倒裝后產(chǎn)生的半導(dǎo)體表面應(yīng)力的不均勻分布，直接提高了采用該倒裝芯片工藝的功率放大器批量生產(chǎn)的產(chǎn)品良率。由于半導(dǎo)體表面應(yīng)力的減少從而減少了半導(dǎo)體內(nèi)部材料層的斷裂，可以提到采用倒裝芯片工藝的功率放大器產(chǎn)品的可靠性。這種倒裝工藝降低了半導(dǎo)體晶體管的結(jié)溫，從而提高了功率放大器的效率。在實(shí)際應(yīng)用中，這種倒裝工藝能夠更平衡的散熱，同時(shí)能夠節(jié)省芯片面積。
[0022]3、市場上述方案中的放大器設(shè)計(jì)可能是針對2G電路，3G電路，或是4G網(wǎng)路;本發(fā)明的功率放大器可以通過倒裝芯片工藝以及采用統(tǒng)一的倒裝節(jié)點(diǎn)大小，在不影響該放大器的量廣良率以及廣品可靠性的基礎(chǔ)上，通過提尚功率放大器的散熱性能可以提尚該功率放大器在不同模式下和/或不同通信制式下的效率。
[0023]4、市場上使用現(xiàn)有方案中的移動(dòng)終端，每級需要多個(gè)功率放大器電路來實(shí)現(xiàn)模式的轉(zhuǎn)換。本發(fā)明的功率放大器接地方式，可以應(yīng)用于多級級聯(lián)放大器，從而使移動(dòng)終端減少面積/體積，可以節(jié)省移動(dòng)終端的成本，同時(shí)由于輸出級放大器能夠有效散熱，從而提高了移動(dòng)終端的線性度以及移動(dòng)終端的效率?！靖綀D說明】
[0024]圖1為現(xiàn)有飛線技術(shù)中功率放大器輸出級放大電路晶圓貫通接地示意圖；[〇〇25]圖2a為現(xiàn)有倒裝芯片技術(shù)中功率放大器輸出級大節(jié)點(diǎn)接地原理圖；[〇〇26]圖2b為現(xiàn)有倒裝芯片技術(shù)中功率放大器輸出級大節(jié)點(diǎn)接地大節(jié)點(diǎn)接電源線示意圖；
[0027]圖3a為現(xiàn)有倒裝芯片技術(shù)中功率放大器輸出級雙節(jié)點(diǎn)接地示意圖；[〇〇28]圖3b為現(xiàn)有倒裝芯片技術(shù)中功率放大器輸出級雙節(jié)點(diǎn)接地大節(jié)點(diǎn)接電源線示意圖；
[0029]圖4為本發(fā)明倒裝芯片技術(shù)中功率放大器接地示意圖。
[0030]圖5a為一種倒裝芯片技術(shù)中功率放大器輸出級大節(jié)點(diǎn)接地整體版圖倒裝節(jié)點(diǎn)示意圖；
[0031]圖5b為本發(fā)明倒裝芯片技術(shù)功率放大器輸出級多節(jié)點(diǎn)接地整體版圖倒裝節(jié)點(diǎn)示意圖。【具體實(shí)施方式】
[0032]本實(shí)施例中，一種高良率的倒裝芯片功率放大器，是利用至少兩級的放大電路以級聯(lián)方式連接，通過倒裝芯片的技術(shù)對功率放大器和基板進(jìn)行連接，對放大器中各級級聯(lián)放大電路接地方式以高密度節(jié)點(diǎn)倒裝的設(shè)計(jì)方法實(shí)現(xiàn)功率放大器高性能的散熱。該功率放大器由于采用了倒裝芯片技術(shù)，輸出級電路能夠更加有效的接地散熱，從而實(shí)現(xiàn)了一個(gè)能更加高效的平衡散熱的設(shè)計(jì)方案，在保持放大器線性度的前提下提高了放大器的效率。具體的說，該多模功率放大器包括:M級級聯(lián)放大電路和輸出匹配電路;其中的M級級聯(lián)放大電路的第i個(gè)級聯(lián)的放大電路中包含Ni個(gè)并聯(lián)連接的單位放大單元;l<i<M且M>2;
[0033]射頻信號從M級級聯(lián)放大電路的第i個(gè)級聯(lián)的放大電路的輸入端進(jìn)入并經(jīng)過化個(gè)并聯(lián)連接的單位放大單元的放大后，再輸出至第i+1個(gè)級聯(lián)的放大電路的輸入端進(jìn)行放大， 直到經(jīng)過第M個(gè)級聯(lián)的放大電路的放大后，獲得級聯(lián)放大信號并傳遞給輸出匹配電路；
[0034]輸出匹配電路對級聯(lián)放大信號進(jìn)行負(fù)載優(yōu)化匹配后輸出至天線。
[0035]本實(shí)施例中，區(qū)別于市場現(xiàn)有大多數(shù)手機(jī)無線通信方案中的功率放大器采用的飛線連接工藝，以及晶圓貫通的接地方式來給功率放大器散熱。如圖4所示，本發(fā)明的一種功率放大器采用倒裝芯片技術(shù)并且保持倒裝節(jié)點(diǎn)大小一致，采用高密度多節(jié)點(diǎn)的放大器接地散熱方式。該功率放大器輸出級中第M個(gè)級聯(lián)放大電路的Nm個(gè)并聯(lián)連接的單位放大單元為對稱排列的四個(gè)陣列；每個(gè)陣列包含Nm/4個(gè)并聯(lián)連接的單位放大單元，這至少四個(gè)陣列共同組成放大器輸出級放大電路。[〇〇36]地線GND分成兩組，每組分別連接四個(gè)陣列中的兩個(gè)陣列的每個(gè)單位放大單元的發(fā)射極或柵極。所述功率放大器采用倒裝芯片技術(shù)且保持所有倒裝芯片節(jié)點(diǎn)大小一致，具體而言，芯片上所有的倒裝節(jié)點(diǎn)包括:所有的地線節(jié)點(diǎn)、所有的VCC節(jié)點(diǎn)，以及功率放大器的其它信號節(jié)點(diǎn)，都保持同樣的大小，本實(shí)施例中，統(tǒng)一為直徑70微米的圓柱。每個(gè)陣列中單位放大單元的集電極或漏級通過倒裝芯片工藝中的金屬(焊錫或是銅柱)直接連接到電源線節(jié)點(diǎn)。這種連接方法可以用于飽和放大器的設(shè)計(jì)之中，也可以應(yīng)用于一些線性放大器的設(shè)計(jì)之中。
[0037]該兩組地線GND是由X個(gè)倒裝芯片節(jié)點(diǎn)排成兩列組成；其中X是任意整數(shù)按照電路芯片面積和散熱需要而定。
[0038]每個(gè)陣列中的各個(gè)單位放大單元分別通過其晶體管的發(fā)射極或是柵極與一組地線GND中相對應(yīng)的地線GND倒裝芯片節(jié)點(diǎn)相連；
[0039]每個(gè)陣列中的各個(gè)單位放大單元分別通過其晶體管的集電極或漏級與一組電源線VCC相對應(yīng)的電源線VCC倒裝芯片節(jié)點(diǎn)相連；
[0040]該組電源線VCC為第M個(gè)級聯(lián)放大電路的輸出線，并由K個(gè)芯片上倒裝節(jié)點(diǎn)排成一列組成；其中，K是整數(shù)，且K>3,通常其數(shù)量由芯片的面積和對功率輸出匹配需求及負(fù)載輸出的阻抗優(yōu)化調(diào)節(jié)來定。[0041 ] 此外該兩組地線與一組電源線VCC為垂直設(shè)置。[〇〇42]本實(shí)施例中，本發(fā)明采用統(tǒng)一大小的倒裝節(jié)點(diǎn)如圖4所示，這同已有的倒裝芯片功率放大器設(shè)計(jì)方案如圖2及圖3所示采用大倒裝節(jié)點(diǎn)(圖2中的241，圖3中的341，342)不同。 在整個(gè)功率放大器芯片版圖倒裝節(jié)點(diǎn)示意圖中，如圖5a，5b所示，501，502……等表示芯片上所有的倒裝節(jié)點(diǎn)，其中圖5a中的511，512是功率放大器倒裝接地節(jié)點(diǎn)，其它都是信號節(jié)點(diǎn)；其中圖5b中的511，512，513，514是功率放大器倒裝接地節(jié)點(diǎn)，其它都是信號節(jié)點(diǎn)。同一種已有的倒裝芯片功率放大器設(shè)計(jì)方案如圖5a所示的功率放大器接地采用的大的節(jié)點(diǎn)(圖 5a中的501，502)不同，本發(fā)明采用統(tǒng)一大小的倒裝節(jié)點(diǎn)如圖5b所示，本發(fā)明的功率放大器接地倒裝節(jié)點(diǎn)(例如圖5b中的511，512,513,514)同芯片上其它倒裝節(jié)點(diǎn)大小一致，只是本發(fā)明在功率放大器接地采用局部多節(jié)點(diǎn)高密度節(jié)點(diǎn)的設(shè)計(jì)來提高功率放大器的接地?zé)釋?dǎo)率。本發(fā)明應(yīng)用的倒裝芯片的功率放大器HBT晶體管的發(fā)射極電流流出直接通過焊錫或是銅柱到基板接地，較短的熱導(dǎo)通路大大提高了放大器的導(dǎo)熱效率，從而以平衡散熱的接地方式降低了該功率放大器半導(dǎo)體晶體管的結(jié)溫，從而提高了功率放大器的效率。在實(shí)際應(yīng)用中，這種倒裝芯片的接地方式還能夠節(jié)省芯片面積以及模塊的面積。
[0043]其中多級級聯(lián)功率放大器的設(shè)計(jì)可以是任何適合放大器的半導(dǎo)體技術(shù)，例如可以包括且不局限于CMOS的技術(shù)，SOI的技術(shù)，GaAs HBT的技術(shù)，GaAs pHEMT的技術(shù)，GaN HEMT的技術(shù)，LDMOS的技術(shù)，甚至可以是多種半導(dǎo)體技術(shù)的組合，例如放大器的第一級放大電路由 CMOS或SOI技術(shù)設(shè)計(jì)，第二級放大電路由GaAs HBT技術(shù)設(shè)計(jì)。其中負(fù)載輸出匹配電路中的阻抗元件可以是無源分立元件，或者基于半導(dǎo)體集成技術(shù)的無源元件，或者是基于基板工藝， 但不局限于上述實(shí)現(xiàn)方式，也可以是上述的多種技術(shù)的組合。
[0044]本發(fā)明主要應(yīng)用可以在射頻終端設(shè)備包括并不局限于移動(dòng)電話，平板電腦，筆記本電腦，車載電子的無線通信設(shè)備，物聯(lián)網(wǎng)的無線通信設(shè)備等等。此外本發(fā)明也可以應(yīng)用在其它無線通信設(shè)備之中，包括并不局限于通信基站，衛(wèi)星無線通信，軍用無線通信設(shè)備等等。因此本發(fā)明所提出的技術(shù)方案，可以應(yīng)用于需要多功率模式且工作帶寬可調(diào)的任何無線通信終端，并且不受具體通信頻段的限制。任何在具體電路或芯片布局實(shí)現(xiàn)形式上的變化，都包括在本專利的涵蓋范圍之內(nèi)。
【主權(quán)項(xiàng)】
1.一種高良率的倒裝芯片功率放大器，包括:M級級聯(lián)放大電路和輸出匹配電路;所述M 級級聯(lián)放大電路的第i個(gè)級聯(lián)的放大電路中包含化個(gè)并聯(lián)連接的單位放大單元；l<i<M且 M多2;射頻信號從所述M級級聯(lián)放大電路的第i個(gè)級聯(lián)的放大電路的輸入端進(jìn)入并經(jīng)過K個(gè)并 聯(lián)連接的單位放大單元的放大后，再輸出至第i+1個(gè)級聯(lián)的放大電路的輸入端進(jìn)行放大，直 到經(jīng)過第M個(gè)級聯(lián)的放大電路的放大后，獲得級聯(lián)放大信號并傳遞給所述輸出匹配電路；所述輸出匹配電路對所述級聯(lián)放大信號進(jìn)行負(fù)載優(yōu)化匹配后輸出至天線，其特征是:設(shè)置所述功率放大器的輸出級中第M個(gè)級聯(lián)放大電路的Nm個(gè)并聯(lián)連接的單位放大單元 為兩組對稱排列的大陣列;每組大陣列包含兩個(gè)小陣列，每個(gè)小陣列包含Nm/4個(gè)并聯(lián)連接 的單位放大單元；在任意個(gè)大陣列的兩個(gè)小陣列之間設(shè)置一組地線GND，從而形成兩組地線GND;所述地 線GND是由若干個(gè)倒裝芯片節(jié)點(diǎn)排列而成；設(shè)置一組電源線VCC;且所述電源線VCC與所述兩組地線互相垂直;所述一組電源線VCC 為第M個(gè)級聯(lián)放大電路的輸出線，并由若干個(gè)倒裝芯片節(jié)點(diǎn)排列而成；每個(gè)小陣列中的各個(gè)單位放大單元分別采用倒裝芯片工藝并通過其晶體管的發(fā)射極 或是柵極與一組地線GND中相對應(yīng)的地線GND倒裝芯片節(jié)點(diǎn)相連；每個(gè)小陣列中的各個(gè)單位放大單元分別采用倒裝芯片工藝并通過其晶體管的集電極 或漏級與一組電源線VCC相對應(yīng)的電源線VCC倒裝芯片節(jié)點(diǎn)相連。2.根據(jù)權(quán)利要求1所述的高良率的倒裝芯片功率放大器，其特征是:所述功率放大器中 的倒裝芯片節(jié)點(diǎn)大小均相同。3.—種高良率的倒裝芯片功率放大器的應(yīng)用，其特征是:將如權(quán)利要求1或2所述功率 放大器應(yīng)用于移動(dòng)終端。
【文檔編號】H03F1/02GK105978494SQ201610289107
【公開日】2016年9月28日
【申請日】2016年5月4日
【發(fā)明人】馬雷, 彭小滔, 蔡志強(qiáng), 李磊
【申請人】蘇州雷誠芯微電子有限公司