一種電源自適應(yīng)運算放大器的制造方法
【專利摘要】本發(fā)明涉及電子技術(shù)領(lǐng)域，具體涉及一種運算放大器。一種電源自適應(yīng)運算放大器，于一工作電壓作用下將一第一輸入信號和一第二輸入信號進(jìn)行差分放大以輸出一單端輸出信號，包括，工作電壓端，用于輸入工作電壓；接地端；第一輸入端，用于輸入第一輸入信號；第二輸入端，用于輸入第二輸入信號；輸出端，用于輸出單端輸出信號；復(fù)數(shù)個MOS管組成的工作電路，可控制地連接于工作電壓端、接地端、第一輸入端、第二輸入端及輸出端之間；多個開關(guān)支路，與預(yù)定的MOS管并聯(lián)，于一控制信號的作用下調(diào)節(jié)工作電路于一第一拓?fù)浣Y(jié)構(gòu)和一第二拓?fù)浣Y(jié)構(gòu)之間切換。本發(fā)明可以依據(jù)工作電壓的高低自適應(yīng)調(diào)整電路拓?fù)浣Y(jié)構(gòu)，以保證其應(yīng)用于電路系統(tǒng)中時正常的功能實現(xiàn)。
【專利說明】
一種電源自適應(yīng)運算放大器
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及電子技術(shù)領(lǐng)域，具體涉及一種運算放大器。
【背景技術(shù)】
[0002]集成運算放大器是很多模擬系統(tǒng)和混合信號系統(tǒng)中的一個重要組成部分，其性能直接影響電路及系統(tǒng)的整體性能，其中折疊式共源共柵結(jié)構(gòu)運算放大器(Folded cascode)電路不僅能提高增益，還能增加電源電壓的噪聲抑制能力，在多個電路系統(tǒng)中得到廣泛使用，然而，實際應(yīng)用中發(fā)現(xiàn)，這種拓?fù)浣Y(jié)構(gòu)的運算放大器的工作電壓降低時，多個MOS管會進(jìn)入線性區(qū)，影響正常的功能實現(xiàn)。

【發(fā)明內(nèi)容】

[0003]本發(fā)明的目的在于，提供一種電源自適應(yīng)運算放大器，解決以上技術(shù)問題；
[0004]本發(fā)明所解決的技術(shù)問題可以采用以下技術(shù)方案來實現(xiàn):
[0005]—種電源自適應(yīng)運算放大器，其中，于一工作電壓作用下將一第一輸入信號和一第二輸入信號進(jìn)行差分放大以輸出一單端輸出信號，包括，
[0006]工作電壓端，用于輸入所述工作電壓；
[0007]接地端；
[0008]第一輸入端，用于輸入所述第一輸入信號；
[0009]第二輸入端，用于輸入所述第二輸入信號；
[0010]輸出端，用于輸出所述單端輸出信號；
[0011]復(fù)數(shù)個MOS管組成的工作電路，可控制地連接于所述工作電壓端、所述接地端、所述第一輸入端、所述第二輸入端及所述輸出端之間；
[0012]多個開關(guān)支路，與預(yù)定的所述MOS管并聯(lián)，于一控制信號的作用下調(diào)節(jié)所述工作電路于一第一拓?fù)浣Y(jié)構(gòu)和一第二拓?fù)浣Y(jié)構(gòu)之間切換。
[0013]本發(fā)明的電源自適應(yīng)運算放大器，還包括工作電壓檢測模塊，用于檢測所述工作電壓低于一設(shè)定閾值時，產(chǎn)生所述控制信號。
[0014]本發(fā)明的電源自適應(yīng)運算放大器，所述第二拓?fù)浣Y(jié)構(gòu)下，所述工作電路包括，
[0015]第一 NMOS管，其柵極與所述第一輸入信號連接，漏極連接一第一交匯結(jié)點，源極連接一第二交匯結(jié)點；
[0016]第二 NMOS管，其柵極與所述第二輸入信號連接，漏極連接所述輸出端，源極連接所述第二交匯結(jié)點；
[0017]第一 PMOS管，其源極與所述工作電壓端連接，漏極與所述第一交匯結(jié)點連接，柵極與所述第一交匯結(jié)點連接；
[0018]第二 PMOS管，其源極與所述工作電壓端連接，漏極與所述輸出端連接，柵極與所述第一 PMOS管的柵極連接；
[0019]第三NMOS管，其柵極連接一偏置電壓，源極接地，漏極連接所述第二交匯結(jié)點。
[0020]本發(fā)明的電源自適應(yīng)運算放大器，所述第一拓?fù)浣Y(jié)構(gòu)包括所述第二拓?fù)浣Y(jié)構(gòu)，還包括，
[0021]第三PMOS管，可選擇地連接于所述第一 PMOS管的漏極和所述第一交匯結(jié)點之間連接；
[0022]第四PMOS管，可選擇地連接于所述第二 PMOS管的漏極和所述輸出端之間，所述三PMOS管的柵極與所述第四PMOS管的柵極連接。
[0023]本發(fā)明的電源自適應(yīng)運算放大器，所述第一拓?fù)浣Y(jié)構(gòu)包括所述第二拓?fù)浣Y(jié)構(gòu)，還包括，
[0024]第四NMOS管，可選擇地連接于所述第一交匯結(jié)點和所述第一 NMOS管之間；
[0025]第五NMOS管，可選擇地連接于所述第二 NMOS管和所述輸出端之間，所述第四NMOS管的柵極與所述第五NMOS管的柵極連接。
[0026]本發(fā)明的電源自適應(yīng)運算放大器，所述第一拓?fù)浣Y(jié)構(gòu)包括所述第二拓?fù)浣Y(jié)構(gòu)，還包括第六NMOS管，可選擇地連接于所述第三NMOS管和所述第二交匯結(jié)點之間，所述第六NMOS管的柵極連接一第二偏置電壓。
[0027]本發(fā)明的電源自適應(yīng)運算放大器，所述第三PMOS管的源極和漏極兩端并聯(lián)一第一開關(guān)支路；所述第四PMOS管的源極和漏極兩端并聯(lián)一第二開關(guān)支路。
[0028]本發(fā)明的電源自適應(yīng)運算放大器，所述第四NMOS管的源極和漏極兩端并聯(lián)一第三開關(guān)支路；所述第五NMOS管的源極和漏極兩端并聯(lián)一第四開關(guān)支路。
[0029]本發(fā)明的電源自適應(yīng)運算放大器，所述第六NMOS管的源極和漏極兩端并聯(lián)一第五開關(guān)支路。
[0030]本發(fā)明的電源自適應(yīng)運算放大器，所述第一拓?fù)浣Y(jié)構(gòu)包括，
[0031]第一 NMOS管，其柵極與所述第一輸入信號連接，漏極連接一第一交匯結(jié)點，源極連接一第二交匯結(jié)點；
[0032]第二 NMOS管，其柵極與所述第二輸入信號連接，漏極連接所述輸出端，源極連接所述第二交匯結(jié)點；
[0033]第一 PMOS管，其源極與所述工作電壓端連接，漏極與所述第一交匯結(jié)點連接，柵極與所述第一交匯結(jié)點連接；
[0034]第二 PMOS管，其源極與所述工作電壓端連接，漏極與所述輸出端連接，柵極與所述第一 PMOS管的柵極連接；
[0035]第三NMOS管，其柵極連接一偏置電壓，源極接地，漏極連接所述第二交匯結(jié)點；
[0036]第三PMOS管，可選擇地連接于所述第一 PMOS管的漏極和所述第一交匯結(jié)點之間連接；
[0037]第四PMOS管，可選擇地連接于所述第二 PMOS管的漏極和所述輸出端之間，所述三PMOS管的柵極與所述第四PMOS管的柵極連接；
[0038]第四NMOS管，可選擇地連接于所述第一交匯結(jié)點和所述第一 NMOS管之間；
[0039]第五NMOS管，可選擇地連接于所述第二 NMOS管和所述輸出端之間，所述第四NMOS管的柵極與所述第五NMOS管的柵極連接；
[0040]第六NMOS管，可選擇地連接于所述第三NMOS管和所述第二交匯結(jié)點之間，所述第六NMOS管的柵極連接一第二偏置電壓。
[0041]有益效果:由于采用以上技術(shù)方案，本發(fā)明可以依據(jù)運算放大電路工作電壓的高低自適應(yīng)調(diào)整電路拓?fù)浣Y(jié)構(gòu)，以保證其應(yīng)用于電路系統(tǒng)中時正常的功能實現(xiàn)。
【附圖說明】
[0042]圖1為本發(fā)明的電路結(jié)構(gòu)示意圖；
[0043]圖2為本發(fā)明的一種拓?fù)浣Y(jié)構(gòu)示意圖；
[0044]圖3為本發(fā)明的另一種拓?fù)浣Y(jié)構(gòu)示意圖；
[0045]圖4為本發(fā)明切換前后兩種拓?fù)浣Y(jié)構(gòu)的頻率響應(yīng)曲線對比圖。
【具體實施方式】
[0046]下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有作出創(chuàng)造性勞動的前提下所獲得的所有其他實施例，都屬于本發(fā)明保護(hù)的范圍。
[0047]需要說明的是，在不沖突的情況下，本發(fā)明中的實施例及實施例中的特征可以相互組合。
[0048]下面結(jié)合附圖和具體實施例對本發(fā)明作進(jìn)一步說明，但不作為本發(fā)明的限定。
[0049]參照圖1、圖2、圖3、圖4，一種電源自適應(yīng)運算放大器，其中，于一工作電壓VDD作用下將一第一輸入信號Vip和一第二輸入信號Vin進(jìn)行差分放大以輸出一單端輸出信號Vout，包括，
[0050]工作電壓端，用于輸入工作電壓VDD ；
[0051]接地端GND;
[0052]第一輸入端，用于輸入第一輸入信號Vip ;
[0053]第二輸入端，用于輸入第二輸入信號Vin ；
[0054]輸出端，用于輸出單端輸出信號Vout ;
[0055]復(fù)數(shù)個MOS管組成的工作電路，可控制地連接于工作電壓端、接地端GND、第一輸入端、第二輸入端及輸出端之間；
[0056]多個開關(guān)支路，與預(yù)定的MOS管并聯(lián)，于一控制信號的作用下調(diào)節(jié)工作電路于一第一拓?fù)浣Y(jié)構(gòu)和一第二拓?fù)浣Y(jié)構(gòu)之間切換。
[0057]本發(fā)明的電源自適應(yīng)運算放大器，還包括工作電壓檢測模塊，用于檢測工作電壓VDD低于一設(shè)定閾值時，產(chǎn)生控制信號?？梢酝ㄟ^一比較器對工作電壓VDD與一作為設(shè)定閾值電壓的參考電壓比較，依據(jù)比較信號產(chǎn)生相應(yīng)的控制信號。
[0058]本發(fā)明的電源自適應(yīng)運算放大器，第二拓?fù)浣Y(jié)構(gòu)下，參照圖3，工作電路包括，
[0059]第一 NMOS管Mnl，其柵極與第一輸入信號Vip連接，漏極連接一第一交匯結(jié)點Lxl，源極連接一第二交匯結(jié)點Lx2 ；
[0060]第二 NMOS管Mn2，其柵極與第二輸入信號Vin連接，漏極連接輸出端，源極連接第二交匯結(jié)點Lx2 ；
[0061]第一 PMOS管Mpl，其源極與工作電壓端連接，漏極與第一交匯結(jié)點Lxl連接，柵極與第一交匯結(jié)點Lxl連接；
[0062]第二 PMOS管Mp2，其源極與工作電壓端連接，漏極與輸出端連接，柵極與第一 PMOS管Mp I的柵極連接；
[0063]第三NMOS管Mn3，其柵極連接一偏置電壓Vbias，源極接地，漏極連接第二交匯結(jié)點 Lx2 ο
[0064]本發(fā)明的電源自適應(yīng)運算放大器，第一拓?fù)浣Y(jié)構(gòu)包括第二拓?fù)浣Y(jié)構(gòu)，還可以包括，
[0065]第三PMOS管Mpll，可選擇地連接于第一 PMOS管Mpl的漏極和第一交匯結(jié)點Lxl之間連接；
[0066]第四PMOS管Mp21，可選擇地連接于第二 PMOS管Mp2的漏極和輸出端之間，三PMOS管的柵極與第四PMOS管Mp21的柵極連接。
[0067]本發(fā)明的電源自適應(yīng)運算放大器，第一拓?fù)浣Y(jié)構(gòu)包括第二拓?fù)浣Y(jié)構(gòu)，還可以包括，
[0068]第四NMOS管Mnl I，可選擇地連接于第一交匯結(jié)點Lxl和第一 NMOS管Mnl之間；
[0069]第五NMOS管Mn21，可選擇地連接于第二 NMOS管Mn2和輸出端之間，第四NMOS管Mnll的柵極與第五NMOS管Mn21的柵極連接。
[0070]本發(fā)明的電源自適應(yīng)運算放大器，第一拓?fù)浣Y(jié)構(gòu)包括第二拓?fù)浣Y(jié)構(gòu)，還可以包括第六NMOS管Mn4，可選擇地連接于第三NMOS管Mn3和第二交匯結(jié)點Lx2之間，第六NMOS管Mn4的柵極連接一第二偏置電壓Vbias2。
[0071 ] 本發(fā)明的電源自適應(yīng)運算放大器，第三PMOS管Mpl I的源極和漏極兩端并聯(lián)一第一開關(guān)支路SI ;第四PMOS管Mp21的源極和漏極兩端并聯(lián)一第二開關(guān)支路S2。
[0072]本發(fā)明的電源自適應(yīng)運算放大器，第四NMOS管Mnll的源極和漏極兩端并聯(lián)一第三開關(guān)支路S3 ;第五NMOS管Mn21的源極和漏極兩端并聯(lián)一第四開關(guān)支路S4。
[0073]本發(fā)明的電源自適應(yīng)運算放大器，第六NMOS管Mn4的源極和漏極兩端并聯(lián)一第五開關(guān)支路S5。
[0074]本發(fā)明的電源自適應(yīng)運算放大器，第一拓?fù)浣Y(jié)構(gòu)下，工作電路包括，
[0075]第一 NMOS管Mnl，其柵極與第一輸入信號Vip連接，漏極連接一第一交匯結(jié)點Lxl，源極連接一第二交匯結(jié)點Lx2 ；
[0076]第二 NMOS管Mn2，其柵極與第二輸入信號Vin連接，漏極連接輸出端，源極連接第二交匯結(jié)點Lx2 ；
[0077]第一 PMOS管Mpl，其源極與工作電壓端連接，漏極與第一交匯結(jié)點Lxl連接，柵極與第一交匯結(jié)點Lxl連接；
[0078]第二 PMOS管Mp2，其源極與工作電壓端連接，漏極與輸出端連接，柵極與第一 PMOS管Mp I的柵極連接；
[0079]第三NMOS管Mn3，其柵極連接一偏置電壓Vbias，源極接地，漏極連接第二交匯結(jié)點 Lx2 ο
[0080]第三PMOS管Mpll，可選擇地連接于第一 PMOS管Mpl的漏極和第一交匯結(jié)點Lxl之間連接；
[0081]第四PMOS管Mp21，可選擇地連接于第二 PMOS管Mp2的漏極和輸出端之間，三PMOS管的柵極與第四PMOS管Mp21的柵極連接。
[0082]第四NMOS管Mnl I，可選擇地連接于第一交匯結(jié)點Lxl和第一 NMOS管Mnl之間；
[0083]第五NMOS管Mn21，可選擇地連接于第二 NMOS管Mn2和輸出端之間，第四NMOS管Mnll的柵極與第五NMOS管Mn21的柵極連接。
[0084]第六NMOS管Mn4，可選擇地連接于第三NMOS管Mn3和第二交匯結(jié)點Lx2之間，第六NMOS管Mn4的柵極連接一第二偏置電壓Vbias2。
[0085]本發(fā)明的運算放大器在正常工作時，第一開關(guān)支路SI至第五開關(guān)支路S5斷開，各個MOS管均參與工作，以提供較高增益，此時的電路結(jié)構(gòu)為第一拓?fù)浣Y(jié)構(gòu)，參見圖2，當(dāng)工作電壓檢測模塊檢測工作電壓VDD低于設(shè)定閾值電壓時，產(chǎn)生控制信號，第一開關(guān)支路SI至第五開關(guān)支路S5于控制信號的作用下導(dǎo)通，預(yù)定MOS管被短路，工作電路切換為第二拓?fù)浣Y(jié)構(gòu)，圖4為本發(fā)明切換前后兩種拓?fù)浣Y(jié)構(gòu)的頻率響應(yīng)曲線對比圖，圖中虛線所示為第一拓?fù)浣Y(jié)構(gòu)對應(yīng)的曲線圖，實線所示為切換為第二拓?fù)浣Y(jié)構(gòu)后的曲線圖，切換為第二拓?fù)浣Y(jié)構(gòu)后，電路增益有所下降，但可以避免工作電壓下降導(dǎo)致的某些MOS管工作于線性區(qū)的問題，確保電路的正常功能實現(xiàn)。
[0086]本發(fā)明可以依據(jù)運算放大電路工作電壓的高低自適應(yīng)調(diào)整電路拓?fù)浣Y(jié)構(gòu)，以保證其應(yīng)用于電路系統(tǒng)中時正常的功能實現(xiàn)。
[0087]以上所述僅為本發(fā)明較佳的實施例，并非因此限制本發(fā)明的實施方式及保護(hù)范圍，對于本領(lǐng)域技術(shù)人員而言，應(yīng)當(dāng)能夠意識到凡運用本發(fā)明說明書及圖示內(nèi)容所作出的等同替換和顯而易見的變化所得到的方案，均應(yīng)當(dāng)包含在本發(fā)明的保護(hù)范圍內(nèi)。
【主權(quán)項】
1.一種電源自適應(yīng)運算放大器，其特征在于，于一工作電壓作用下將一第一輸入信號和一第二輸入信號進(jìn)行差分放大以輸出一單端輸出信號，包括， 工作電壓端，用于輸入所述工作電壓； 接地端； 第一輸入端，用于輸入所述第一輸入信號； 第二輸入端，用于輸入所述第二輸入信號； 輸出端，用于輸出所述單端輸出信號； 復(fù)數(shù)個MOS管組成的工作電路，可控制地連接于所述工作電壓端、所述接地端、所述第一輸入端、所述第二輸入端及所述輸出端之間； 多個開關(guān)支路，與預(yù)定的所述MOS管并聯(lián)，于一控制信號的作用下調(diào)節(jié)所述工作電路于一第一拓?fù)浣Y(jié)構(gòu)和一第二拓?fù)浣Y(jié)構(gòu)之間切換。2.根據(jù)權(quán)利要求1所述的一種電源自適應(yīng)運算放大器，其特征在于，還包括工作電壓檢測模塊，用于檢測所述工作電壓低于一設(shè)定閾值時，產(chǎn)生所述控制信號。3.根據(jù)權(quán)利要求1所述的一種電源自適應(yīng)運算放大器，其特征在于，所述第二拓?fù)浣Y(jié)構(gòu)下，所述工作電路包括， 第一 NMOS管，其柵極與所述第一輸入信號連接，漏極連接一第一交匯結(jié)點，源極連接一第二交匯結(jié)點； 第二 NMOS管，其柵極與所述第二輸入信號連接，漏極連接所述輸出端，源極連接所述第二交匯結(jié)點； 第一 PMOS管，其源極與所述工作電壓端連接，漏極與所述第一交匯結(jié)點連接，柵極與所述第一交匯結(jié)點連接； 第二 PMOS管，其源極與所述工作電壓端連接，漏極與所述輸出端連接，柵極與所述第一 PMOS管的柵極連接； 第三NMOS管，其柵極連接一偏置電壓，源極接地，漏極連接所述第二交匯結(jié)點。4.根據(jù)權(quán)利要求3所述的一種電源自適應(yīng)運算放大器，其特征在于，所述第一拓?fù)浣Y(jié)構(gòu)包括所述第二拓?fù)浣Y(jié)構(gòu)，還包括， 第三PMOS管，可選擇地連接于所述第一 PMOS管的漏極和所述第一交匯結(jié)點之間連接; 第四PMOS管，可選擇地連接于所述第二PMOS管的漏極和所述輸出端之間，所述三PMOS管的柵極與所述第四PMOS管的柵極連接。5.根據(jù)權(quán)利要求3所述的一種電源自適應(yīng)運算放大器，其特征在于，所述第一拓?fù)浣Y(jié)構(gòu)包括所述第二拓?fù)浣Y(jié)構(gòu)，還包括， 第四NMOS管，可選擇地連接于所述第一交匯結(jié)點和所述第一 NMOS管之間； 第五NMOS管，可選擇地連接于所述第二 NMOS管和所述輸出端之間，所述第四NMOS管的柵極與所述第五NMOS管的柵極連接。6.根據(jù)權(quán)利要求3所述的一種電源自適應(yīng)運算放大器，其特征在于，所述第一拓?fù)浣Y(jié)構(gòu)包括所述第二拓?fù)浣Y(jié)構(gòu)，還包括第六NMOS管，可選擇地連接于所述第三NMOS管和所述第二交匯結(jié)點之間，所述第六NMOS管的柵極連接一第二偏置電壓。7.根據(jù)權(quán)利要求4所述的一種電源自適應(yīng)運算放大器，其特征在于，所述第三PMOS管的源極和漏極兩端并聯(lián)一第一開關(guān)支路；所述第四PMOS管的源極和漏極兩端并聯(lián)一第二開關(guān)支路。8.根據(jù)權(quán)利要求5所述的一種電源自適應(yīng)運算放大器，其特征在于，所述第四NMOS管的源極和漏極兩端并聯(lián)一第三開關(guān)支路；所述第五NMOS管的源極和漏極兩端并聯(lián)一第四開關(guān)支路。9.根據(jù)權(quán)利要求6所述的一種電源自適應(yīng)運算放大器，其特征在于，所述第六NMOS管的源極和漏極兩端并聯(lián)一第五開關(guān)支路。10.根據(jù)權(quán)利要求1所述的一種電源自適應(yīng)運算放大器，其特征在于，所述第一拓?fù)浣Y(jié)構(gòu)包括， 第一 NMOS管，其柵極與所述第一輸入信號連接，漏極連接一第一交匯結(jié)點，源極連接一第二交匯結(jié)點； 第二 NMOS管，其柵極與所述第二輸入信號連接，漏極連接所述輸出端，源極連接所述第二交匯結(jié)點； 第一 PMOS管，其源極與所述工作電壓端連接，漏極與所述第一交匯結(jié)點連接，柵極與所述第一交匯結(jié)點連接； 第二 PMOS管，其源極與所述工作電壓端連接，漏極與所述輸出端連接，柵極與所述第一 PMOS管的柵極連接； 第三NMOS管，其柵極連接一偏置電壓，源極接地，漏極連接所述第二交匯結(jié)點； 第三PMOS管，可選擇地連接于所述第一 PMOS管的漏極和所述第一交匯結(jié)點之間連接; 第四PMOS管，可選擇地連接于所述第二PMOS管的漏極和所述輸出端之間，所述三PMOS管的柵極與所述第四PMOS管的柵極連接； 第四NMOS管，可選擇地連接于所述第一交匯結(jié)點和所述第一 NMOS管之間； 第五NMOS管，可選擇地連接于所述第二 NMOS管和所述輸出端之間，所述第四NMOS管的柵極與所述第五NMOS管的柵極連接； 第六NMOS管，可選擇地連接于所述第三NMOS管和所述第二交匯結(jié)點之間，所述第六NMOS管的柵極連接一第二偏置電壓。
【文檔編號】H03F3/45GK105991101SQ201510101002
【公開日】2016年10月5日
【申請日】2015年3月6日
【發(fā)明人】樊茂, 朱小榮
【申請人】展訊通信（上海）有限公司