基于注入鎖定環(huán)形振蕩器的相位插值電路及其運(yùn)行方法
【專利摘要】本發(fā)明涉及電子電路，公開了一種基于注入鎖定環(huán)形振蕩器的相位插值電路及其運(yùn)行方法。本發(fā)明中，根據(jù)ILRO的輸出信號對注入信號進(jìn)行采樣，并根據(jù)采樣結(jié)果改變ILRO的注入點(diǎn)位置和相位插值的輸出點(diǎn)位置，可以以相對簡單的電路結(jié)構(gòu)低成本地實(shí)現(xiàn)高分辨率的相位插值，且功耗適中，同時(shí)還可以改善時(shí)鐘噪聲性能和占空比失真。此外，通過兩個(gè)并行ILRO的切換，來實(shí)現(xiàn)ILRO的注入點(diǎn)位置和相位插值的輸出點(diǎn)位置的改變，可以最大限度地減小ILRO的注入點(diǎn)位置和相位插值的輸出點(diǎn)位置改變時(shí)導(dǎo)致的輸出不穩(wěn)定問題。
【專利說明】
基于注入鎖定環(huán)形振蕩器的相位插值電路及其運(yùn)行方法
技術(shù)領(lǐng)域
[0001] 本發(fā)明涉及電子電路，特別涉及基于注入鎖定環(huán)形振蕩器的相位插值電路及其運(yùn) 行方法。
【背景技術(shù)】
[0002] 在使用相位插值（phase interpolator，PI)電路的很多領(lǐng)域，如 Fractional-PLL/DLL (小數(shù)分頻鎖相環(huán)/延遲鎖相環(huán)）、CDR (Clock Data Recovery，時(shí)鐘數(shù) 據(jù)恢復(fù)）、sampling/sub-sampling circuit (采樣/亞采樣電路）等，常常要求時(shí)鐘相位插 值器分辨率高、線性度好，最好還能對輸入時(shí)鐘噪聲進(jìn)行抑制以及對占空比失真進(jìn)行糾正。 傳統(tǒng)相位插值技術(shù)里，模擬乘法器結(jié)構(gòu)的相位插值電路因?yàn)槊娣e較小、結(jié)構(gòu)簡單常常使用 在PLL、CDR等領(lǐng)域，然而因其存在線性度、分辨率、功耗等問題，也有設(shè)計(jì)者采用延遲單元 通過交叉延遲技術(shù)獲得更多的相位輸出，配以相位旋轉(zhuǎn)電路（rotator)，這樣的相位插值器 線性度較高、功耗低，缺點(diǎn)是插值單元只能工作在很小頻率范圍，影響其分辨率擴(kuò)展以及寬 范圍頻率下應(yīng)用。
[0003] 此外，在亞采樣等技術(shù)領(lǐng)域還有將數(shù)模轉(zhuǎn)換器（DAC)信號和斜坡信號（ramp wave)同時(shí)輸入比較器，通過DAC輸入來控制比較器輸出時(shí)鐘相位的插值技術(shù)。這種相位插 值技術(shù)能實(shí)現(xiàn)較好的線性度和分辨率，但相位插值區(qū)間和分辨率受斜坡信號斜率和DAC的 最大/最小輸出限制，要做到〇~360 °全區(qū)間相位插值需要額外校準(zhǔn)電路準(zhǔn)確保證這兩個(gè) 設(shè)計(jì)因子，同時(shí)由于受到這三個(gè)模塊的速度限制，電路通常只應(yīng)用在頻率為兆赫茲級的時(shí) 鐘頻率范圍里，由于低速和高分辨率的特點(diǎn)，這類技術(shù)在亞采樣領(lǐng)域使用較多。
[0004] 因此，本發(fā)明的發(fā)明人發(fā)現(xiàn)，以上傳統(tǒng)插值技術(shù)各自都有或線性度低、或分辨率 低、或功耗高、或工作頻率范圍窄等缺陷，更沒有對輸入時(shí)鐘的噪聲進(jìn)行抑制和占空比失真 進(jìn)行糾正的功能。

【發(fā)明內(nèi)容】

[0005] 本發(fā)明的目的在于提供一種基于注入鎖定環(huán)形振蕩器的相位插值電路及其運(yùn)行 方法，可以低成本地實(shí)現(xiàn)高線性度和高分辨率的相位插值，且功耗適中，同時(shí)還可以改善時(shí) 鐘噪聲性能和占空比失真。
[0006] 為解決上述技術(shù)問題，本發(fā)明的實(shí)施方式公開了一種基于注入鎖定環(huán)形振蕩器的 相位插值電路，包括：至少一個(gè)注入鎖定環(huán)形振蕩器ILR0、采樣器和控制器，其中，
[0007] ILR0的輸入端接收注入信號，并輸出經(jīng)相位插值的輸出信號；
[0008] 采樣器用于根據(jù)ILR0的輸出信號對注入信號進(jìn)行采樣，得到采樣結(jié)果；
[0009] 控制器用于根據(jù)采樣結(jié)果，判斷注入信號和ILR0的自由振蕩信號的相位差是否 在預(yù)先設(shè)定的范圍內(nèi)，如果是，則改變ILR0的注入點(diǎn)位置和相位插值的輸出點(diǎn)位置，使注 入信號和ILR0的自由振蕩信號的相位差落在預(yù)先設(shè)定的范圍之外。
[0010] 本發(fā)明的實(shí)施方式還公開了一種基于注入鎖定環(huán)形振蕩器的相位插值裝置的運(yùn) 行方法，裝置包括至少一個(gè)注入鎖定環(huán)形振蕩器ILRO、采樣器和控制器；
[0011] 方法包括以下步驟：
[0012] ILR0的輸入端接收注入信號，并輸出經(jīng)相位插值的輸出信號；
[0013] 采樣器根據(jù)ILR0的輸出信號對注入信號進(jìn)行采樣，得到采樣結(jié)果；
[0014] 控制器根據(jù)采樣結(jié)果，判斷注入信號和ILR0的自由振蕩信號的相位差是否在預(yù) 先設(shè)定的范圍內(nèi)，如果是，則改變ILR0的注入點(diǎn)位置和相位插值的輸出點(diǎn)位置，使注入信 號和ILR0的自由振蕩信號的相位差落在預(yù)先設(shè)定的范圍之外。
[0015] 本發(fā)明實(shí)施方式與現(xiàn)有技術(shù)相比，主要區(qū)別及其效果在于：
[0016] 根據(jù)ILR0的輸出信號對注入信號進(jìn)行采樣，并根據(jù)采樣結(jié)果改變ILR0的注入點(diǎn) 位置和相位插值的輸出點(diǎn)位置，可以以相對簡單的電路結(jié)構(gòu)低成本地實(shí)現(xiàn)高線性度和高分 辨率的時(shí)鐘相位插值，且功耗適中，同時(shí)還可以改善時(shí)鐘噪聲性能和占空比失真。
[0017] 進(jìn)一步地，通過兩個(gè)并行ILR0的切換，來實(shí)現(xiàn)ILR0的注入點(diǎn)位置和相位插值的輸 出點(diǎn)位置的改變，可以最大限度地減小ILR0的注入點(diǎn)位置和相位插值的輸出點(diǎn)位置改變 時(shí)導(dǎo)致的輸出不穩(wěn)定問題。
[0018] 進(jìn)一步地，采用兩個(gè)相鄰注入點(diǎn)同時(shí)注入信號并調(diào)節(jié)注入信號強(qiáng)度的比例關(guān)系， 可以增加注入鎖定范圍和提高分辨率。
[0019] 進(jìn)一步地，雖然采用K路溫度計(jì)碼控制的支路電流就可以體現(xiàn)兩個(gè)相鄰注入點(diǎn)位 置之間的各種電流比例關(guān)系，但會導(dǎo)致注入點(diǎn)位置變化時(shí)相位插值線性度不好的問題，采 用K+1路支路電流后，兩個(gè)相鄰注入點(diǎn)位置的總電流大小可以維持不變，從而提高了相位 插值線性度。
【附圖說明】
[0020] 圖1是本發(fā)明第一實(shí)施方式中一種基于注入鎖定環(huán)形振蕩器的相位插值電路的 結(jié)構(gòu)示意圖；
[0021] 圖2是本發(fā)明第二實(shí)施方式中一種基于注入鎖定環(huán)形振蕩器的相位插值電路中 控制器的結(jié)構(gòu)示意圖；
[0022] 圖3是本發(fā)明第三實(shí)施方式中一種8級注入鎖定環(huán)形振蕩器的結(jié)構(gòu)示意圖；
[0023] 圖4A和4B是本發(fā)明第三實(shí)施方式中采用DAC型插值技術(shù)的示意圖。
[0024] 圖5A和5B是本發(fā)明第三實(shí)施方式中線性度惡化且可能失鎖的區(qū)域示意圖。
[0025] 圖6是本發(fā)明第三實(shí)施方式中一種基于注入鎖定環(huán)形振蕩器的相位插值電路的 結(jié)構(gòu)示意圖。
[0026] 圖7是本發(fā)明第三實(shí)施方式中一種基于注入鎖定環(huán)形振蕩器的相位插值電路中 判決器輸出信號的狀態(tài)跳轉(zhuǎn)示意圖
[0027] 圖8是本發(fā)明第三實(shí)施方式中一種6bit注入鎖定環(huán)形振蕩器的結(jié)構(gòu)示意圖。
[0028] 圖9是本發(fā)明第四實(shí)施方式中一種基于注入鎖定環(huán)形振蕩器的相位插值電路的 運(yùn)行方法的流程示意圖；
[0029] 圖10是本發(fā)明第五實(shí)施方式中一種基于注入鎖定環(huán)形振蕩器的相位插值電路中 控制器的運(yùn)行方法的流程示意圖。
【具體實(shí)施方式】
[0030] 在以下的敘述中，為了使讀者更好地理解本申請而提出了許多技術(shù)細(xì)節(jié)。但是，本 領(lǐng)域的普通技術(shù)人員可以理解，即使沒有這些技術(shù)細(xì)節(jié)和基于以下各實(shí)施方式的種種變化 和修改，也可以實(shí)現(xiàn)本申請各權(quán)利要求所要求保護(hù)的技術(shù)方案。
[0031] 為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合附圖對本發(fā)明的實(shí)施 方式作進(jìn)一步地詳細(xì)描述。
[0032] 本發(fā)明第一實(shí)施方式涉及一種基于注入鎖定環(huán)形振蕩器的相位插值電路。圖1是 該基于注入鎖定環(huán)形振蕩器的相位插值電路的結(jié)構(gòu)示意圖。如圖1所示，該電路包括至少 一個(gè)注入鎖定環(huán)形振蕩器（injection-locked ring oscillator，ILR0)、采樣器和控制器。
[0033] 其中，ILR0的輸入端接收注入信號，并輸出經(jīng)相位插值的輸出信號。
[0034] 采樣器用于根據(jù)ILR0的輸出信號對注入信號進(jìn)行采樣，得到采樣結(jié)果。
[0035] 控制器用于根據(jù)采樣結(jié)果，判斷注入信號和ILR0的自由振蕩信號的相位差是否 在預(yù)先設(shè)定的范圍內(nèi)，如果是，則改變ILR0的注入點(diǎn)位置和相位插值的輸出點(diǎn)位置，使注 入信號和ILR0的自由振蕩信號的相位差落在預(yù)先設(shè)定的范圍之外。
[0036] 在本實(shí)施方式中，根據(jù)ILR0的輸出信號對注入信號進(jìn)行采樣，并根據(jù)采樣結(jié)果改 變ILR0的注入點(diǎn)位置和相位插值的輸出點(diǎn)位置，可以以相對簡單的電路結(jié)構(gòu)低成本地實(shí) 現(xiàn)高線性度的相位插值，且功耗適中，同時(shí)還可以改善時(shí)鐘噪聲性能和占空比失真。
[0037] 本發(fā)明第二實(shí)施方式涉及一種基于注入鎖定環(huán)形振蕩器的相位插值電路。圖2是 該基于注入鎖定環(huán)形振蕩器的相位插值電路中控制器的結(jié)構(gòu)示意圖。
[0038] 第二實(shí)施方式在第一實(shí)施方式的基礎(chǔ)上進(jìn)行了改進(jìn)，主要改進(jìn)之處在于：通過兩 個(gè)并行ILR0的切換，來實(shí)現(xiàn)ILR0的注入點(diǎn)位置和相位插值的輸出點(diǎn)位置的改變，可以最大 限度地減小ILR0的注入點(diǎn)位置和相位插值的輸出點(diǎn)位置改變時(shí)導(dǎo)致的輸出不穩(wěn)定問題。 具體地說：
[0039] ILR0有兩個(gè)，分別為第一 ILR0和第二ILR0,兩個(gè)ILR0的注入點(diǎn)位置和相位插值 的輸出點(diǎn)位置不同。優(yōu)選地，第一 ILR0和第二ILR0的相位插值的輸出點(diǎn)位置的輸出信號 之間的相位差是π/2。
[0040] 此外，可以理解，在本發(fā)明的其他實(shí)施方式中，也可以根據(jù)預(yù)先設(shè)定的范圍來相應(yīng) 地選擇其他值作為第一 ILR0和第二ILR0的相位插值的輸出點(diǎn)位置的輸出信號之間的相位 差。
[0041] 控制器通過在兩個(gè)ILR0之間切換，實(shí)現(xiàn)改變ILR0的注入點(diǎn)位置和相位插值的輸 出點(diǎn)位置的功能，使注入信號和ILR0的自由振蕩信號的相位差落在預(yù)先設(shè)定的范圍之外。 更具體地說，如圖2的虛線框所示，該控制器包括：
[0042] 第一加法器，用于將米樣器輸出的米樣結(jié)果與第一選擇信號相加后輸出，該第一 選擇信號用于控制第一 ILR0的注入點(diǎn)位置。
[0043] 判決器，用于根據(jù)第一加法器的輸出判斷ILR0的注入信號和自由振蕩信號的相 位差是否在預(yù)先設(shè)定的范圍內(nèi)，并根據(jù)判斷結(jié)果輸出兩個(gè)ILR0的使能信號和相位插值的 輸出點(diǎn)位置選擇信號?？梢岳斫?，此處的ILR0為第一 ILR0和第二ILR0中的一個(gè)。
[0044] 第二加法器，用于將第一選擇信號與判決閾值信號相加后輸出，判決閾值信號表 示預(yù)先設(shè)定的范圍。
[0045] 組合器，用于將第二加法器的輸出與第一選擇信號相組合以形成第二選擇信號， 該第二選擇信號用于控制第二ILR0的注入點(diǎn)位置。以及
[0046] 選擇器，用于根據(jù)判決器輸出的相位插值的輸出點(diǎn)位置選擇信號在第一 ILR0和 第二ILR0之間切換。
[0047] 可以理解，在本發(fā)明的其它某些實(shí)例中，控制器也可以使用一個(gè)處理器來實(shí)現(xiàn)，相 關(guān)的控制功能可以通過軟件代碼來實(shí)現(xiàn)。
[0048] 此外，可以理解，也可以只有一個(gè)ILR0,控制器直接控制該ILR0的注入點(diǎn)位置和 相位插值的輸出點(diǎn)位置。如果只用一個(gè)ILR0,當(dāng)ILR0的注入點(diǎn)位置和相位插值的輸出點(diǎn)位 置改變時(shí)，ILR0的輸出會有一段時(shí)間不太穩(wěn)定。
[0049] 本發(fā)明第三實(shí)施方式涉及一種基于注入鎖定環(huán)形振蕩器的相位插值電路。第三實(shí) 施方式在第二實(shí)施方式的基礎(chǔ)上進(jìn)行了改進(jìn)，主要改進(jìn)之處在于：采用兩個(gè)相鄰注入點(diǎn)同 時(shí)注入信號并調(diào)節(jié)注入信號強(qiáng)度的比例關(guān)系，可以增加注入鎖定范圍和提高分辨率。具體 地說：
[0050] 每個(gè)ILR0有兩個(gè)相鄰注入點(diǎn)位置，每個(gè)選擇信號的m位最高有效位表示ILR0的 兩個(gè)相鄰注入點(diǎn)位置，每個(gè)選擇信號的n-m位最低有效位表示兩個(gè)相鄰注入點(diǎn)位置的注入 信號強(qiáng)度之間的比例關(guān)系，其中m，η為整數(shù)并且n>m?？梢岳斫?，m、η可以根據(jù)設(shè)計(jì)需要進(jìn) 行選擇。
[0051] 優(yōu)選地，每個(gè)注入點(diǎn)位置采用Κ+1路支路電流控制兩個(gè)相鄰注入點(diǎn)位置的注入信 號強(qiáng)度之間的比例關(guān)系，其中Κ是相鄰注入點(diǎn)溫度計(jì)碼控制的電路支流數(shù)目（即所用控制 信號采用K bit溫度計(jì)碼加 lbit注入控制位），每個(gè)支路電流是相同的，兩個(gè)相鄰注入點(diǎn)位 置注入的總電流大小是不變的。
[0052] 雖然采用K路溫度計(jì)碼控制的支路電流就可以體現(xiàn)兩個(gè)相鄰注入點(diǎn)位置之間的 各種電流比例關(guān)系，但會導(dǎo)致注入點(diǎn)改變時(shí)相位插值線性度不好的問題，采用K+1路支路 電流后，改變兩個(gè)相鄰注入點(diǎn)位置時(shí)電流可按1LSB流轉(zhuǎn)且總電流大小可以維持不變，從而 提高了相位插值線性度
[0053] 以下將進(jìn)一步對上述方法進(jìn)行詳細(xì)描述。
[0054] 本發(fā)明基于ILR0的PI技術(shù)的基本原理如圖3所示（以8級ILR0為例）。在注入 鎖定理論里，環(huán)形振蕩器自由振蕩頻率接近注入信號頻率時(shí)，環(huán)形振蕩器振蕩頻率會向注 入信號頻率偏移并最終鎖定在注入信號頻率上。注入鎖定技術(shù)可以對輸入時(shí)鐘噪聲根據(jù)注 入鎖定帶寬進(jìn)行帶外噪聲抑制，注入鎖定技術(shù)同時(shí)還因?yàn)闀r(shí)鐘"在振蕩器內(nèi)重建輸出"對注 入時(shí)鐘占空比進(jìn)行糾正。
[0055] 圖3固定輸出節(jié)點(diǎn)ck_out，改變ph_code從而改變注入節(jié)點(diǎn)位置S[x]，以實(shí)現(xiàn)ck_ out相對輸入信號ck_in的相差以π/8的分辨率變化的相位輸出功能。采用相鄰兩個(gè)節(jié) 點(diǎn)S[x]/S[x+1]同時(shí)注入而不是一個(gè)注入點(diǎn)（如圖3中S[1]、S[2])的方式，其一，可以使 注入強(qiáng)度加倍來增加注入鎖定范圍，其二，可以通過調(diào)節(jié)兩個(gè)注入點(diǎn)的注入強(qiáng)度加權(quán)（a和 Ι-a，其中a = 0~1)來進(jìn)一步提升分辨率（即DAC型插值技術(shù)），從而使采用8級ILR0結(jié) 構(gòu)的PI分辨率不止為η/8。可以理解，在對注入鎖定范圍和分辨率要求不高的情況下，也 可以只采用一個(gè)注點(diǎn)注入信號。圖3中的8個(gè)三角形的器件是8個(gè)延時(shí)單元，標(biāo)為一 1的 方形部件代表相位取反?？梢岳斫?，在本發(fā)明的其他實(shí)施例中，可以根據(jù)需要使用其他級數(shù) 的ILRO,不限于上述的8級。
[0056] 采用DAC (數(shù)據(jù)轉(zhuǎn)換器）型插值技術(shù)實(shí)現(xiàn)精細(xì)相位插值（fine phase interpolation)如圖4A和413所示，假設(shè)ILR0注入節(jié)點(diǎn)S[7]~S[0]的相位為Φ7~Φ〇， 若設(shè)計(jì)Φ0為ILR0_PI輸出相位，當(dāng)在Φ 1、Φ2之間做加權(quán)注入時(shí)，ck_in到ck_out的相 差可以在Φ1、Φ2之間做到更精細(xì)的相位插值。例如，如圖4A所示，a = 0時(shí)，由于注入信 號只從S[2] (1. 0倍）注入，設(shè)Φ2相對自由振蕩時(shí)的相位以大小為爭的作相位調(diào)整，為了 滿足Barkhausen定律，總相位需保持2 π，所以其他注入點(diǎn)相位按-φ/8調(diào)整以實(shí)現(xiàn)了注入 鎖定。如圖4Β所示，a = 0. 5時(shí)，由于S[1]、S[2]以相同（0. 5倍）強(qiáng)度注入，此時(shí)Φ1、Φ2 相對自由振蕩時(shí)的相位都以大小為Φ/2:的作相位調(diào)整，同樣為了滿足Barkhausen定律，總 相位需保持2 π，所以其他注入點(diǎn)相位仍按-φ/8調(diào)整以實(shí)現(xiàn)了注入鎖定。理想情況下a在 0~1內(nèi)均勻變化，Φ1、Φ2可在仏-屯范圍內(nèi)均勻調(diào)整。圖4A和4B中，Θ表示注入信號 和自由振蕩信號的相位差。
[0057] 當(dāng)Θ接近90°時(shí)，由復(fù)數(shù)矢量三角原理，a在0~1內(nèi)均勻變化時(shí)可以獲得較好 的線性度（Aa+(p)。實(shí)際應(yīng)用中任意（S[7]~S[0])兩相鄰注入點(diǎn)注入時(shí)，怎樣保證隨 著注入位置變化注入點(diǎn)到Φ0的相差改變量Φ等于π /8,以及a在0~1內(nèi)加權(quán)時(shí)分辨率 等于Δ a+φ，這其實(shí)就是我們要考慮的基于兩點(diǎn)注入鎖定環(huán)形振蕩器的相位插值器線性度 問題。
[0058] 除了線性度問題，本發(fā)明的兩點(diǎn)加權(quán)注入技術(shù)在某些情況下也有單點(diǎn)注入的場景 (a = 0/1)，當(dāng)注入總強(qiáng)度很小且Θ非常?。ń咏?/180° )時(shí)鎖定范圍則非常小，這就需 要在PI電路設(shè)計(jì)中非常小心對待這種潛在的注入鎖定失鎖問題。圖5A和5B顯示了線性 度惡化和可能失鎖的"風(fēng)險(xiǎn)區(qū)域"（陰影部分）。
[0059] 在本發(fā)明的一個(gè)優(yōu)選例子中，如圖6所示，提出基于采樣器對注入信號源和自由 振蕩信號之間的相差采集，再加上PI輸入code決定的注入點(diǎn)，得到了注入信號和自由振蕩 信號的相位關(guān)系，將這個(gè)相差關(guān)系按照圖5A和5B所示的四個(gè)區(qū)域進(jìn)行對照（arbiter即判 決器），如果此相差落入陰影區(qū)域（相當(dāng)于預(yù)先設(shè)定的范圍），就同時(shí)改變注入點(diǎn)位置和PI 輸出點(diǎn)位置（優(yōu)選地，靠近y軸的陰影區(qū)域旋轉(zhuǎn)到旋轉(zhuǎn)90°到靠近X軸的安全區(qū)域，但是 也可以旋轉(zhuǎn)其他角度，只要落在預(yù)先設(shè)定的范圍之外即可），反之則保持注入點(diǎn)和輸出點(diǎn)不 變，這樣保持輸入輸出信號相位關(guān)系不變的同時(shí)，可以避開從Θ夾角較小的注入點(diǎn)注入， 從而避免了線性度惡化區(qū)域和潛在的失鎖風(fēng)險(xiǎn)。
[0060] 當(dāng)注入點(diǎn)切換時(shí)，由于同一個(gè)ILR0內(nèi)大步進(jìn)地改變注入點(diǎn)位置，注入鎖定需要重 新建立，這在ck_out上會反映出毛刺（glitch)和短暫相位失鎖，為了避免這個(gè)問題，在本 實(shí)施例中優(yōu)選地采用兩個(gè)ILR0協(xié)同工作：ILR0_UP(即第一 ILR0)輸出點(diǎn)固定為ck[0]，注 入點(diǎn)由ph_c〇de[n-l:n-m]決定；ILR0_DN(即第二ILR0)輸出點(diǎn)固定為ck' [4]，注入點(diǎn)由 ph_code [n_l :n_m]+arb_th_code決定。圖6中ph_code (即第一選擇信號）表不PI的輸 入 code，ph_code[n-l:n_m]決定 ILR0 注入位置，ph_code[n-m_l:0]表不產(chǎn)生 fine phase interpolation的IDAC(電流數(shù)模轉(zhuǎn)換器）輸入。arb_th_code( 即判決閾值信號）表示"陰 影區(qū)域"邊界閾值定義和注入點(diǎn)改變角度，inj_ph_code為inj_sampler (即采樣器）輸出， 表不 ck_in 和 Φ0 的相差，至此可知 Θ 表達(dá)為 inj_ph_code+ph_code〈n-l:m-n>，arbiter 對Θ作出界定以后輸出的ph_arb_sel (即相位插值的輸出點(diǎn)位置選擇信號）對ck_out 選擇輸出，并選擇inj_sampler采樣信號來源（ILRO_UP/ILRO_DN)。優(yōu)選地，這里的8級 ILRO在arb_th_code定義90°為判決邊界閾值時(shí)（即按圖5陰影區(qū)定義），ILRO_DN輸出 為ck' [4]。圖6中，符號&(即組合器）被定義為將m bit和（n-m)bit按MSBs+LSBs(最 高有效位+最低有效位）的方式組合成n bit數(shù)據(jù)（即{[m-1:0]，[η-m-l: 0]})。與現(xiàn)有技 術(shù)比起來，Θ不需要嚴(yán)格限制在一個(gè)固定值，而是設(shè)置在一個(gè)合理區(qū)間，這個(gè)區(qū)間的線性度 和鎖定范圍滿足對PI的設(shè)計(jì)需求即可，以此降低電路設(shè)計(jì)和實(shí)現(xiàn)的復(fù)雜程度。
[0061] 圖6中類似于<x:y>的表達(dá)式是表示有χ-y+l個(gè)比特的信號，編號從y -直到X， 其中X和y都是整數(shù)，例如，ph_code〈n_l :0>表示選擇信號共有η比特，編號從0-直到 η-1。η給出ΡΙ分辨率，m給出ILR0級數(shù)，η大于等于m。arbiter是判決器，用于判斷Θ 是否在風(fēng)險(xiǎn)區(qū)中。&表示組合操作，即將輸入的m bit和ph_code〈n-m-l:0>兩組信號組合 成n bit信號。
[0062] 圖 7 描述了 arbiter 的輸出信號 ph_arb_sel、ilro_up_en、ilro_dn_en 的狀態(tài) 跳轉(zhuǎn)示意，狀態(tài)S00, SOI, S10, SI 1定義了它們的四種輸出結(jié)果（0表示邏輯低，1表示邏輯 高），其中S0X/S1X之間的跳轉(zhuǎn)決定ph_arb_sel輸出，SX0/SX1之間的跳轉(zhuǎn)決定ilro_up_ en、ilro_dn_en輸出，SX0/SX1的狀態(tài)跳轉(zhuǎn)使協(xié)同ILR0在靠近閾值邊界時(shí)才使能，進(jìn)而降低 功耗。圖7中的X表不是任意值，即可以是0也可以是1。
[0063] 為了得到更好的線性度，Θ越靠近90° (注入點(diǎn)越靠近X軸，圖5)越好，所以 arbiter的"陰影避開區(qū)域"可以定義的更大。圖8是一種6bit ILR0電路結(jié)構(gòu)，采用四支路 電流（IDAC，3bit溫度計(jì)碼控制位+lbit注入點(diǎn)控制位）可以獲得二進(jìn)制2bit的精細(xì)相位 插值。例如，IDAC控制信號DAC[3:0]在第S[x]相鄰節(jié)點(diǎn)如表1變化，DAC[3:1]表示3bit 的精細(xì)相位插值溫度計(jì)輸入碼，DAC[0]表示注入點(diǎn)控制位，當(dāng)選擇第S[x]/S[x+1]注入時(shí)， S[x]注入點(diǎn)的所有DAC[0] == 1，采用注入點(diǎn)控制位DAC[0]可以保證從S[x-1]/S[x]到 S[x]/S[x+1]注入位置切換時(shí)能有一個(gè)合理的精細(xì)相位跳變（如虛線框所標(biāo)示），從而優(yōu)化 PI線性度。這里DAC[0]由ph_code〈4:2>譯碼產(chǎn)生，DAC[3:1]由ph_code〈l:0>譯碼產(chǎn)生。
[0064] 表 1
[0065]
[0066] 基于圖6-8所設(shè)計(jì)的6bit的ILR0_PI電路，在不使能arbiter校準(zhǔn)時(shí)INL和DNL 為 1. 138LSB 和 1. 079LSB，使能 arbiter 校準(zhǔn)時(shí) INL 和 DNL 為 1. 106LSB 和 0· 242LSB。若 arbiter校準(zhǔn)陰影區(qū)定義擴(kuò)大50%，INL和DNL可以達(dá)到0. 834LSB和0. 232LSB。
[0067] 基于圖6-8的相位插值分辨率η可以通過增加 ILR0級數(shù)和相鄰注入加權(quán)電流支 路數(shù)目Κ來提升，相應(yīng)帶來功耗和設(shè)計(jì)復(fù)雜度等需要折中的制約。對于任意Κ依然增加 lbit 注入點(diǎn)控制位以實(shí)現(xiàn)更好的線性度（K+1輸入IDAC結(jié)構(gòu)），關(guān)于注入鎖定的低通濾噪特性和 占空比失真校正特性，業(yè)內(nèi)有很多分析，此處不予贅述。
[0068] 需注意的是，ILR0的自由振蕩頻率需要在鎖定之前校準(zhǔn)到目標(biāo)頻率，基于數(shù)字計(jì) 數(shù)器（counter)的頻率校準(zhǔn)電路實(shí)現(xiàn)簡單且面積很小，由于ILR0具有較大的鎖定范圍，頻 率校準(zhǔn)電路引起的小頻率偏差并不影響電路性能，但I(xiàn)LR0_PI工作頻率每次改變均需校準(zhǔn) 其自由振蕩頻率。
[0069] 由上可以看到，上述方法提出了一種基于ILR0的360°相位插值的實(shí)現(xiàn)方法，其 線性度好、分辨率高、實(shí)現(xiàn)簡單、功耗適中，同時(shí)還可以改善時(shí)鐘噪聲性能和占空比失真。
[0070] 可以理解，以上各改進(jìn)組合后形成本發(fā)明的較佳實(shí)施方式，但各改進(jìn)也可以分別 使用。
[0071] 本發(fā)明第四實(shí)施方式涉及一種基于注入鎖定環(huán)形振蕩器的相位插值電路的運(yùn)行 方法。圖9是該基于注入鎖定環(huán)形振蕩器的相位插值電路的運(yùn)行方法的流程示意圖。該電 路包括至少一個(gè)注入鎖定環(huán)形振蕩器ILR0、采樣器和控制器。
[0072] 如圖9所示，該方法包括以下步驟：
[0073] 在步驟901中，ILR0的輸入端接收注入信號，并輸出經(jīng)相位插值的輸出信號。
[0074] 此后進(jìn)入步驟902,采樣器根據(jù)ILR0的輸出信號對注入信號進(jìn)行采樣，得到采樣 結(jié)果。
[0075] 此后進(jìn)入步驟903,控制器根據(jù)采樣結(jié)果，判斷注入信號和ILR0的自由振蕩信號 的相位差是否在預(yù)先設(shè)定的范圍內(nèi)，如果是，則進(jìn)入步驟904,否則結(jié)束本流程。
[0076] 在步驟904中，改變ILR0的注入點(diǎn)位置和相位插值的輸出點(diǎn)位置，使注入信號和 ILR0的自由振蕩信號的相位差落在預(yù)先設(shè)定的范圍之外。
[0077] 此后結(jié)束本流程。
[0078] 在本實(shí)施方式中，根據(jù)ILR0的輸出信號對注入信號進(jìn)行采樣，并根據(jù)采樣結(jié)果改 變ILR0的注入點(diǎn)位置和相位插值的輸出點(diǎn)位置，可以以相對簡單的電路結(jié)構(gòu)低成本地實(shí) 現(xiàn)高分辨率的相位插值，且功耗適中，同時(shí)還可以改善時(shí)鐘噪聲性能和占空比失真。
[0079] 本實(shí)施方式是與第一實(shí)施方式相對應(yīng)的方法實(shí)施方式，本實(shí)施方式可與第一實(shí)施 方式互相配合實(shí)施。第一實(shí)施方式中提到的相關(guān)技術(shù)細(xì)節(jié)在本實(shí)施方式中依然有效，為了 減少重復(fù)，這里不再贅述。相應(yīng)地，本實(shí)施方式中提到的相關(guān)技術(shù)細(xì)節(jié)也可應(yīng)用在第一實(shí)施 方式中。
[0080] 本發(fā)明第五實(shí)施方式涉及一種基于注入鎖定環(huán)形振蕩器的相位插值電路的運(yùn)行 方法。圖10是該基于注入鎖定環(huán)形振蕩器的相位插值電路中控制器的運(yùn)行方法的流程示 意圖。
[0081] 第五實(shí)施方式在第四實(shí)施方式的基礎(chǔ)上進(jìn)行了改進(jìn)，主要改進(jìn)之處在于：通過兩 個(gè)并行ILR0的切換，來實(shí)現(xiàn)ILR0的注入點(diǎn)位置和相位插值的輸出點(diǎn)位置的改變，可以最大 限度地減小ILRO的注入點(diǎn)位置和相位插值的輸出點(diǎn)位置改變時(shí)導(dǎo)致的輸出不穩(wěn)定問題。 具體地說：
[0082] ER0有兩個(gè)，分別為第一 ER0和第二ER0,兩個(gè)ER0的注入點(diǎn)位置和相位插值 的輸出點(diǎn)位置不同。優(yōu)選地，第一 ILR0和第二ILR0的相位插值的輸出點(diǎn)位置的輸出信號 之間的相位差是π/2。
[0083] 此外，可以理解，在本發(fā)明的其他實(shí)施方式中，也可以根據(jù)預(yù)先設(shè)定的范圍來相應(yīng) 地選擇其他值作為第一 ILR0和第二ILR0的相位插值的輸出點(diǎn)位置的輸出信號之間的相位 差。
[0084] 在步驟904中，控制器通過在兩個(gè)ILR0之間切換，實(shí)現(xiàn)改變ILR0的注入點(diǎn)位置和 相位插值的輸出點(diǎn)位置的功能，使注入信號和ILR0的自由振蕩信號的相位差落在預(yù)先設(shè) 定的范圍之外。更具體地說，控制器包括第一加法器、判決器、第二加法器、組合器和選擇 器，其中，第一選擇信號用于控制第一 ILR0的注入點(diǎn)位置，第二加法器將第一選擇信號與 判決閾值信號相加后輸出，組合器將第二加法器的輸出與第一選擇信號相組合以形成第二 選擇信號，該第二選擇信號用于控制第二ILR0的注入點(diǎn)位置，判決閾值信號表示預(yù)先設(shè)定 的范圍。
[0085] 如圖10所示，步驟903和904中包括以下子步驟：
[0086] 在子步驟1001中，第一加法器將米樣器輸出的米樣結(jié)果與第一選擇信號相加后 輸出。
[0087] 此后進(jìn)入子步驟1002,判決器根據(jù)第一加法器的輸出判斷ILR0的注入信號和自 由振蕩信號的相位差是否在預(yù)先設(shè)定的范圍內(nèi)，并根據(jù)判斷結(jié)果輸出兩個(gè)ILR0的使能信 號和相位插值的輸出點(diǎn)位置選擇信號。
[0088] 此后進(jìn)入子步驟1003,選擇器根據(jù)判決器輸出的相位插值的輸出點(diǎn)位置選擇信號 在第一 ILR0和第二ILR0之間切換。
[0089] 此后結(jié)束本流程。
[0090] 可以理解，在本發(fā)明的其它某些實(shí)例中，控制器也可以使用一個(gè)處理器來實(shí)現(xiàn)，相 關(guān)的控制功能可以通過軟件代碼來實(shí)現(xiàn)。
[0091] 此外，可以理解，也可以只有一個(gè)ILR0,控制器直接控制該ILR0的注入點(diǎn)位置和 相位插值的輸出點(diǎn)位置。如果只用一個(gè)ILR0,當(dāng)ILR0的注入點(diǎn)位置和相位插值的輸出點(diǎn)位 置改變時(shí)，ILR0的輸出會有一段時(shí)間不太穩(wěn)定。
[0092] 本實(shí)施方式是與第二實(shí)施方式相對應(yīng)的方法實(shí)施方式，本實(shí)施方式可與第二實(shí)施 方式互相配合實(shí)施。第二實(shí)施方式中提到的相關(guān)技術(shù)細(xì)節(jié)在本實(shí)施方式中依然有效，為了 減少重復(fù)，這里不再贅述。相應(yīng)地，本實(shí)施方式中提到的相關(guān)技術(shù)細(xì)節(jié)也可應(yīng)用在第二實(shí)施 方式中。
[0093] 本發(fā)明第六實(shí)施方式涉及一種基于注入鎖定環(huán)形振蕩器的相位插值電路的運(yùn)行 方法。第六實(shí)施方式在第五實(shí)施方式的基礎(chǔ)上進(jìn)行了改進(jìn)，主要改進(jìn)之處在于：采用兩個(gè)相 鄰注入點(diǎn)同時(shí)注入信號并調(diào)節(jié)注入信號強(qiáng)度之間的比例關(guān)系，可以增加注入鎖定范圍和提 高分辨率。具體地說：
[0094] 每個(gè)ILR0有兩個(gè)相鄰注入點(diǎn)位置，每個(gè)選擇信號的m位最高有效位表示ILR0的 兩個(gè)相鄰注入點(diǎn)位置，每個(gè)選擇信號的n-m位最低有效位表示兩個(gè)相鄰注入點(diǎn)位置的注入 信號強(qiáng)度之間的比例關(guān)系，其中m，η為整數(shù)并且n>m。
[0095] 此外，可以理解，在分辨率要求不高的情況下，也可以只采用一個(gè)注入點(diǎn)注入信 號。
[0096] 優(yōu)選地，每個(gè)注入點(diǎn)位置采用K+1路支路電流控制兩個(gè)相鄰注入點(diǎn)位置的注入信 號強(qiáng)度之間的比例關(guān)系，其中K是相鄰注入點(diǎn)溫度計(jì)碼控制的支路數(shù)目，每個(gè)支路電流是 相同的，兩個(gè)相鄰注入點(diǎn)位置注入的總電流大小是不變的。
[0097] 雖然采用K路支路電流就可以體現(xiàn)兩個(gè)相鄰注入點(diǎn)位置之間的各種電流比例關(guān) 系，但會導(dǎo)致注入點(diǎn)位置變化時(shí)相位插值線性度不好的問題，采用K+1路支路電流后，兩個(gè) 相鄰注入點(diǎn)位置的總電流大小可以維持不變，從而提高了相位插值線性度。
[0098] 本實(shí)施方式是與第三實(shí)施方式相對應(yīng)的方法實(shí)施方式，本實(shí)施方式可與第三實(shí)施 方式互相配合實(shí)施。第三實(shí)施方式中提到的相關(guān)技術(shù)細(xì)節(jié)在本實(shí)施方式中依然有效，為了 減少重復(fù)，這里不再贅述。相應(yīng)地，本實(shí)施方式中提到的相關(guān)技術(shù)細(xì)節(jié)也可應(yīng)用在第三實(shí)施 方式中。
[0099] 需要說明的是，在本專利的權(quán)利要求和說明書中，諸如第一和第二等之類的關(guān)系 術(shù)語僅僅用來將一個(gè)實(shí)體或者操作與另一個(gè)實(shí)體或操作區(qū)分開來，而不一定要求或者暗示 這些實(shí)體或操作之間存在任何這種實(shí)際的關(guān)系或者順序。而且，術(shù)語"包括"、"包含"或者其 任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過程、方法、物品或者 設(shè)備不僅包括那些要素，而且還包括沒有明確列出的其他要素，或者是還包括為這種過程、 方法、物品或者設(shè)備所固有的要素。在沒有更多限制的情況下，由語句"包括一個(gè)"限定的 要素，并不排除在包括所述要素的過程、方法、物品或者設(shè)備中還存在另外的相同要素。
[0100] 雖然通過參照本發(fā)明的某些優(yōu)選實(shí)施方式，已經(jīng)對本發(fā)明進(jìn)行了圖示和描述，但 本領(lǐng)域的普通技術(shù)人員應(yīng)該明白，可以在形式上和細(xì)節(jié)上對其作各種改變，而不偏離本發(fā) 明的精神和范圍。
【主權(quán)項(xiàng)】
1. 一種基于注入鎖定環(huán)形振蕩器的相位插值電路，其特征在于，包括：至少一個(gè)注入 鎖定環(huán)形振蕩器ILRO、采樣器和控制器，其中， 所述ILRO的輸入端接收注入信號，并輸出經(jīng)相位插值的輸出信號； 所述采樣器用于根據(jù)所述ILRO的輸出信號對所述注入信號進(jìn)行采樣，得到采樣結(jié)果； 所述控制器用于根據(jù)所述采樣結(jié)果，判斷所述注入信號和所述ILRO的自由振蕩信號 的相位差是否在預(yù)先設(shè)定的范圍內(nèi)，如果是，則改變所述ILRO的注入點(diǎn)位置和相位插值的 輸出點(diǎn)位置，使所述注入信號和所述ILRO的自由振蕩信號的相位差落在預(yù)先設(shè)定的范圍 之外。2. 根據(jù)權(quán)利要求1所述的基于注入鎖定環(huán)形振蕩器的相位插值電路，其特征在于，所 述ILRO有兩個(gè)，分別為第一 ILRO和第二ILR0,兩個(gè)ILRO的注入點(diǎn)位置和相位插值的輸出 點(diǎn)位置不同； 所述控制器通過在所述兩個(gè)ILRO之間切換，實(shí)現(xiàn)改變所述ILRO的注入點(diǎn)位置和相位 插值的輸出點(diǎn)位置的功能，使所述注入信號和所述ILRO的自由振蕩信號的相位差落在預(yù) 先設(shè)定的范圍之外。3. 根據(jù)權(quán)利要求2所述的基于注入鎖定環(huán)形振蕩器的相位插值電路，其特征在于，所 述控制器包括： 第一加法器，用于將所述米樣器輸出的米樣結(jié)果與第一選擇信號相加后輸出，該第一 選擇信號用于控制第一 ILRO的注入點(diǎn)位置； 判決器，用于根據(jù)所述第一加法器的輸出判斷ILRO的注入信號和自由振蕩信號的相 位差是否在預(yù)先設(shè)定的范圍內(nèi)，并根據(jù)判斷結(jié)果輸出兩個(gè)ILRO的使能信號和相位插值的 輸出點(diǎn)位置選擇信號； 第二加法器，用于將所述第一選擇信號與判決閾值信號相加后輸出，所述判決閾值信 號表示所述預(yù)先設(shè)定的范圍； 組合器，用于將所述第二加法器的輸出與所述第一選擇信號相組合以形成第二選擇信 號，該第二選擇信號用于控制第二ILRO的注入點(diǎn)位置；以及 選擇器，用于根據(jù)所述判決器輸出的相位插值的輸出點(diǎn)位置選擇信號在第一 ILRO和 第二ILRO之間切換。4. 根據(jù)權(quán)利要求3所述的基于注入鎖定環(huán)形振蕩器的相位插值電路，其特征在于，每 個(gè)ILRO有兩個(gè)相鄰注入點(diǎn)位置，每個(gè)選擇信號的m位最高有效位表示ILRO的兩個(gè)相鄰注 入點(diǎn)位置，每個(gè)選擇信號的n-m位最低有效位表示兩個(gè)相鄰注入點(diǎn)位置的注入信號強(qiáng)度之 間的比例關(guān)系，其中m，η為整數(shù)并且n>m。5. 根據(jù)權(quán)利要求2所述的基于注入鎖定環(huán)形振蕩器的相位插值電路，其特征在于，第 一 ILRO和第二ILRO的相位插值的輸出點(diǎn)位置的輸出信號之間的相位差是π /2。6. 根據(jù)權(quán)利要求4所述的基于注入鎖定環(huán)形振蕩器的相位插值電路，其特征在于，每 個(gè)所述注入點(diǎn)位置采用Κ+1路支路電流控制所述兩個(gè)相鄰注入點(diǎn)位置的注入信號強(qiáng)度之 間的比例關(guān)系，其中Κ是相鄰注入點(diǎn)溫度計(jì)碼控制的電路支流數(shù)目，每個(gè)支路電流是相同 的，所述兩個(gè)相鄰注入點(diǎn)位置注入的總電流大小是不變的。7. -種基于注入鎖定環(huán)形振蕩器的相位插值電路的運(yùn)行方法，其特征在于，所述電路 包括至少一個(gè)注入鎖定環(huán)形振蕩器ILR0、采樣器和控制器； 所述方法包括以下步驟： 所述ILRO的輸入端接收注入信號，并輸出經(jīng)相位插值的輸出信號； 所述采樣器根據(jù)所述ILRO的輸出信號對所述注入信號進(jìn)行采樣，得到采樣結(jié)果； 所述控制器根據(jù)所述采樣結(jié)果，判斷所述注入信號和所述ILRO的自由振蕩信號的相 位差是否在預(yù)先設(shè)定的范圍內(nèi)，如果是，則改變所述ILRO的注入點(diǎn)位置和相位插值的輸出 點(diǎn)位置，使所述注入信號和所述ILRO的自由振蕩信號的相位差落在預(yù)先設(shè)定的范圍之外。8. 根據(jù)權(quán)利要求7所述的基于注入鎖定環(huán)形振蕩器的相位插值電路的運(yùn)行方法，其特 征在于，所述ILRO有兩個(gè)，分別為第一 ILRO和第二ILR0,兩個(gè)ILRO的注入點(diǎn)位置和相位插 值的輸出點(diǎn)位置不同； 所述"改變所述ILRO的注入點(diǎn)位置和相位插值的輸出點(diǎn)位置"的步驟具體包括，所述 控制器通過在所述兩個(gè)ILRO之間切換，實(shí)現(xiàn)改變所述ILRO的注入點(diǎn)位置和相位插值的輸 出點(diǎn)位置的功能，使所述注入信號和所述ILRO的自由振蕩信號的相位差落在預(yù)先設(shè)定的 范圍之外。9. 根據(jù)權(quán)利要求8所述的基于注入鎖定環(huán)形振蕩器的相位插值電路的運(yùn)行方法，其特 征在于，所述控制器包括第一加法器、判決器、第二加法器、組合器和選擇器，其中，第一選 擇信號用于控制第一 ILRO的注入點(diǎn)位置，所述第二加法器將所述第一選擇信號與判決閾 值信號相加后輸出，所述組合器將所述第二加法器的輸出與所述第一選擇信號相組合以形 成第二選擇信號，該第二選擇信號用于控制第二ILRO的注入點(diǎn)位置，所述判決閾值信號表 示所述預(yù)先設(shè)定的范圍； "所述控制器根據(jù)所述采樣結(jié)果，判斷所述注入信號和所述ILRO的自由振蕩信號的相 位差是否在預(yù)先設(shè)定的范圍內(nèi)"的步驟中包括以下子步驟： 所述第一加法器將所述采樣器輸出的采樣結(jié)果與第一選擇信號相加后輸出； 所述判決器根據(jù)所述第一加法器的輸出判斷ILRO的注入信號和自由振蕩信號的相位 差是否在預(yù)先設(shè)定的范圍內(nèi)，并根據(jù)判斷結(jié)果輸出兩個(gè)ILRO的使能信號和相位插值的輸 出點(diǎn)位置選擇信號； 所述選擇器根據(jù)所述判決器輸出的相位插值的輸出點(diǎn)位置選擇信號在第一 ILRO和第 二ILRO之間切換。10. 根據(jù)權(quán)利要求9所述的基于注入鎖定環(huán)形振蕩器的相位插值電路的運(yùn)行方法，其 特征在于，每個(gè)ILRO有兩個(gè)相鄰注入點(diǎn)位置，每個(gè)選擇信號的m位最高有效位表示ILRO的 兩個(gè)相鄰注入點(diǎn)位置，每個(gè)選擇信號的n-m位最低有效位表示兩個(gè)相鄰注入點(diǎn)位置的注入 信號強(qiáng)度之間的比例關(guān)系，其中m，η為整數(shù)并且n>m。11. 根據(jù)權(quán)利要求8所述的基于注入鎖定環(huán)形振蕩器的相位插值電路的運(yùn)行方法，其 特征在于，第一 ILRO和第二ILRO的相位插值的輸出點(diǎn)位置的輸出信號之間的相位差是 π /2。12. 根據(jù)權(quán)利要求10所述的基于注入鎖定環(huán)形振蕩器的相位插值電路的運(yùn)行方法，其 特征在于，每個(gè)所述注入點(diǎn)位置采用Κ+1路支路電流控制所述兩個(gè)相鄰注入點(diǎn)位置的注入 信號強(qiáng)度之間的比例關(guān)系，其中Κ是相鄰注入點(diǎn)溫度計(jì)碼控制的電流支路數(shù)目，每個(gè)支路 電流是相同的，所述兩個(gè)相鄰注入點(diǎn)位置注入的總電流大小是不變的。
【文檔編號】H03L7/08GK105991129SQ201510056637
【公開日】2016年10月5日
【申請日】2015年2月3日
【發(fā)明人】陳領(lǐng)
【申請人】上海炬力集成電路設(shè)計(jì)有限公司