低功耗晶振電路的制作方法
【專利摘要】本發(fā)明公開了一種低功耗晶振電路，包括晶振元件、信號放大器、反饋電阻、第一電容與第二電容，所述信號放大器的控制端與外部電源連接，所述信號放大器的輸入端分別與反饋電阻的一端、晶振元件的一端、第一電容的一端連接，所述信號放大器的輸出端分別與反饋電阻的另一端、晶振元件的另一端、第二電容的一端連接，所述第一電容的另一端、第二電容的另一端均接地；其中，所述低功耗晶振電路還包括一電荷泵，所述電荷泵的輸入端與外部電源連接，電荷泵的輸出端與信號放大器的控制端連接。本發(fā)明的低功耗晶振電路結(jié)構(gòu)簡單，減少了流過晶振元件的電流，降低了整個電路的功耗。
【專利說明】
低功耗晶振電路
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及集成電路領(lǐng)域，更具體地涉及一種低功耗晶振電路。
【背景技術(shù)】
[0002]普通晶振電路一般采用皮爾斯振蕩器結(jié)構(gòu)，其作用是為芯片外的晶體提供足夠的能量，以產(chǎn)生持續(xù)和可靠的振蕩信號。晶振被廣泛應(yīng)用在有計(jì)時需求的通信電路中。普通晶振電路由片外晶振元件(石英晶體振蕩器)和驅(qū)動電路組成，當(dāng)驅(qū)動電路提供足夠大的負(fù)阻時，晶振便能起振。該負(fù)阻由驅(qū)動電路跨導(dǎo)決定，跨導(dǎo)越大所提供的負(fù)阻越大。在實(shí)際使用過程中，為了保證晶振能快速、穩(wěn)定的起振，驅(qū)動電路需要提供理論值5?10倍的跨導(dǎo)，所以普通的提高跨導(dǎo)做法是增大驅(qū)動管寬長比或加大驅(qū)動管偏置電流來實(shí)現(xiàn)。增加驅(qū)動管寬長比或使其尺寸增大，這會增加晶振輸入端寄生電容，使震蕩頻率出現(xiàn)偏差;加大偏置電流會導(dǎo)致功耗增加，尤其是在以電池供電的低功耗應(yīng)用下很不適用。
[0003 ]如圖1所示，現(xiàn)有的晶振電路由晶振元件OX、信號放大器Amp、反饋電阻Rf、負(fù)載電容C1/C2組成。信號放大器Amp作用是為晶振元件OX提供足夠大的負(fù)阻做為晶振元件OX啟振的能量。反饋電阻Rf通過反饋確定信號放大器Amp的工作點(diǎn)，為了不影響增益，反饋電阻Rf取值通常為I?1M Ω。電容Cl、C2的容值決定了晶振元件OX啟振的中心頻率。圖2為現(xiàn)有技術(shù)中信號放大器的電路圖，如圖所示，采用P型MOS管Mpl、N型MOS管Mnl共同驅(qū)動的方式，能產(chǎn)生較大的跨導(dǎo)，且不用外加直流偏置。在啟振后，晶振元件OX所消耗的電流，也即是從電源端VDD抽走的電流表示為lb。根據(jù)電路參數(shù)的設(shè)置，一般Ib大小為500nA?5μΑ不等。且在圖1與圖2中，晶振元件的輸入表示為“D”，輸出表示為“Ε”。
[0004]但是在上述電路中，為了保證晶振元件OX啟振及維持振蕩的穩(wěn)定性，要么加大驅(qū)動管偏置電流，這將導(dǎo)致功耗增加;要么加大驅(qū)動管尺寸，但會導(dǎo)致寄生電容增大，使振蕩頻率發(fā)生偏移。
[0005]因此，有必要提供一種改進(jìn)低功耗晶振電路來克服上述缺陷。

【發(fā)明內(nèi)容】

[0006]本發(fā)明的目的是提供一種低功耗晶振電路，本發(fā)明的低功耗晶振電路結(jié)構(gòu)簡單，減少了流過晶振元件的電流，降低了整個電路的功耗。
[0007]為實(shí)現(xiàn)上述目的，本發(fā)明提供一種低功耗晶振電路，包括晶振元件、信號放大器、反饋電阻、第一電容與第二電容，所述信號放大器的控制端與外部電源連接，所述信號放大器的輸入端分別與反饋電阻的一端、晶振元件的一端、第一電容的一端連接，所述信號放大器的輸出端分別與反饋電阻的另一端、晶振元件的另一端、第二電容的一端連接，所述第一電容的另一端、第二電容的另一端均接地;其中，所述低功耗晶振電路還包括一電荷栗，所述電荷栗的輸入端與外部電源連接，電荷栗的輸出端與信號放大器的控制端連接。
[0008]較佳地，所述電荷栗包括第一開關(guān)、第二開關(guān)、第三開關(guān)、第四開關(guān)、第五開關(guān)、第三電容及第四電容;所述第一開關(guān)一端與外部電源、第五開關(guān)的一端共同連接，所述第一開關(guān)的另一端與所述第二開關(guān)的一端、第三電容的一端共同連接，所述第二開關(guān)的另一端、第三開關(guān)的一端、第五開關(guān)的另一端、第四電容的一端及信號放大器的控制端共同連接，所述第三開關(guān)的另一端、第三電容的另一端、第四開關(guān)的一端共同連接，所述第四開關(guān)的另一端、第四電容的另一端均接地。
[0009]較佳地，所述信號放大器包括第一電阻、第二電阻、第一場效應(yīng)管及第二場效應(yīng)管，所述第一電阻的一端與第五開關(guān)的另一端連接，所述第一電阻的另一端與第一場效應(yīng)管的源極連接，所述第一場效應(yīng)管的柵極與第二場效應(yīng)管的柵極連接并與反饋電阻的一端、晶振元件的一端、第一電容的一端連接;所述第一場效應(yīng)管的漏極與第二場效應(yīng)管的漏極連接并與反饋電阻的另一端、晶振元件的另一端、第二電容的一端連接;所述第二場效應(yīng)管的源極與第二電阻的一端連接，所述第二電阻的另一端接地。
[0010]較佳地，所述第一電阻與第二電阻均為變阻器。
[0011]較佳地，所述低功耗晶振電路還包括緩沖器鏈，所述緩沖器鏈包括偶數(shù)個反相器，且各個所述反相器依次串聯(lián)連接，所述緩沖器鏈的輸入端與所述反饋電阻的另一端、晶振元件的另一端共同連接，以對所述晶振元件輸出的信號進(jìn)行整形。
[0012]較佳地，所述低功耗晶振電路還包括時鐘生成電路、計(jì)數(shù)器及控制邏輯，所述時鐘生成電路與所述緩沖器鏈的輸出端連接，所述時鐘生成電路產(chǎn)生兩相不交疊的時鐘，一相時鐘控制所述第一開關(guān)、第三開關(guān)的開/關(guān)，另一相時鐘控制所述第二開關(guān)、第四開關(guān)的開/關(guān);所述計(jì)數(shù)器分別與所述緩沖器鏈與控制邏輯連接，所述計(jì)數(shù)器對所述緩沖器鏈輸出的信號進(jìn)行計(jì)數(shù);所述控制邏輯與計(jì)數(shù)器連接，當(dāng)所述計(jì)數(shù)器計(jì)數(shù)達(dá)到設(shè)定數(shù)量時，所述控制邏輯控制所述第五開關(guān)斷開。
[0013]與現(xiàn)有技術(shù)相比，本發(fā)明的低功耗晶振電路，由于在外部電源與信號放大器之間連接有電荷栗，由于電荷栗降壓的作用，使得信號放大器輸入端電壓為電源電壓的1/2;這樣根據(jù)電荷守恒，電荷栗輸入端從外部電源上抽走的電流為其輸出端電流的1/2;因此可以節(jié)省整個電路的電流消耗，減少了整個電路的功耗。
[0014]通過以下的描述并結(jié)合附圖，本發(fā)明將變得更加清晰，這些附圖用于解釋本發(fā)明的實(shí)施例。
【附圖說明】
[0015]圖1為現(xiàn)有技術(shù)的晶振電路結(jié)構(gòu)圖。
[0016]圖2為現(xiàn)有技術(shù)的晶振兀件的具體電路圖。
[0017]圖3為本發(fā)明的低功耗晶振電路的結(jié)構(gòu)圖。
[0018]圖4為本發(fā)明的低功耗晶振電路的具體電路結(jié)構(gòu)圖。
[0019]圖5為本發(fā)明的低功耗晶振電路的時鐘生成電路輸出的時鐘脈沖的波形圖。
【具體實(shí)施方式】
[0020]現(xiàn)在參考附圖描述本發(fā)明的實(shí)施例，附圖中類似的元件標(biāo)號代表類似的元件。如上所述，本發(fā)明提供了一種低功耗晶振電路，本發(fā)明的低功耗晶振電路結(jié)構(gòu)簡單，減少了流過晶振元件的電流，降低了整個電路的功耗。
[0021]請參考圖3，圖3為本發(fā)明的低功耗晶振電路的結(jié)構(gòu)圖。如圖所示，本發(fā)明的低功耗晶振電路包括晶振元件OX、信號放大器Amp、反饋電阻Rf、電荷栗CP、第一電容Cl與第二電容C2。所述信號放大器Amp的控制端C通過所述電荷栗CP與外部電源VDD連接，具體地，所述電荷栗CP的輸入端A與外部電源VDD連接，電荷栗CP的輸出端B與信號放大器Amp的控制端C連接;所述信號放大器Amp的輸入端D分別與反饋電阻Rf的一端、晶振元件OX的一端、第一電容Cl的一端連接，所述信號放大器Amp的輸出端E分別與反饋電阻Rf的另一端、晶振元件OX的另一端、第二電容C2的一端連接，所述第一電容Cl的另一端、第二電容C2的另一端均接地。在本發(fā)明中，由于電荷栗CP降壓的作用，電荷栗CP的輸出端B電壓為VDD/2;如圖3所示，設(shè)定電荷栗CP的輸出端B輸出的電流為Ib，根據(jù)電荷守恒，電荷栗CP的輸入端A從外部電源VDD上抽走的電流為Ib/2，因此，減少了流過晶振元件的電流，降低了整個電路的功耗。
[0022]請?jiān)俳Y(jié)合參考圖4，圖4為本發(fā)明的低功耗晶振電路的具體電路結(jié)構(gòu)圖。如圖所示，所述電荷栗CP包括第一開關(guān)Tl、第二開關(guān)T2、第三開關(guān)T3、第四開關(guān)T4、第五開關(guān)T5、第三電容C3及第四電容C4。所述第一開關(guān)Tl 一端與外部電源VDD、第五開關(guān)T5的一端共同連接，且構(gòu)成所述電荷栗CP的輸入端A，所述第一開關(guān)Tl的另一端與所述第二開關(guān)T2的一端、第三電容C3的一端共同連接，所述第二開關(guān)T2的另一端、第三開關(guān)T3的一端、第五開關(guān)T5的另一端、第四電容C4的一端及信號放大器Amp的控制端C共同連接，并構(gòu)成所述電荷栗CP的輸出端B，從而可通過閉合所述第五開關(guān)T5而使所述電荷栗CP被旁路掉;所述第三開關(guān)T3的另一端、第三電容C3的另一端、第四開關(guān)T4的一端共同連接，所述第四開關(guān)T4的另一端、第四電容C4的另一端均接地。所述信號放大器Amp包括第一電阻Rl、第二電阻R2、第一場效應(yīng)管Mp及第二場效應(yīng)管Mn;所述第一電阻Rl的一端與第五開關(guān)Tl的另一端連接，并構(gòu)成所述信號放大器Amp的控制端C，所述第一 Rl電阻的另一端與第一場效應(yīng)管Mp的源極連接，所述第一場效應(yīng)管Mp的柵極與第二場效應(yīng)管Mn的柵極連接并與反饋電阻Rf的一端、晶振元件OX的一端、第一電容Cl的一端連接，并構(gòu)成所述Amp的輸入端D ；所述第一場效應(yīng)管Mp的漏極與第二場效應(yīng)管Mn的漏極連接并與反饋電阻Rf的另一端、晶振元件OX的另一端、第二電容C2的一端連接，并構(gòu)成所述Amp的輸出端E;所述第二場效應(yīng)管Mn的源極與第二電阻R2的一端連接，所述第二電阻R2的另一端接地;且在本發(fā)明的優(yōu)選實(shí)施方式中，所述第一電阻Rl與第二電阻R2均為變阻器，從而可通過調(diào)節(jié)所述第一電阻Rl與第二電阻R2的阻值而調(diào)所述第一場效應(yīng)管Mp及第二場效應(yīng)管Mn的電流。
[0023]作為本發(fā)明的優(yōu)選實(shí)施方式，所述低功耗晶振電路還包括緩沖器鏈Buf，所述緩沖器鏈Buf包括偶數(shù)個反相器，且各個所述反相器依次串聯(lián)連接，如圖4所示。所述緩沖器鏈Buf的輸入端與所述反饋電阻Rf的另一端、晶振元件OX的另一端共同連接，以對所述晶振元件OX輸出的信號進(jìn)行整形。再有，本發(fā)明的所述低功耗晶振電路還包括時鐘生成電路、計(jì)數(shù)器及控制邏輯，所述時鐘生成電路與所述緩沖器鏈Buf的輸出端連接，所述時鐘生成電路產(chǎn)生兩相不交疊時鐘Φ 1、Φ 2，其中，時鐘Φ 1、Φ 2的相位情況參見圖5; —相時鐘Φ I控制所述第一開關(guān)Tl、第三開關(guān)T3的開/關(guān)，另一相時鐘Φ2控制所述第二開關(guān)T2、第四開關(guān)T4的開/關(guān);所述計(jì)數(shù)器分別與所述緩沖器鏈Buf與控制邏輯連接，所述計(jì)數(shù)器對所述緩沖器鏈Buf輸出的信號進(jìn)行計(jì)數(shù);所述控制邏輯與計(jì)數(shù)器連接，當(dāng)所述計(jì)數(shù)器計(jì)數(shù)達(dá)到設(shè)定數(shù)量(例如100)時，所述控制邏輯輸出時鐘脈沖Φ5控制所述第五開關(guān)T5斷開。
[0024]請?jiān)俳Y(jié)合參考圖3至圖5，描述本發(fā)明低功耗晶振電路的工作原理。當(dāng)電源剛上電，晶振電路還沒啟動時，連接外部電源VDD與電荷栗CP輸出端B的第五開關(guān)T5閉合(Φ 5 =“I”)，也就是A端與B端之間的開關(guān)閉合;此時，電荷栗CP處于被旁路狀態(tài)，外部電源VDD直接為晶振元件OX供電，晶振元件OX能快速啟振。通過調(diào)節(jié)變阻器第一電阻R1、第二電阻R2的值可以控制晶振元件OX驅(qū)動級(信號放大器Amp)的電流。晶振元件OX啟動后，其輸出經(jīng)緩沖器鏈Buf整形，計(jì)數(shù)器對經(jīng)過整形后的時鐘信號進(jìn)行計(jì)數(shù)，計(jì)數(shù)達(dá)到一定數(shù)量后(例如:100個時鐘周期)，所述控制邏輯將產(chǎn)生控制信號使電荷栗CP的旁路開關(guān)(第五開關(guān)T5)斷開(Φ5=“O”)。同時，時鐘產(chǎn)生電路將產(chǎn)生兩相不交疊時鐘Φ I和Φ2，該兩相時鐘主要用于控制電荷栗CP的開關(guān)，且時鐘產(chǎn)生電路還為系統(tǒng)提供基準(zhǔn)時鐘CLK。
[0025]對于電荷栗CP電路，當(dāng)Φ I = “I”且Φ 2 = “O”時，第三電容C3和第四電容C4串聯(lián)，夕卜部電源VDD為兩個串聯(lián)電容第三電容C3和第四電容C4充電；當(dāng)Φ1= “O”，且Φ2= “I”時，第三電容C3和第四電容C4并聯(lián)，外部電源VDD與兩個電容第三電容C3和第四電容C4斷開連接。根據(jù)前后兩個相位電荷守恒，可以得到所述電荷栗CP的輸出端B的輸出電壓為VDD/2。這樣，輸入到晶振電路的電壓為外部電源電壓VDD的一半，但是輸出電流為電荷栗CP輸入電流的兩倍，實(shí)際從外部電源VDD上抽走的電流則減小一半。在晶振元件OX啟振后，由于電荷栗CP為晶振元件OX供電，因此，可以節(jié)省整個電路的電流消耗，減少了整個電路的功耗。
[0026]以上結(jié)合最佳實(shí)施例對本發(fā)明進(jìn)行了描述，但本發(fā)明并不局限于以上揭示的實(shí)施例，而應(yīng)當(dāng)涵蓋各種根據(jù)本發(fā)明的本質(zhì)進(jìn)行的修改、等效組合。
【主權(quán)項(xiàng)】
1.一種低功耗晶振電路，包括晶振元件、信號放大器、反饋電阻、第一電容與第二電容，所述信號放大器的控制端與外部電源連接，所述信號放大器的輸入端分別與反饋電阻的一端、晶振元件的一端、第一電容的一端連接，所述信號放大器的輸出端分別與反饋電阻的另一端、晶振元件的另一端、第二電容的一端連接，所述第一電容的另一端、第二電容的另一端均接地;其特征在于，還包括一電荷栗，所述電荷栗的輸入端與外部電源連接，電荷栗的輸出端與信號放大器的控制端連接。2.如權(quán)利要求1所述的低功耗晶振電路，其特征在于，所述電荷栗包括第一開關(guān)、第二開關(guān)、第三開關(guān)、第四開關(guān)、第五開關(guān)、第三電容及第四電容;所述第一開關(guān)一端與外部電源、第五開關(guān)的一端共同連接，所述第一開關(guān)的另一端與所述第二開關(guān)的一端、第三電容的一端共同連接，所述第二開關(guān)的另一端、第三開關(guān)的一端、第五開關(guān)的另一端、第四電容的一端及信號放大器的控制端共同連接，所述第三開關(guān)的另一端、第三電容的另一端、第四開關(guān)的一端共同連接，所述第四開關(guān)的另一端、第四電容的另一端均接地。3.如權(quán)利要求2所述的低功耗晶振電路，其特征在于，所述信號放大器包括第一電阻、第二電阻、第一場效應(yīng)管及第二場效應(yīng)管，所述第一電阻的一端與第五開關(guān)的另一端連接，所述第一電阻的另一端與第一場效應(yīng)管的源極連接，所述第一場效應(yīng)管的柵極與第二場效應(yīng)管的柵極連接并與反饋電阻的一端、晶振元件的一端、第一電容的一端連接;所述第一場效應(yīng)管的漏極與第二場效應(yīng)管的漏極連接并與反饋電阻的另一端、晶振元件的另一端、第二電容的一端連接;所述第二場效應(yīng)管的源極與第二電阻的一端連接，所述第二電阻的另一端接地。4.如權(quán)利要求3所述的低功耗晶振電路，其特征在于，所述第一電阻與第二電阻均為變阻器。5.如權(quán)利要求3所述的低功耗晶振電路，其特征在于，還包括緩沖器鏈，所述緩沖器鏈包括偶數(shù)個反相器，且各個所述反相器依次串聯(lián)連接，所述緩沖器鏈的輸入端與所述反饋電阻的另一端、晶振元件的另一端共同連接，以對所述晶振元件輸出的信號進(jìn)行整形。6.如權(quán)利要求5所述的低功耗晶振電路，其特征在于，還包括時鐘生成電路、計(jì)數(shù)器及控制邏輯，所述時鐘生成電路與所述緩沖器鏈的輸出端連接，所述時鐘生成電路產(chǎn)生兩相不交疊的時鐘，一相時鐘控制所述第一開關(guān)、第三開關(guān)的開/關(guān)，另一相時鐘控制所述第二開關(guān)、第四開關(guān)的開/關(guān);所述計(jì)數(shù)器分別與所述緩沖器鏈與控制邏輯連接，所述計(jì)數(shù)器對所述緩沖器鏈輸出的信號進(jìn)行計(jì)數(shù);所述控制邏輯與計(jì)數(shù)器連接，當(dāng)所述計(jì)數(shù)器計(jì)數(shù)達(dá)到設(shè)定數(shù)量時，所述控制邏輯控制所述第五開關(guān)斷開。
【文檔編號】H03K3/012GK106059533SQ201610402965
【公開日】2016年10月26日
【申請日】2016年6月6日
【發(fā)明人】蔡化
【申請人】四川和芯微電子股份有限公司