高速高精度兩步式模數(shù)轉(zhuǎn)換器的制造方法
【技術(shù)領(lǐng)域】
[0001] 本實(shí)用新型模擬數(shù)字集成電路設(shè)計(jì)領(lǐng)域，特別涉及一種采用逐次逼近型（SAR)ADC 作粗量化，增量型sigma-deltaADC(2-AADC)做細(xì)量化的兩步式高速高精度模數(shù)轉(zhuǎn)換器 結(jié)構(gòu)。 技術(shù)背景
[0002] 在傳感器讀出電路，電池測(cè)量等儀器和測(cè)量領(lǐng)域通常需要有很高絕對(duì)精度和線性 度，以及低失調(diào)低噪聲的模數(shù)轉(zhuǎn)換器（AnalogtoDigitalConverter，ADC)。同時(shí)這些應(yīng) 用的信號(hào)近似于直流輸入，滿足這些應(yīng)用的ADC通常無(wú)法實(shí)現(xiàn)速度、面積和功耗的兼顧。并 且隨著工藝尺寸的減小，數(shù)字電路已經(jīng)因?yàn)楣╇婋妷航档投蟠蠼档土斯?，但模擬電路 部分因?yàn)殚撝惦妷翰浑S工藝尺寸的降低而成比例降低，所以降低模擬電路的供電電壓仍然 是降低系統(tǒng)電壓和功耗的關(guān)鍵。
[0003] 在滿足這些應(yīng)用的ADC中，逐次逼近型（SuccessiveApproximation，SAR)ADC可 以實(shí)現(xiàn)高速低功耗，但隨著工藝尺寸降低，特別在圖像傳感器這種對(duì)面積要求很苛刻的情 況中，由于工藝失配等問(wèn)題的存在，SARADC達(dá)到12bit以上的高精度已經(jīng)幾乎不能實(shí)現(xiàn)； 單斜ADC普遍應(yīng)用在傳感器等領(lǐng)域，但隨著工藝尺寸和電壓的降低，它已經(jīng)很難實(shí)現(xiàn)高速 和高精度的應(yīng)用；而循環(huán)式ADC雖然可以實(shí)現(xiàn)高速并且消耗面積也小于SARADC，但由于其 需要很精準(zhǔn)的放大器導(dǎo)致電路功耗很高；近年來(lái)，有研宄在傳統(tǒng)2-AADC的基礎(chǔ)上提出了 一種增量型2-AADC，這種ADC利用了 2-AADC過(guò)采樣和噪聲整形的特性，同時(shí)又可以像 奈奎斯特ADC-樣工作，實(shí)現(xiàn)了很高的絕對(duì)精度和線性度，但由于其精度直接決定于其過(guò) 采樣率，在12bit以上的高精度情況下其轉(zhuǎn)換速率又受到很大限制。因此需要找出一個(gè)可 以兼顧以上ADC優(yōu)勢(shì)的一種折衷辦法。

【發(fā)明內(nèi)容】

[0004] 為克服現(xiàn)有技術(shù)的不足，降低傳統(tǒng)增量型2-AADC在同精度情況下的量化時(shí)鐘 周期數(shù)，提高轉(zhuǎn)換速率，實(shí)現(xiàn)高速高精度量化。為此，本實(shí)用新型采取的技術(shù)方案是，高速高 精度兩步式模數(shù)轉(zhuǎn)換器，由SARADC模塊、DAC模塊、增量型二階前饋式2-AADC模塊、模擬 加法器模塊、數(shù)字濾波器模塊組成。其中輸入信號(hào)接SARADC的輸入端和模擬加法器模塊 的正輸入端，SARADC模塊的輸出端輸出數(shù)字粗量化數(shù)字碼值并將數(shù)字碼值賦給DAC模塊， DAC輸出值連模擬加法器模塊加法器模塊的負(fù)輸入端，加法器輸出端連2 -AADC輸入端， 2 -AADC輸出端連數(shù)字濾波器的輸入端并連接DAC的輸入端，數(shù)字濾波器輸出端輸出細(xì)量 化數(shù)字碼值。
[0005] SARADC結(jié)構(gòu)由比較器模塊、SAR邏輯控制模塊、寄存器模塊和DAC模塊組成，輸入 信號(hào)Vin連比較器的正輸入端、比較器的輸出端連SAR邏輯控制模塊的輸入端，SAR邏輯控 制模塊的輸出端連寄存器的輸入端，寄存器的輸出端輸出粗量化數(shù)字碼值Dsar并連接DAC 的輸入端，DAC的輸出端接比較器的負(fù)輸入端，參考電壓Vref賦給DAC作為DAC的參考電 壓，同時(shí)通過(guò)復(fù)位信號(hào)控制復(fù)位SAR邏輯控制模塊、寄存器模塊和DAC模塊。
[0006] 二階增量型2-AADC的結(jié)構(gòu)如下：由第一加法器、第二加法器、兩個(gè)積分器、一位 內(nèi)量化器、DAC和數(shù)字濾波器模塊組成，輸入信號(hào)Vin連第一加法器正輸入端第二加法器的 第一輸入端，第一加法器的輸出端連第一積分器的輸入端，第一積分器的輸出端連第二積 分器的輸入端和第二加法器的第二輸入端，第二積分器的輸出端連第一加法器的第三輸入 端，第一加法器的輸出端連一位內(nèi)量化器的輸入端，一位內(nèi)量化的輸出端連數(shù)字濾波器的 輸入端和DAC的輸入端，DAC的輸出端連加法器1的負(fù)輸入端，數(shù)字濾波器的輸出端輸出細(xì) 量化數(shù)字碼值D2 -A。
[0007] 與已有技術(shù)相比，本實(shí)用新型的技術(shù)特點(diǎn)與效果：
[0008] 本實(shí)用新型通過(guò)在傳統(tǒng)增量型2 -AADC之前加入輔助SARADC，將ADC量化分成 兩步，通過(guò)SARADC的高速量化特性，實(shí)現(xiàn)了在不降低量化精度的情況下大幅降低量化時(shí)鐘 周期數(shù)，提高了轉(zhuǎn)換速率。
[0009] 本實(shí)用新型通過(guò)改變?cè)隽啃?-A ADC參考電壓的方式，在不增加SAR ADC匹配性 要求的情況下，實(shí)現(xiàn)了高精度量化。
【附圖說(shuō)明】
[0010] 圖1兩步增量放大型ADC結(jié)構(gòu)圖。
[0011] 圖2粗量化SARADC結(jié)構(gòu)圖。
[0012] 圖3細(xì)量化增量型2 -AADC結(jié)構(gòu)。
【具體實(shí)施方式】
[0013] 本實(shí)用新型通過(guò)提出一種粗細(xì)量化的兩步式增量放大型ADC，降低傳統(tǒng)增量型 2 -AADC在同精度情況下的量化時(shí)鐘周期數(shù)，提高轉(zhuǎn)換速率，實(shí)現(xiàn)高速高精度量化。
[0014] 本實(shí)用新型采用的技術(shù)方案是，如圖1所示，這種兩步式ADC結(jié)構(gòu)由SARADC模塊、DAC模塊、增量型二階前饋式2-AADC模塊、模擬加法器模塊、數(shù)字濾波器模塊組成。其中 輸入信號(hào)接SARADC的輸入端和模擬加法器模塊的正輸入端，SARADC模塊的輸出端輸出 數(shù)字粗量化數(shù)字碼值并將數(shù)字碼值賦給DAC模塊，DAC輸出值連模擬加法器模塊的負(fù)輸入 端，加法器輸出端連2 -AADC輸入端，2 -AADC輸出端連數(shù)字濾波器的輸入端并連接DAC 的輸入端，數(shù)字濾波器輸出端輸出細(xì)量化數(shù)字碼值。
[0015] 這種兩步式ADC與傳統(tǒng)的兩步式ADC類似，也由兩個(gè)ADC組成。第一步粗量化由 一個(gè)N bit SAR ADC完成，輸入信號(hào)Vin直接進(jìn)入SAR ADC進(jìn)行量化。其中SAR ADC結(jié)構(gòu) 如圖2所示，SAR ADC結(jié)構(gòu)由比較器模塊、SAR邏輯控制模塊、寄存器模塊和DAC模塊組成。 輸入信號(hào)Vin連比較器的正輸入端、比較器的輸出端連SAR邏輯控制模塊的輸入端，SAR邏 輯控制模塊的輸出端連寄存器的輸入端，寄存器的輸出端輸出粗量化數(shù)字碼值Dsar并連 接DAC的輸入端，DAC的輸出端接比較器的負(fù)輸入端，參考電壓Vref賦給DAC作為DAC的參 考電壓，同時(shí)通過(guò)復(fù)位信號(hào)控制復(fù)位SAR邏輯控制模塊、寄存器模塊和DAC模塊。SAR ADC 由SAR ADC的原理可知完成一次N bit的量化需要N個(gè)時(shí)鐘周期，也就是比較器進(jìn)行N次比 較，因此輸入信號(hào)首先在SAR ADC中運(yùn)行N個(gè)周期，當(dāng)完成N位量化后，DAC固定在最后的量 化值，接著細(xì)量化的增量型2-AADC開(kāi)始工作。在傳統(tǒng)的兩步式ADC中當(dāng)粗量化完成時(shí)， 輸出信號(hào)需要減去粗量化的值或者用粗量化的一些誤差值進(jìn)一步量化，這種ADC的精度也 就直接取決于粗量化ADC的精度，也就是如果整體ADC要想實(shí)現(xiàn)（N+M)bit的精度，粗量化 ADC雖然只量化Nbit，可其電路精度的要求也要的達(dá)到（N+M)bit，這要對(duì)粗量化ADC的要 求就大大提高，對(duì)于SARADC也就意味著要大幅增加電容面積，從而大大增加芯片面積和功 耗。而我們采用的增量放大式ADC則不同，當(dāng)粗量化ADC完成量化之后，輸入信號(hào)再次直接 送入細(xì)量化ADC，而粗量化的結(jié)果為數(shù)字碼，為了減小誤差，根據(jù)最后一位是否為零，設(shè) 定給細(xì)量化的反饋電壓。為零，反饋電壓為Dsa,-LSB和Dsa,+LSB，不為零，反饋電壓為Dsa，和 D_+2LSB。通過(guò)DAC轉(zhuǎn)換成模擬電壓，作為細(xì)量化的反饋電壓值被使用。反饋電壓的數(shù)字 信號(hào)儲(chǔ)存在寄存器里面。
[0016] 細(xì)量化階段采用的是二階前饋式增量型2-AADC，這種2-AADC不同于傳統(tǒng)的 2 -AADC，它可以被看作是一種工作在瞬態(tài)的2 -AADC，并且在每次轉(zhuǎn)化前需要對(duì)積分器 和數(shù)字濾波器進(jìn)行復(fù)位，這種ADC更適合被用作直流測(cè)量領(lǐng)域。增量型2-AADC如圖3所 示，二階增量型2-AADC的原理結(jié)構(gòu)如下：整體結(jié)構(gòu)由加法器1、加法器2、兩個(gè)積分器、一 位內(nèi)量化器、DAC和數(shù)字濾波器模塊組成。輸入信號(hào)Vin連加法器1正輸入端加法器2的 輸入端1，加法器1的輸出端連積分器1的輸入端，積分器1的輸出端連積分器2的輸入端 和加法器2的輸入端2,積分器2的輸出端連加法器的輸入端3,加法器的輸出端連一位內(nèi) 量化器的輸入端，一位內(nèi)量化的輸出端連數(shù)字濾波器的輸入端和DAC的輸入端，DAC的輸出 端連加法器1的負(fù)輸入端，數(shù)字濾波器的輸出端輸出細(xì)量化數(shù)字碼值D2 - △，復(fù)位信號(hào)RST 對(duì)兩個(gè)積分器和數(shù)字濾波器進(jìn)行控制，CLK1信號(hào)對(duì)一位內(nèi)量化進(jìn)行控制。這種ADC的被測(cè) 電壓與輸出結(jié)果之間的關(guān)系為：
[0017]
【主權(quán)項(xiàng)】
1. 一種高速高精度兩步式模數(shù)轉(zhuǎn)換器，其特征是，由SAR ADC模塊、DAC模塊、增量型二 階前饋式2-AADC模塊、模擬加法器模塊、數(shù)字濾波器模塊組成，其中輸入信號(hào)接SAR ADC 的輸入端和模擬加法器模塊的正輸入端，SAR ADC模塊的輸出端輸出數(shù)字粗量化數(shù)字碼值 并將數(shù)字碼值賦給DAC模塊，DAC輸出值連模擬加法器模塊加法器模塊的負(fù)輸入端，加法器 輸出端連2 - A ADC輸入端，2 - A ADC輸出端連數(shù)字濾波器的輸入端并連接DAC的輸入端， 數(shù)字濾波器輸出端輸出細(xì)量化數(shù)字碼值。
2. 如權(quán)利要求1所述的高速高精度兩步式模數(shù)轉(zhuǎn)換器，其特征是，SAR ADC結(jié)構(gòu)由比較 器模塊、SAR邏輯控制模塊、寄存器模塊和DAC模塊組成，輸入信號(hào)Vin連比較器的正輸入 端、比較器的輸出端連SAR邏輯控制模塊的輸入端，SAR邏輯控制模塊的輸出端連寄存器的 輸入端，寄存器的輸出端輸出粗量化數(shù)字碼值Dsar并連接DAC的輸入端，DAC的輸出端接 比較器的負(fù)輸入端，參考電壓Vref賦給DAC作為DAC的參考電壓，同時(shí)通過(guò)復(fù)位信號(hào)控制 復(fù)位SAR邏輯控制模塊、寄存器模塊和DAC模塊。
3. 如權(quán)利要求1所述的高速高精度兩步式模數(shù)轉(zhuǎn)換器，其特征是，二階增量型 2-AADC的結(jié)構(gòu)如下：由第一加法器、第二加法器、兩個(gè)積分器、一位內(nèi)量化器、DAC和數(shù) 字濾波器模塊組成，輸入信號(hào)Vin連第一加法器正輸入端第二加法器的第一輸入端，第一 加法器的輸出端連第一積分器的輸入端，第一積分器的輸出端連第二積分器的輸入端和第 二加法器的第二輸入端，第二積分器的輸出端連第一加法器的第三輸入端，第一加法器的 輸出端連一位內(nèi)量化器的輸入端，一位內(nèi)量化的輸出端連數(shù)字濾波器的輸入端和DAC的輸 入端，DAC的輸出端連第一加法器的負(fù)輸入端，數(shù)字濾波器的輸出端輸出細(xì)量化數(shù)字碼值 D2-A 0
【專利摘要】本實(shí)用新型模數(shù)轉(zhuǎn)換電路設(shè)計(jì)領(lǐng)域，為降低量化時(shí)鐘周期數(shù)，提高轉(zhuǎn)換速率，實(shí)現(xiàn)高速高精度量化，本實(shí)用新型高速高精度兩步式模數(shù)轉(zhuǎn)換器，由SAR ADC模塊、DAC模塊、增量型二階前饋式Σ-ΔADC模塊、模擬加法器模塊、數(shù)字濾波器模塊組成。其中輸入信號(hào)接SAR ADC的輸入端和模擬加法器模塊的正輸入端，SAR ADC模塊的輸出端輸出數(shù)字粗量化數(shù)字碼值并將數(shù)字碼值賦給DAC模塊，DAC輸出值連模擬加法器模塊加法器模塊的負(fù)輸入端，加法器輸出端連Σ-ΔADC輸入端，Σ-ΔADC輸出端連數(shù)字濾波器的輸入端并連接DAC的輸入端，數(shù)字濾波器輸出端輸出細(xì)量化數(shù)字碼值。本實(shí)用新型主要應(yīng)用于模數(shù)轉(zhuǎn)換場(chǎng)合。
【IPC分類】H03M1-38
【公開(kāi)號(hào)】CN204334546
【申請(qǐng)?zhí)枴緾N201420865616
【發(fā)明人】徐江濤, 王鵬, 聶凱明, 史再峰, 高靜, 高志遠(yuǎn), 姚素英
【申請(qǐng)人】天津大學(xué)
【公開(kāi)日】2015年5月13日
【申請(qǐng)日】2014年12月30日