高性價比單積分型模數(shù)轉(zhuǎn)換器的制造方法
【專利摘要】本實用新型公開了一種高性價比單積分型模數(shù)轉(zhuǎn)換器，所述模數(shù)轉(zhuǎn)換器包括鋸齒波發(fā)生器、負(fù)反饋電路和模數(shù)轉(zhuǎn)換電路，所述模數(shù)轉(zhuǎn)換電路由第一多路選擇器、第一比較器、第一數(shù)字邏輯控制電路和第一計數(shù)器組成；該模數(shù)轉(zhuǎn)換器將待測電壓的大小，轉(zhuǎn)換為鋸齒波由參考電壓下降到待測電壓的時間長短，進(jìn)而轉(zhuǎn)換成對應(yīng)的計數(shù)值，最終計算出待測電壓的電壓值。本實用新型通過數(shù)字邏輯電路的控制，使轉(zhuǎn)換過程中，比較器等中間器件的延時造成的誤差被抵消，進(jìn)而達(dá)到提高性能，降低成本的目的，同時通過數(shù)字電路的設(shè)計，使模擬電路的元器件參數(shù)對系統(tǒng)性能的影響降低，與傳統(tǒng)的積分型模數(shù)轉(zhuǎn)換器相比，更易調(diào)試，節(jié)省了開發(fā)成本，縮短了開發(fā)周期。
【專利說明】
高性價比單積分型模數(shù)轉(zhuǎn)換器
技術(shù)領(lǐng)域
[0001]本實用新型涉及一種模數(shù)轉(zhuǎn)換器，尤其是一種高性價比單積分型模數(shù)轉(zhuǎn)換器，屬于模數(shù)轉(zhuǎn)換技術(shù)領(lǐng)域。
【背景技術(shù)】
[0002]隨著數(shù)字集成電路和嵌入式系統(tǒng)的發(fā)展，采用嵌入式系統(tǒng)、片上系統(tǒng)、可編程邏輯器件等以數(shù)字電路為核心的產(chǎn)品設(shè)計方案，已經(jīng)成為電子類產(chǎn)品設(shè)計制造行業(yè)的首選和主流。這其中許多產(chǎn)品不可避免的需要應(yīng)用模數(shù)轉(zhuǎn)換技術(shù)。而由于數(shù)字電路抗干擾能力、可編程和低功耗的突出優(yōu)勢，越來越多的模擬系統(tǒng)采用數(shù)字電路進(jìn)行控制，其中也需要應(yīng)用模數(shù)轉(zhuǎn)換技術(shù)。
[0003]目前電子行業(yè)內(nèi)的模數(shù)轉(zhuǎn)換器設(shè)計方案主要有:逐次逼近型、Σ-Δ調(diào)制型、并行比較型、積分型、壓頻變換型等等。而對快速消費電子和便攜式電子產(chǎn)品的低成本、簡單小巧和開發(fā)周期短的需求而言，雙積分型模數(shù)轉(zhuǎn)換器更加符合市場需求。
[0004]但雙積分型模數(shù)轉(zhuǎn)換器的缺點是轉(zhuǎn)換速度慢。如果采用同等時鐘速度的單積分型模數(shù)轉(zhuǎn)換器則轉(zhuǎn)化速度可以提升一倍，但性能容易受到積分電路中電子元件參數(shù)的影響，比較器也需要采用高速比較器以減小比較器輸出電平反轉(zhuǎn)的延時對性能的影響。
[0005]CN101964662B示出的“一種改進(jìn)型單斜率串行模數(shù)轉(zhuǎn)換器”改進(jìn)了性能容易受到積分電路中電子元件參數(shù)的影響的缺點，但仍會受到比較器輸出電平反轉(zhuǎn)延時對性能的影響。
【實用新型內(nèi)容】
[0006]本實用新型的目的是為了解決上述現(xiàn)有技術(shù)的缺陷，提供了一種高性價比單積分型模數(shù)轉(zhuǎn)換器，該模數(shù)轉(zhuǎn)換器具有低成本、簡單小巧、開發(fā)周期短的特點，同時解決了比較器速度和積分電路參數(shù)對性能的限制。
[0007]本實用新型的目的可以通過采取如下技術(shù)方案達(dá)到:
[0008]高性價比單積分型模數(shù)轉(zhuǎn)換器，包括鋸齒波發(fā)生器、負(fù)反饋電路和模數(shù)轉(zhuǎn)換電路，所述模數(shù)轉(zhuǎn)換電路由第一多路選擇器、第一比較器、第一數(shù)字邏輯控制電路和第一計數(shù)器組成；
[0009]所述鋸齒波發(fā)生器的鋸齒波輸出端連接負(fù)反饋電路的一個輸入端和第一比較器的一個輸入端;所述負(fù)反饋電路的輸出端連接鋸齒波發(fā)生器的斜率調(diào)節(jié)輸入端;外部輸入的參考電壓分別連接負(fù)反饋電路的另一個輸入端和第一多路選擇器的一個輸入端;外部輸入的待測電壓連接第一多路選擇器的另一個輸入端;所述第一多路選擇器的輸出端連接第一比較器的另一個輸入端;所述第一比較器的輸出端連接第一數(shù)字邏輯控制電路的輸入端;外部輸入的鋸齒波周期脈沖數(shù)字信號連接鋸齒波發(fā)生器、負(fù)反饋電路、第一數(shù)字邏輯控制電路和第一計數(shù)器的清零端;所述第一數(shù)字邏輯控制電路的兩個輸出端分別連接第一多路選擇器的選擇信號輸入端和第一計數(shù)器的使能信號輸入端;所述第一計數(shù)器的輸出端連接到系統(tǒng)輸出端。
[0010]進(jìn)一步的，所述鋸齒波發(fā)生器的鋸齒波輸出端連接第一比較器的反相輸入端，所述第一多路選擇器的輸出端連接第一比較器的正相輸入端。
[0011]進(jìn)一步的，所述負(fù)反饋電路的負(fù)反饋控制方式為PWM脈沖寬度調(diào)制。
[0012]進(jìn)一步的，所述負(fù)反饋電路由第二多路選擇器、第二比較器、第二數(shù)字邏輯控制電路、第二計數(shù)器和PWM模塊組成，所述第二多路選擇器的兩個輸入端分別連接外部輸入的參考電壓和0V，所述第二多路選擇器的輸出端連接第二比較器的正相輸入端，所述鋸齒波發(fā)生器的輸出端連接第二比較器的反相輸入端，所述第二比較器的輸出端連接第二數(shù)字邏輯控制電路的輸入端，所述第二數(shù)字邏輯控制電路的兩個輸出端分別連接第二多路選擇器的選擇輸入端和第二計數(shù)器的使能輸入端，所述第二計數(shù)器的輸出端連接PWM模塊的輸入端，所述PffM模塊的輸出端連接鋸齒波發(fā)生器的斜率調(diào)節(jié)輸入端，外部輸入的鋸齒波周期脈沖數(shù)字信號連接第二數(shù)字邏輯控制電路和第二計數(shù)器的清零端。
[0013]進(jìn)一步的，所述鋸齒波發(fā)生器的斜率調(diào)節(jié)，通過恒流源控制電荷存儲模塊放電的方式實現(xiàn)。
[0014]進(jìn)一步的，所述鋸齒波發(fā)生器由恒流源、電荷存儲模塊和第三比較器組成，所述恒流源的恒流輸出端連接電荷存儲模塊的充放電輸入端;所述電荷存儲模塊的電平輸出端連接負(fù)反饋電路的一個輸入端，以及第一比較器和第三比較器的反相輸入端;所述第三比較器的正相輸入端連接固定電平;所述第三比較器的輸出端連接恒流源的一個輸入端;所述負(fù)反饋電路的輸出端連接恒流源的另一個輸入端;外部輸入的鋸齒波周期脈沖數(shù)字信號連接恒流源的清零端。
[0015]本實用新型相對于現(xiàn)有技術(shù)具有如下的有益效果:
[0016]1、本實用新型的模數(shù)轉(zhuǎn)換器中的積分電路由數(shù)字電路輸出PffM進(jìn)行負(fù)反饋電路控制，解決了積分電路參數(shù)影響轉(zhuǎn)換性能的缺點，降低了積分電路的成本，減小了積分電路的設(shè)計難度，縮短了積分電路的調(diào)試周期。
[0017]2、本實用新型的模數(shù)轉(zhuǎn)換器通過數(shù)字邏輯電路的控制，使轉(zhuǎn)換過程中，比較器等中間器件的延時造成的誤差被抵消，解決了比較器速度對轉(zhuǎn)換性能的限制，同時降低了比較器的成本，減小了整體設(shè)計難度，縮短了整體調(diào)試周期。
[0018]3、本實用新型的模數(shù)轉(zhuǎn)換器通過數(shù)字電路的設(shè)計，使模擬電路的元器件參數(shù)對系統(tǒng)性能的影響降低，與傳統(tǒng)的積分型模數(shù)轉(zhuǎn)換器相比，更易調(diào)試，節(jié)省了開發(fā)成本，縮短了開發(fā)周期。
【附圖說明】
[0019]圖1為本實用新型實施例的高性價比單積分型模數(shù)轉(zhuǎn)換器的結(jié)構(gòu)框圖。
[0020]圖2為本實用新型實施例的高性價比單積分型模數(shù)轉(zhuǎn)換器的設(shè)計原理圖。
[0021]圖3為本實用新型實施例的高性價比單積分型模數(shù)轉(zhuǎn)換器的波形示意圖。
[0022]圖4為本實用新型實施例的高性價比單積分型模數(shù)轉(zhuǎn)換器中數(shù)字邏輯控制電路的設(shè)計原理圖。
【具體實施方式】
[0023]實施例:
[0024]下面結(jié)合實施例及附圖對本實用新型作進(jìn)一步詳細(xì)說明，但本實用新型的實施方式不限于此。
[0025]如圖1所示，本實施例的高性價比單積分型模數(shù)轉(zhuǎn)換器包括鋸齒波發(fā)生器、負(fù)反饋電路和模數(shù)轉(zhuǎn)換電路，所述模數(shù)轉(zhuǎn)換電路由第一多路選擇器、第一比較器、第一數(shù)字邏輯控制電路和第一計數(shù)器組成；
[0026]所述鋸齒波發(fā)生器的鋸齒波輸出端連接負(fù)反饋電路的輸入端和第一比較器的一個輸入端;所述負(fù)反饋電路的輸出端連接鋸齒波發(fā)生器的斜率調(diào)節(jié)輸入端;外部輸入的參考電壓Vref = 2.5V分別連接負(fù)反饋電路的另一個輸入端和第一多路選擇器的一個輸入端；外部輸入的待測電壓Vin連接第一多路選擇器的另一個輸入端;所述第一多路選擇器的輸出端連接第一比較器的另一個輸入端;所述第一比較器的輸出端連接第一數(shù)字邏輯控制電路的輸入端;外部輸入的鋸齒波周期脈沖數(shù)字信號連接鋸齒波發(fā)生器、負(fù)反饋電路、第一數(shù)字邏輯控制電路和第一計數(shù)器的清零端;所述第一數(shù)字邏輯控制電路的兩個輸出端分別連接第一多路選擇器的選擇信號輸入端和第一計數(shù)器的使能信號輸入端;所述第一計數(shù)器的輸出端連接到系統(tǒng)輸出端，即第一計數(shù)器的輸出端作為轉(zhuǎn)換完成的數(shù)字量進(jìn)入后端的電路；
[0027]所述鋸齒波發(fā)生器的鋸齒波輸出端連接第一比較器的反相輸入端，所述第一多路選擇器的輸出端連接第一比較器的正相輸入端。
[0028]本實施例的高性價比單積分型模數(shù)轉(zhuǎn)換器的設(shè)計原理如圖2所示，在圖2中可以看至IJ，恒流源、電荷存儲模塊和第三比較器組成了圖1中的鋸齒波發(fā)生器，鋸齒波發(fā)生器的斜率調(diào)節(jié)，通過恒流源控制電荷存儲模塊放電的方式實現(xiàn);第二多路選擇器、第二比較器、第二數(shù)字邏輯控制電路、第二計數(shù)器和PWM模塊組成了圖1中的負(fù)反饋電路，負(fù)反饋電路的負(fù)反饋控制方式為PWM脈沖寬度調(diào)制;所述鋸齒波發(fā)生器產(chǎn)生的鋸齒波上升陡峭、下降的斜率由負(fù)反饋電路控制。
[0029 ]所述恒流源的恒流輸出端連接電荷存儲模塊的充放電輸入端;所述電荷存儲模塊的電平輸出端連接第一比較器、第二比較器、第三比較器的反相輸入端;所述第三比較器的正相輸入端連接固定電平Vmax = 3.3V；所述第三比較器的輸出端連接恒流源的一個輸入端;所述第二計數(shù)器的輸出端連接PWM模塊的輸入端;所述PWM模塊的輸出端連接恒流源的另一個輸入端;外部輸入的鋸齒波周期脈沖數(shù)字信號連接恒流源、第一數(shù)字邏輯控制電路、第二數(shù)字邏輯控制電路、第一計數(shù)器、第二計數(shù)器的清零端；
[0030]所述第二多路選擇器的兩個輸入端分別連接外部輸入的參考電壓Vref= 2.5V和0V，所述第二多路選擇器的輸出端連接第二比較器的正相輸入端，所述第二比較器的輸出端連接第二數(shù)字邏輯控制電路的輸入端，所述第二數(shù)字邏輯控制電路的兩個輸出端分別連接第二多路選擇器的選擇輸入端和第二計數(shù)器的使能輸入端。
[0031]結(jié)合圖2和圖3，所述鋸齒波周期脈沖數(shù)字信號是一個由晶振信號分頻得到的周期性脈沖信號，其周期決定鋸齒波的周期；
[0032]所述恒流源在鋸齒波周期脈沖數(shù)字信號到來時開始對電荷存儲模塊充電，充電過程不受PWM控制，充電電流為恒流源所能提供的最大電流，電荷存儲模塊輸出端電壓Vramp快速升高，第三比較器實時比較Vmax與Vramp的大小，當(dāng)Vramp大于或等于Vmax時，令第三比較器輸出的Comp3v3變低，恒流源接收到的Comp3v3信號變低時，停止對電荷存儲模塊充電，并開始進(jìn)行恒流放電；PWM模塊對輸入值與理想值進(jìn)行比較后，輸出PWM信號控制恒流源輸出的電流大小，Vramp以固定斜率緩慢降低;到下一個鋸齒波周期脈沖到來時進(jìn)入下一個周期，重復(fù)上述操作。
[0033]如圖3所示，CapCharge為充放電狀態(tài)信號，CapCharge為高時所述電荷存儲模塊放電，CapCharge為為低時所述電荷存儲模塊充電。
[0034]結(jié)合圖2和圖3，所述第二數(shù)字邏輯控制電路與第二計數(shù)器在鋸齒波周期脈沖數(shù)字信號到來時復(fù)位，第二數(shù)字邏輯控制電路輸出的第二多路選擇器的選擇信號Mux2變?yōu)榈碗娖?，第二多路選擇器選通參考電壓Vref，此時Vref大于Vramp，第二比較器的輸出信號Comp2為高電平，第二數(shù)字邏輯控制電路輸出的第二計數(shù)器的使能信號CountEn2為低電平，第二計數(shù)器不計數(shù)。
[°035] 隨后Vramp快速升高；當(dāng)Vramp升高到2.5V時，Vref與Vramp大小關(guān)系發(fā)生變化，Comp2變?yōu)榈碗娖?然后Vramp繼續(xù)升高，達(dá)到3.3V后開始緩慢降低;直到Vramp下降到2.5V時，Vref與Vramp大小關(guān)系再次發(fā)生變化，Comp2變?yōu)楦唠娖健?br>[0036]如圖4所示，為第一數(shù)字邏輯控制電路與第二數(shù)字邏輯控制電路的內(nèi)部電路圖，信號Comp的上升沿CountEn電平翻轉(zhuǎn)，Mux變?yōu)楦唠娖?所述鋸齒波周期脈沖數(shù)字信號高電平時復(fù)位，CountEn變?yōu)榈碗娖?，Mux變?yōu)榈碗娖?Comp、CountEn、Mux分別對應(yīng)圖2中的第一數(shù)字邏輯控制電路的Comp1、CountEnl、Muxl和第二數(shù)字邏輯控制電路的Comp2、CountEn2、Mux20
[0037]所以，Comp2變高的瞬間(1ns以內(nèi))，所述數(shù)據(jù)選擇器O選通OV，Vramp = 2.5V>0V，Comp2變?yōu)榈碗娖?，CountEn2變?yōu)楦唠娖?，第二計?shù)器開始計數(shù)。
[0038]隨后Vramp繼續(xù)下降，當(dāng)\^1^ = 0￥時，&311^|2變?yōu)楦唠娖剑?]0111^112變?yōu)榈碗娖?，第二計?shù)器停止計數(shù)并將計數(shù)值輸出；隨后Vramp繼續(xù)下降，直到下一個鋸齒波周期脈沖數(shù)字信號到來，系統(tǒng)復(fù)位，進(jìn)入下一個周期。
[0039]所述第一多路選擇器、第一比較器、第一數(shù)字邏輯控制電路和第一計數(shù)器組成的模數(shù)轉(zhuǎn)換電路，基本原理與負(fù)反饋電路相同。
[0040]結(jié)合圖2和圖3，第一數(shù)字邏輯控制電路與第一計數(shù)器在鋸齒波周期脈沖到來時復(fù)位，第一數(shù)字邏輯控制電路輸出的第一多路選擇器的選擇信號Muxl變?yōu)榈碗娖?，第一多路選擇器選通參考電壓Vref，此時Vref大于Vramp，第一比較器的輸出信號Comp I為高電平，第一數(shù)字邏輯控制電路輸出的第一計數(shù)器的使能信號CountEnl為低電平，第一計數(shù)器不計數(shù)。
[0041 ] 隨后Vramp快速升高；當(dāng)Vramp升高到2.5V時，Vref與Vramp大小關(guān)系發(fā)生變化，Compl變?yōu)榈碗娖?然后Vramp繼續(xù)升高，達(dá)到3.3V后開始緩慢降低;直到Vramp下降到2.5V時，Vref與Vramp大小關(guān)系再次發(fā)生變化，Compl變?yōu)楦唠娖?第一數(shù)字邏輯控制電路在信號Comp I的上升沿令CountEn I電平翻轉(zhuǎn)，令Mux I變?yōu)楦唠娖健?br>[0042]所以，Compl變高的瞬間(<10ns)，第一多路選擇器選通待測電壓Vin(本實施例中的模數(shù)轉(zhuǎn)換器量程為(-2.5V，2.5V) )，Vramp = 2.5V>Vin，Compl變?yōu)榈碗娖?，CountEnl變?yōu)楦唠娖剑谝挥嫈?shù)器開始計數(shù)。
[0043]隨后Vramp繼續(xù)下降，當(dāng)Vramp = Vin時，Compl變?yōu)楦唠娖?，CountEnl變?yōu)榈碗娖?，所述第一計?shù)器停止計數(shù)并將計數(shù)值輸出；隨后Vramp繼續(xù)下降，直到下一個鋸齒波周期脈沖數(shù)字信號到來，系統(tǒng)復(fù)位，進(jìn)入下一個周期。
[0044]系統(tǒng)工作時，通過PWM負(fù)反饋調(diào)整鋸齒波Vramp的斜率，使第二計數(shù)器的計數(shù)值等于理想值RefNum;最后通過第一計數(shù)器的計數(shù)值HexOut與公式Vin/(RefNum-HexOut)=Vref/RefNum，可以計算出待測電壓的大小。
[0045]綜上所述，本實用新型的模數(shù)轉(zhuǎn)換器通過數(shù)字邏輯電路的控制，使轉(zhuǎn)換過程中，比較器等中間器件的延時造成的誤差被抵消，進(jìn)而達(dá)到提高性能，降低成本的目的，同時通過數(shù)字電路的設(shè)計，使模擬電路的元器件參數(shù)對系統(tǒng)性能的影響降低，與傳統(tǒng)的積分型模數(shù)轉(zhuǎn)換器相比，更易調(diào)試，節(jié)省了開發(fā)成本，縮短了開發(fā)周期。
[0046]以上所述，僅為本實用新型專利較佳的實施例，但本實用新型專利的保護(hù)范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本實用新型專利所公開的范圍內(nèi)，根據(jù)本實用新型專利的技術(shù)方案及其實用新型構(gòu)思加以等同替換或改變，都屬于本實用新型專利的保護(hù)范圍。
【主權(quán)項】
1.高性價比單積分型模數(shù)轉(zhuǎn)換器，包括鋸齒波發(fā)生器、負(fù)反饋電路和模數(shù)轉(zhuǎn)換電路，所述模數(shù)轉(zhuǎn)換電路由第一多路選擇器、第一比較器、第一數(shù)字邏輯控制電路和第一計數(shù)器組成，其特征在于: 所述鋸齒波發(fā)生器的鋸齒波輸出端連接負(fù)反饋電路的一個輸入端和第一比較器的一個輸入端;所述負(fù)反饋電路的輸出端連接鋸齒波發(fā)生器的斜率調(diào)節(jié)輸入端;外部輸入的參考電壓分別連接負(fù)反饋電路的另一個輸入端和第一多路選擇器的一個輸入端;外部輸入的待測電壓連接第一多路選擇器的另一個輸入端;所述第一多路選擇器的輸出端連接第一比較器的另一個輸入端;所述第一比較器的輸出端連接第一數(shù)字邏輯控制電路的輸入端;夕卜部輸入的鋸齒波周期脈沖數(shù)字信號連接鋸齒波發(fā)生器、負(fù)反饋電路、第一數(shù)字邏輯控制電路和第一計數(shù)器的清零端;所述第一數(shù)字邏輯控制電路的兩個輸出端分別連接第一多路選擇器的選擇信號輸入端和第一計數(shù)器的使能信號輸入端;所述第一計數(shù)器的輸出端連接到系統(tǒng)輸出?而。2.根據(jù)權(quán)利要求1所述的高性價比單積分型模數(shù)轉(zhuǎn)換器，其特征在于:所述鋸齒波發(fā)生器的鋸齒波輸出端連接第一比較器的反相輸入端，所述第一多路選擇器的輸出端連接第一比較器的正相輸入端。3.根據(jù)權(quán)利要求1所述的高性價比單積分型模數(shù)轉(zhuǎn)換器，其特征在于:所述負(fù)反饋電路的負(fù)反饋控制方式為PWM脈沖寬度調(diào)制。4.根據(jù)權(quán)利要求3所述的高性價比單積分型模數(shù)轉(zhuǎn)換器，其特征在于:所述負(fù)反饋電路由第二多路選擇器、第二比較器、第二數(shù)字邏輯控制電路、第二計數(shù)器和PWM模塊組成，所述第二多路選擇器的兩個輸入端分別連接外部輸入的參考電壓和0V，所述第二多路選擇器的輸出端連接第二比較器的正相輸入端，所述鋸齒波發(fā)生器的輸出端連接第二比較器的反相輸入端，所述第二比較器的輸出端連接第二數(shù)字邏輯控制電路的輸入端，所述第二數(shù)字邏輯控制電路的兩個輸出端分別連接第二多路選擇器的選擇輸入端和第二計數(shù)器的使能輸入端，所述第二計數(shù)器的輸出端連接PWM模塊的輸入端，所述PWM模塊的輸出端連接鋸齒波發(fā)生器的斜率調(diào)節(jié)輸入端，外部輸入的鋸齒波周期脈沖數(shù)字信號連接第二數(shù)字邏輯控制電路和第二計數(shù)器的清零端。5.根據(jù)權(quán)利要求1所述的高性價比單積分型模數(shù)轉(zhuǎn)換器，其特征在于:所述鋸齒波發(fā)生器的斜率調(diào)節(jié)，通過恒流源控制電荷存儲模塊放電的方式實現(xiàn)。6.根據(jù)權(quán)利要求5所述的高性價比單積分型模數(shù)轉(zhuǎn)換器，其特征在于:所述鋸齒波發(fā)生器由恒流源、電荷存儲模塊和第三比較器組成，所述恒流源的恒流輸出端連接電荷存儲模塊的充放電輸入端;所述電荷存儲模塊的電平輸出端連接負(fù)反饋電路的一個輸入端，以及第一比較器和第三比較器的反相輸入端;所述第三比較器的正相輸入端連接固定電平;所述第三比較器的輸出端連接恒流源的一個輸入端;所述負(fù)反饋電路的輸出端連接恒流源的另一個輸入端;外部輸入的鋸齒波周期脈沖數(shù)字信號連接恒流源的清零端。
【文檔編號】H03M1/52GK205453666SQ201620181698
【公開日】2016年8月10日
【申請日】2016年3月9日
【發(fā)明人】鐘相燚, 柒拾陸
【申請人】廣州龍之杰科技有限公司