產生鋸齒波信號的綜合控制裝置的制造方法
【專利摘要】一種產生鋸齒波信號的綜合控制裝置,它具有對電路進行控制的FPGA電路；鋸齒波產生電路，該電路的輸入端接FPGA電路的輸出端；控制電路，該電路的輸出端接FPGA電路的輸入端；PCI電路，該電路的輸出端接FPGA電路的輸入端，該裝置設計合理、電路簡單、集成度高、外圍元件少、具有PCI接口便于與外圍設備高速傳輸數據、數據處理速度快、能產生穩(wěn)定信號，可應用于實驗室鋸齒波信號發(fā)生裝置。
【專利說明】
產生鋸齒波信號的綜合控制裝置
技術領域
[0001]本實用新型屬于直接或經頻率變換產生振蕩的設備或裝置技術領域，具體涉及到產生鋸齒波信號的綜合控制裝置。
【背景技術】
[0002]目前，鋸齒波廣泛應用于各種電子設備、儀器儀表中。學生的學習中，也經常要用到鋸齒波，因此，需要產生穩(wěn)定，性能優(yōu)越，調試方便的鋸齒波，學校的電子專業(yè)、測控專業(yè)也開設了相關信號源的專業(yè)課，幫助學生更好的理解鋸齒波。產生鋸齒波信號的實驗平臺也很多，主要存在以下幾種:1.基于單片機的產生鋸齒波信號實驗平臺；2.基于處理器的產生鋸齒波信號實驗平臺；3.基于FPGA的產生鋸齒波信號實驗平臺等。但這些設備存在以下不足:結構尺寸大，攜帶不方便；電路復雜，每一種平臺的功能多，需要元器件較多；設計集成度不夠，一個控制終端可以有多種實現電路，未整合;設計成本較高，浪費設計材料，整合電路成本少于獨立電路成本和；調試不方便，不能在線調試，需要借助其它手段；電路設計不完善，未能設置一些故障電路，考察學生分析能力；未能激發(fā)學生的創(chuàng)新意識、提高學生認識，具有認識的片面性;未能充分鍛煉學生實際動手能力；未能鍛煉學生綜合分析，應用知識的能力。

【發(fā)明內容】

[0003]本實用新型所要解決的技術問題在于克服上述鋸齒波信號發(fā)生平臺的不足，提供一種設計合理、電路簡單、集成度高、外圍元件少、具有PCI接口便于與外圍設備高速傳輸數據、數據處理速度快、能產生穩(wěn)定信號的產生鋸齒波信號的綜合控制裝置。
[0004]解決上述技術問題采用的技術方案是:它具有:對電路進行控制的FPGA電路;鋸齒波產生電路，該電路的輸入端接FPGA電路的輸出端;控制電路，該電路的輸出端接FPGA電路的輸入端;PCI電路，該電路的輸出端接FPGA電路的輸入端。
[0005 ] 本實用新型的FPGA電路為:集成電路U4的119腳?116腳、114腳、113腳、111腳、110腳、106腳、105腳、100腳、97腳、90腳、88腳、86腳、84腳、80腳接PCI電路，集成電路U4的154腳接晶振Yl的4腳，集成電路U4的22腳、25腳、23腳、24腳、27腳、147腳、146腳、29腳、26腳、144腳、33腳、143腳依次接連接器J2的13腳?2腳，集成電路U4的58腳、38腳、39腳、41腳、42腳、44腳、46腳、47腳、50腳、51腳、52腳、54腳?57腳、37腳接控制電路，集成電路U4的4腳?9腳、11腳、13腳?16腳、18腳、20腳、21 腳、214腳、216腳、222腳、223腳、228腳、230腳、234腳?236腳接鋸齒波產生電路，集成電路U4的186腳通過電阻R9接3V電源并接開關SI的一端、203腳通過電阻RlO接3V電源并接開關S2的一端、170腳通過電阻Rll接3V電源并接開關S3的一端，集成電路U4的62腳、121腳、182腳、240腳接Al.2V電源，集成電路U4的60腳、2腳、180腳、123腳、28腳、40腳、76腳、82腳、93腳、99腳、104腳、108腳、148腳、158腳、196腳、201 腳、204腳、211腳、220腳、224腳接1.2V電源，集成電路U4的36腳、53腳、10腳、19腳、219腳、229腳、190腳、207腳、160腳、176腳、129腳、142腳、1I腳、115腳、69腳、77腳、83腳接3V電源，集成電路U4 的 122 腳、124 腳、120腳、I腳、3腳、239 腳、179 腳、181腳、183腳、59腳、61腳、63 腳、227 腳、223腳、112腳、107腳、103腳、102腳、98 腳、89 腳、85腳、81腳、75腳、74腳、71腳、48 腳、45腳、43腳、42 腳、17 腳、12 腳、133 腳、138 腳、145 腳、163 腳、169 腳、172 腳、193 腳、198 腳、202 腳、205腳、206腳、215腳、217腳、221腳接地，晶振Yl的I腳接3V電源、3腳接地，連接器J2的I腳接地，開關SI?開關S3的另一端接地；集成電路U4的型號為EP2C20Q240C6，晶振Yl的型號為JHY50M。
[0006]本實用新型的鋸齒波產生電路為:集成電路U2的13腳?28腳、11腳、12腳、10腳、9腳依次接集成電路U4的4腳?9腳、11腳、13腳?16腳、18腳、20腳、21腳、214腳、216腳、222腳、223腳、228腳、230腳，集成電路U2的6腳通過電阻Rl接15V電源正極并通過電阻R2接15V電源負極、5腳通過電阻R3接15V電源正極并通過電阻R4接15V電源的負極、I腳接連接器Jl的2腳、7腳接15V電源的正極、2腳接5V電源、8腳接15V電源的負極，集成電路U3的5腳?7腳依次接集成電路U4的234腳?236腳、9腳和10腳接連接器Jl的4腳、11腳接集成電路U3的13腳、16腳和3腳接5V電源的正極、8腳和I腳接5V電源的負極、12腳和2腳接地，連接器JI的I腳、3腳、5腳、接地;集成電路U2的型號為DAC707JP、集成電路U3的型號為DAC56U。
[0007]由于本實用新型采用當按下開關SI，開關S2和開關S3斷開，控制電路產生鋸齒波信號；當按下開關S2，開關SI和開關S3斷開，PCI電路產生鋸齒波信號；當按下開關S3，開關SI和開關S2斷開，FPGA電路產生鋸齒波信號，本裝置電路簡單、外圍元器件少、集成度高、將不同的平臺整合在一起、配套調整方便，電路采用多種控制手段，方便、快捷，實驗功能性強，設計靈活可引導學生發(fā)散思維，具有PCI接口便于與外圍設備高速傳輸數據、數據處理速度快、能產生穩(wěn)定信號，可應用于實驗室鋸齒波產生裝置。
【附圖說明】
[0008]圖1是本實用新型電氣原理方框圖。
[0009]圖2是圖1中FPGA電路的電子線路原理圖。
[0010]圖3是圖1中PCI電路的電子線路原理圖。
[0011]圖4是圖1中鋸齒波產生電路和控制電路的電子線路原理圖。
【具體實施方式】
[0012]下面結合附圖和實施例對本實用新型做進一步詳細說明，但本實用新型不限于這些實施例。
[0013]實施例1
[0014]在圖1中，本實用新型產生鋸齒波信號的綜合控制裝置由FPGA電路、PCI電路、鋸齒波產生電路、控制電路連接構成，FPGA電路的輸出端接鋸齒波產生電路的輸入端，控制電路的輸出端接FPGA電路的輸入端，PCI電路的輸出端接FPGA電路的輸入端。
[0015]在圖2中，本實施例的FPGA電路由集成電路U4、電阻R9?電阻R11、開關SI?開關S3、晶振Y1、連接器J2連接構成，集成電路U4的型號為EP2C20Q240C6，晶振Yl的型號為JHY50M ο 集成電路U4 的 119腳?116腳、114腳、113腳、111 腳、110腳、106腳、105腳、100腳、97腳、90腳、88腳、86腳、84腳、80腳接PCI電路，集成電路U4的154腳接晶振YI的4腳，集成電路U4的22腳、25腳、23腳、24腳、27腳、147腳、146腳、29腳、26腳、144腳、33腳、143腳依次接連接器J2的13腳?2腳，集成電路U4的58腳、38腳、39腳、41腳、42腳、44腳、46腳、47腳、50腳、51腳、52腳、54腳?57腳、37腳接控制電路，集成電路U4的4腳?9腳、11腳、13腳?16腳、18腳、20腳、21腳、214腳、216腳、222腳、223腳、228腳、230腳、234腳?236腳接鋸齒波產生電路，集成電路U4的186腳通過電阻R9接3V電源并接開關SI的一端、203腳通過電阻RlO接3V電源并接開關S2的一端、170腳通過電阻Rll接3V電源并接開關S3的一端，集成電路U4的62腳、121腳、182腳、240腳接Al.2V電源，集成電路U4的60腳、2腳、180腳、123腳、28腳、40腳、76腳、82腳、93腳、99腳、104腳、108腳、148腳、158腳、196腳、201腳、204腳、211腳、220腳、224腳接1.2V電源，集成電路U4的36腳、53腳、10腳、19腳、219腳、229腳、190腳、207腳、160腳、176腳、129腳、142腳、101腳、115腳、69腳、77腳、83腳接3V電源，集成電路U4的122腳、124腳、120腳、I 腳、3 腳、239腳、179 腳、181 腳、183 腳、59 腳、61 腳、63 腳、227 腳、223 腳、112 腳、107 腳、103 腳、102腳、98腳、89腳、85腳、81腳、75腳、74腳、71腳、48腳、45腳、43腳、42腳、17腳、12腳、133腳、138 腳、145 腳、163 腳、169 腳、172 腳、193 腳、198 腳、202 腳、205腳、206腳、215 腳、217 腳、221 腳接地，晶振Yl的I腳接3V電源、3腳接地，連接器J2的I腳接地，開關SI?開關S3的另一端接地。
[0016]在圖3中，本實施例的PCI電路由集成電路U5、集成電路U6、電阻R5?電阻R8、電容C1、電容C2、連接器J3、晶振Y2連接構成，集成電路U5的型號為CH3 52L、集成電路U6的型號為AT24C02。集成電路U5的83腳?90腳、93腳?96腳、5腳?8腳、17腳?22腳、30腳、31腳、33腳?40腳、92腳和91腳、9腳、16腳、32腳、15腳、12腳?14腳、82腳、81腳依次接連接器J3的66腳、65腳、31腳、64腳、30腳?23腳、56腳、22腳、55腳、46腳、45腳、11腳、44腳、10腳、9腳、42腳、8腳、41腳、6腳、39腳、5腳、38腳、4腳、37腳、3腳、2腳、61腳、21腳、12腳、7腳、13腳、53腳、50腳、16腳、19腳、58腳，集成電路U5的10腳通過電阻R5接3V電源并接連接器J3的54腳，集成電路U5的63腳、?70腳、62腳?56腳、79腳、80腳依次接集成電路U4的119腳?116腳、114腳、113腳、111腳、110腳、106腳、105腳、100腳、97腳、90腳、88腳、86腳、84腳、80腳，集成電路U5的55腳接晶振Y2的一端并接電容Cl的一端、54腳接晶振Y2的另一端并接電容C2的一端、11腳通過電阻R7接3V電源并接集成電路U6的5腳、71腳通過電阻R8接地并接集成電路U6的6腳，集成電路U5的23腳、77腳、78腳、97腳、98腳接3V電源，集成電路U5的73腳、53腳、28腳、24腳、4腳、3腳接地，集成電路U6的8腳接3V電源、7腳和4腳?I腳接地，電容Cl、電容C2的另一端接地，連接器J3的15腳通過電阻R6接3V電源、36腳接連接器J3的43腳、17腳和51腳接3V電源、I腳、34腳、35腳、68腳接地ο
[0017]在圖4中，本實施例的控制電路由集成電路Ul構成，集成電路Ul的型號為C8051F230。集成電路Ul的33腳?40腳、45腳?48腳、I腳?4腳依次接集成電路U4的58腳、38腳、39腳、41腳、42腳、44腳、46腳、47腳、50腳、51腳、52腳、54腳?57腳、37腳，集成電路Ul的12腳和11腳以及31腳接3V電源、13腳、32腳、8驕傲、5腳、6腳接地。
[0018]在圖4中，本實施例的鋸齒波產生電路由集成電路U2、集成電路U3、電阻Rl?電阻R4、連接器Jl連接構成，集成電路U2的型號為DAC707JP、集成電路U3的型號為DAC56U。集成電路U2的13腳?28腳、11腳、12腳、10腳、9腳依次接集成電路U4的4腳?9腳、11腳、13腳?16腳、18腳、20腳、21腳、214腳、216腳、222腳、223腳、228腳、230腳，集成電路U2的6腳通過電阻Rl接15V電源正極并通過電阻R2接15V電源負極、5腳通過電阻R3接15V電源正極并通過電阻R4接15V電源的負極、I腳接連接器JI的2腳、7腳接15V電源的正極、2腳接5V電源、8腳接15V電源的負極，集成電路U3的5腳?7腳依次接集成電路U4的234腳?236腳、9腳和1腳接連接器Jl的4腳、11腳接集成電路U3的13腳、16腳和3腳接5V電源的正極、8腳和I腳接5V電源的負極、12腳和2腳接地，連接器Jl的I腳、3腳、5腳、接地。
[0019]本實用新型的工作原理如下:
[0020]系統(tǒng)上電，電路開始初始化工作。當按下開關SI，開關S2和開關S3斷開，控制電路工作。此時，是用控制電路產生鋸齒波信號。鋸齒波數據信號從集成電路Ul的33腳?40腳、45腳?48腳、I腳?4腳輸出，輸入到集成電路U4，集成電路U4接收鋸齒波數據，并啟動模數轉換的控制邏輯，將數據輸出到集成電路U2的13腳?28腳，經集成電路U 2內部處理，從連接器Jl的2腳輸出鋸齒波信號;或將數據輸出到集成電路U3的5腳?7腳，經集成電路U3內部處理，從連接器Jl的4腳輸出鋸齒波信號。
[0021]當按下開關S2，開關SI和開關S3斷開，PCI電路工作。此時是用PCI電路產生鋸齒波信號。鋸齒波數據信號從連接器J3輸入，由連接器J3的66腳、65腳、31腳、64腳、30腳?23腳、56腳、22腳、55腳、46腳、45腳、11腳、44腳、1腳、9腳、42腳、8腳、41腳、6腳、39腳、5腳、38腳、4腳、37腳、3腳、2腳、61腳、21腳、12腳、7腳、13腳、53腳、50腳、16腳、19腳、58腳、54腳輸出，輸入到集成電路U5，經集成電路U5內部處理，從集成電路U5的63腳?70腳輸入到集成電路U4，經集成電路U4內部處理，將數據輸出到集成電路U2的13腳?28腳，經集成電路U2內部處理，從連接器JI的2腳輸出鋸齒波信號;或將數據輸出到集成電路U3的5腳?7腳，經集成電路U3內部處理，從連接器Jl的4腳輸出鋸齒波信號。
[0022]當按下開關S3，開關SI和開關S2斷開，FPGA電路工作。此時，是用FPGA電路產生鋸齒波信號。由集成電路U4內部產生的鋸齒波控制邏輯，把鋸齒波數據輸出到集成電路U2的13腳?28腳，經集成電路U2內部處理，從連接器Jl的2腳輸出鋸齒波信號;或將數據輸出到集成電路U3的5腳?7腳，經集成電路U3內部處理，從連接器JI的4腳輸出鋸齒波信號。
【主權項】
1.一種產生鋸齒波信號的綜合控制裝置，其特征在于它具有: 對電路進行控制的FPGA電路； 鋸齒波產生電路，該電路的輸入端接FPGA電路的輸出端； 控制電路，該電路的輸出端接FPGA電路的輸入端； PCI電路，該電路的輸出端接FPGA電路的輸入端。2.根據權利要求1所述的產生鋸齒波信號的綜合控制裝置，其特征在于所述的FPGA電路為:集成電路U4的119腳?116腳、114腳、113腳、111腳、110腳、106腳、105腳、100腳、97腳、90腳、88腳、86腳、84腳、80腳接PCI電路，集成電路U4的154腳接晶振Yl的4腳，集成電路U4的22腳、25腳、23腳、24腳、27腳、147腳、146腳、29腳、26腳、144腳、33腳、143腳依次接連接器J2的13腳?2腳，集成電路U4的58腳、38腳、39腳、41腳、42腳、44腳、46腳、47腳、50腳、51腳、52腳、54腳?57腳、37腳接控制電路，集成電路U4的4腳?9腳、11腳、13腳?16腳、18腳、20腳、21腳、214腳、216腳、222腳、223腳、228腳、230腳、234腳?236腳接鋸齒波產生電路，集成電路U4的186腳通過電阻R9接3V電源并接開關SI的一端、203腳通過電阻RlO接3V電源并接開關S2的一端、170腳通過電阻Rll接3V電源并接開關S3的一端，集成電路U4的62腳、121腳、182腳、240腳接Al.2V電源，集成電路U4的60腳、2腳、180腳、123腳、28腳、40腳、76腳、82腳、93腳、99腳、104腳、108腳、148腳、158腳、196腳、201腳、204腳、211腳、220腳、224腳接I.2V電源，集成電路U4的36腳、53腳、10腳、19腳、219腳、229腳、190腳、207腳、160腳、176腳、129腳、142腳、1I腳、115腳、69腳、77腳、83腳接3V電源，集成電路U4的122腳、124腳、120腳、I腳、3腳、239 腳、179 腳、181 腳、183腳、59腳、61 腳、63腳、227腳、223腳、112 腳、107腳、103 腳、102腳、98 腳、89腳、85腳、81 腳、75腳、74 腳、71 腳、48 腳、45 腳、43 腳、42 腳、17腳、12 腳、133腳、138腳、145 腳、163 腳、169 腳、172 腳、193 腳、198 腳、202腳、205 腳、206 腳、215 腳、217 腳、221 腳接地，晶振Yl的I腳接3V電源、3腳接地，連接器J2的I腳接地，開關SI?開關S3的另一端接地；集成電路U4的型號為EP2C20Q240C6，晶振Yl的型號為JHY50M。3.根據權利要求1所述的產生鋸齒波信號的綜合控制裝置，其特征在于所述的鋸齒波產生電路為:集成電路U2的13腳?28腳、11腳、12腳、1腳、9腳依次接集成電路U4的4腳?9腳、11腳、13腳?16腳、18腳、20腳、21腳、214腳、216腳、222腳、223腳、228腳、230腳，集成電路U2的6腳通過電阻Rl接15V電源正極并通過電阻R2接15V電源負極、5腳通過電阻R3接15V電源正極并通過電阻R4接15V電源的負極、I腳接連接器JI的2腳、7腳接15V電源的正極、2腳接5V電源、8腳接15V電源的負極，集成電路U3的5腳?7腳依次接集成電路U4的234腳?236腳、9腳和10腳接連接器Jl的4腳、11腳接集成電路U3的13腳、16腳和3腳接5V電源的正極、8腳和I腳接5V電源的負極、12腳和2腳接地，連接器Jl的I腳、3腳、5腳、接地;集成電路U2的型號為DAC707JP、集成電路U3的型號為DAC56U。
【文檔編號】H03K4/08GK205596082SQ201620300265
【公開日】2016年9月21日
【申請日】2016年4月12日
【發(fā)明人】王彥軍, 劉建勃, 張涵
【申請人】榆林學院