專利名稱：復(fù)位總線及接口裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及通訊領(lǐng)域，尤其涉及通訊領(lǐng)域中的通訊設(shè)備復(fù)位系統(tǒng)。
目前，通訊設(shè)備在很多領(lǐng)域中都得到了廣泛應(yīng)用。同時，對于通訊設(shè)備的可靠性要求也越來越高，而通訊設(shè)備部分工作單元失效是造成通訊設(shè)備工作不可靠的重要原因，對于通訊設(shè)備的部分工作單元失效，一般做法是通過對該失效的工作單元進(jìn)行復(fù)位，使其重新恢復(fù)正常工作，從而大幅度提高設(shè)備和系統(tǒng)的整體可靠性。一般情況下通訊設(shè)備由一個主控制單元和至少一個子單元組成，主控制單元對各個子單元分別獨(dú)立地傳送多個等級的復(fù)位信號，如果主控制單元檢查到某個子單元工作失效，便向該失效子單元發(fā)送復(fù)位電平信號，使其重新開始工作，這種直接進(jìn)行電平復(fù)位的方式，主控制單元向各個子單元傳送的復(fù)位信號是通過各個獨(dú)立的引線來完成的，這種做法的缺點(diǎn)是主控制單元到各個子單元之間引線繁多、結(jié)構(gòu)復(fù)雜；而且由于復(fù)位信號使用電平信號來表示，使得復(fù)位信號的抗干擾能力差；因?yàn)閺?fù)位信號只使用“復(fù)位”和“不復(fù)位”兩種狀態(tài)，當(dāng)主控制單元電源上電和掉電或者主控制單元發(fā)生誤動作時，容易誤發(fā)送復(fù)位信號，造成系統(tǒng)紊亂。
本發(fā)明的目的是提供一種能夠簡化設(shè)計(jì)、提高可靠性及抗干擾能力的復(fù)位總線及接口裝置，從而克服現(xiàn)有通訊設(shè)備中的復(fù)位系統(tǒng)引線繁多、抗干擾能力差、容易誤發(fā)信號的缺點(diǎn)。
為了實(shí)現(xiàn)上述目的，本發(fā)明構(gòu)造了一種復(fù)位信號等級為一級的復(fù)位總線及接口裝置，該裝置包括主控制單元，其特征在于，還包括1)復(fù)位數(shù)據(jù)線；2)復(fù)位時鐘線；3)N個具有相同結(jié)構(gòu)的子單元，即第一子單元、第二子單元、……、第N子單元，所述的N個子單元與復(fù)位總線的連接方式相同；
所述的主控制單元通過所述復(fù)位數(shù)據(jù)線和所述復(fù)位時鐘線分別與所述N個子單元相連；每個子單元包括復(fù)位接收處理接口以及CPU和其他業(yè)務(wù)單元；所述的復(fù)位接收處理接口包括第一移位寄存器、單元編碼器、比較器、單穩(wěn)電路；第一移位寄存器的數(shù)據(jù)輸入端連接到復(fù)位數(shù)據(jù)線，時鐘接收輸入端連接到復(fù)位時鐘線，高位輸出到比較器的第二輸入端；單元編碼器的輸出連接到比較器的第一輸入端；比較器的輸出連接到單穩(wěn)電路的輸入端；單穩(wěn)電路的輸出端連接到CPU和其他業(yè)務(wù)單元，完成對CPU和其他業(yè)務(wù)單元的復(fù)位操作。
本發(fā)明還構(gòu)造了一種復(fù)位信號等級為二級的復(fù)位總線及接口裝置，一種復(fù)位總線及接口裝置，其特征在于，在復(fù)位信號等級為一級的復(fù)位總線及接口裝置的基礎(chǔ)上，還包括第二移位寄存器和復(fù)位產(chǎn)生電路；第一移位寄存器的最低位輸出到所述的第二移位寄存器的數(shù)據(jù)輸入端；所述的第二移位寄存器的時鐘輸入端連接到所述的復(fù)位時鐘線，數(shù)據(jù)輸出端連接到所述的復(fù)位產(chǎn)生電路的第二輸入端；所述的單穩(wěn)電路的輸出端連接到所述的復(fù)位產(chǎn)生電路的第一輸入端；所述的復(fù)位產(chǎn)生電路的復(fù)位信號輸出連接到所述的CPU和其他業(yè)務(wù)單元，完成對所述的CPU和其他業(yè)務(wù)單元的復(fù)位操作。
本發(fā)明通過總線方式從主控制單元向各子單元提供復(fù)位信息，減少了主控制單元到各子單元的復(fù)位信號線；而且通過對復(fù)位信息的編碼，提高了復(fù)位信息的容錯能力。這樣外界干擾、主控制單元上下電以及主控制單元軟件故障等原因造成的總線干擾就不會造成子單元的錯誤復(fù)位，從而克服了現(xiàn)有技術(shù)中的引線多、抗干擾能力差，容易誤發(fā)信號等缺點(diǎn)，簡化了結(jié)構(gòu)，并且提高了系統(tǒng)的可靠性。
下面結(jié)合附圖對本發(fā)明作進(jìn)一步說明

圖1是現(xiàn)有技術(shù)中復(fù)位裝置的原理框圖；圖2是本發(fā)明所述復(fù)位等級信號為一級的裝置原理圖；圖3是本發(fā)明所述復(fù)位等級信號為二級的裝置原理圖；圖4是作為本發(fā)明實(shí)施例的一種傳輸設(shè)備的示意圖。
在圖1所示的現(xiàn)有技術(shù)的原理框圖中，包括主控制單元、第一子單元、第二子單元和第N子單元。主控制單元同第一子單元的CPU和其他業(yè)務(wù)單元有獨(dú)立的電路連接，主控制單元對第一子單元的CPU和其他業(yè)務(wù)單元直接發(fā)送復(fù)位信號。主控制單元同第二子單元的CPU和其他業(yè)務(wù)單元有獨(dú)立的電路連接，主控制單元對第二子單元的CPU和其他業(yè)務(wù)單元直接發(fā)送復(fù)位信號。……。主控制單元同第N子單元的CPU和其他業(yè)務(wù)單元有獨(dú)立的電路連接，主控制單元對第N子單元的CPU和其他業(yè)務(wù)單元直接發(fā)送復(fù)位信號，這種做法存在著從主控制單元到各個子單元之間引線繁多、結(jié)構(gòu)復(fù)雜的缺點(diǎn)；而且由于復(fù)位信號是使用電平信號來表示的，從而使得復(fù)位信號的抗干擾能力差；因?yàn)閺?fù)位信號只使用“復(fù)位”和“不復(fù)位”兩種狀態(tài)，當(dāng)主控制單元電源上電和掉電或者主控制單元發(fā)生誤動作時，容易誤發(fā)送復(fù)位信號，造成設(shè)備系統(tǒng)失效。
因?yàn)樵趶?fù)位總線及接口裝置里，主控制單元對各個子單元所傳送的復(fù)位信號根據(jù)需要可以有兩種選擇，或者是一級復(fù)位信號，或者是二級復(fù)位信號，一級復(fù)位信號和二級復(fù)位信號分別進(jìn)行系統(tǒng)的一級復(fù)位和二級復(fù)位。兩種復(fù)位信號所需要的裝置結(jié)構(gòu)是有差別的，為了滿足實(shí)際應(yīng)用的需要，本發(fā)明分別提出了分別如圖2和圖3所示兩種結(jié)構(gòu)。
圖2所示的結(jié)構(gòu)是本發(fā)明所構(gòu)造的復(fù)位等級信號為一級的裝置原理圖，包括主控制單元、第一子單元、第二子單元、…、第N子單元、復(fù)位數(shù)據(jù)線和復(fù)位時鐘線。N個子單元的結(jié)構(gòu)相同，與復(fù)位數(shù)據(jù)線和復(fù)位時鐘線的連接關(guān)系也相同，下面以第一子單元為例進(jìn)行說明復(fù)位數(shù)據(jù)線上的數(shù)據(jù)信號從主控制單元發(fā)出，在第一子單元處接收。復(fù)位時鐘線上的時鐘信號從主控制單元發(fā)出，在第一子單元處接收。主控制單元發(fā)送的復(fù)位數(shù)據(jù)線上的數(shù)據(jù)信號和復(fù)位時鐘線上的時鐘信號需要配合，復(fù)位數(shù)據(jù)線上的數(shù)據(jù)信號在復(fù)位時鐘線上的時鐘信號的下降邊沿發(fā)出，在第一子單元處利用復(fù)位時鐘線上的時鐘信號的上升邊沿采樣復(fù)位數(shù)據(jù)線上的數(shù)據(jù)信號作為接收；主控制單元發(fā)送的復(fù)位數(shù)據(jù)線上的數(shù)據(jù)信號和復(fù)位時鐘線上的時鐘信號的配合關(guān)系還可以是，復(fù)位數(shù)據(jù)線上的數(shù)據(jù)信號在復(fù)位時鐘線上的時鐘信號的上升邊沿發(fā)出，在第一子單元處利用復(fù)位時鐘線上的時鐘信號的下降邊沿采樣復(fù)位數(shù)據(jù)線上的數(shù)據(jù)信號作為接收。第一子單元包括復(fù)位接收處理接口和CPU和其他業(yè)務(wù)單元。復(fù)位接收處理接口中包括第一移位寄存器、單元編碼器、比較器、單穩(wěn)電路。第一移位寄存器將復(fù)位總線上的串行數(shù)據(jù)轉(zhuǎn)換為子單元所需要的并行數(shù)據(jù)，第一移位寄存器的時鐘接收輸入端與復(fù)位時鐘線連接，高位輸出到比較器的第二輸入端。單元編碼器是第一子單元的編碼標(biāo)識，其編碼在各個子單元是唯一的，單元編碼器的輸出連接到比較器的第一輸入端，單元編碼器的編碼方式一般有以下幾種1、由一組撥碼開關(guān)通過撥碼進(jìn)行編碼；2、由只讀存儲器(ROM)預(yù)置編碼；3、通過CPU和其他業(yè)務(wù)單元設(shè)置存儲器(RAM)給出編碼；4、通過CPU和其他業(yè)務(wù)單元設(shè)置寄存器給出編碼。比較器的輸出連接到單穩(wěn)電路的輸入端，當(dāng)單元編碼器的輸出與第一移位寄存器的輸出匹配(相同)時，比較器輸出高電平，其他時期比較器輸出低電平。單穩(wěn)電路根據(jù)輸入信號的上升沿或下降沿產(chǎn)生一個固定時間寬度的脈沖，將信號發(fā)送至CPU和其他業(yè)務(wù)單元中。
圖3所示的結(jié)構(gòu)是本發(fā)明所構(gòu)造的復(fù)位等級信號為二級的裝置原理圖，在圖所示的結(jié)構(gòu)的基礎(chǔ)上增加了第二移位寄存器和復(fù)位產(chǎn)生電路。第一移位寄存器和第二移位寄存器將復(fù)位總線上的串行數(shù)據(jù)轉(zhuǎn)換為子單元所需要的并行數(shù)據(jù)，第一移位寄存器的時鐘接收輸入端與復(fù)位時鐘線連接，高位輸出到比較器的第二輸入端，最低位輸出到第二移位寄存器的數(shù)據(jù)輸入端；第二移位寄存器的時鐘輸入端連接到復(fù)位時鐘線，數(shù)據(jù)輸出輸出到復(fù)位產(chǎn)生電路的第二輸入端。單元編碼器是第一子單元的編碼標(biāo)識，其編碼在各個子單元是唯一的，單元編碼器的輸出連接到比較器的第一輸入端。比較器的輸出連接到單穩(wěn)電路的輸入端，當(dāng)單元編碼器的輸出與第一移位寄存器的輸出匹配(相同)時，比較器輸出高電平，其他時期比較器輸出低電平。單穩(wěn)電路根據(jù)輸入信號的上升沿或下降沿產(chǎn)生一個固定時間寬度的脈沖。復(fù)位產(chǎn)生電路用于產(chǎn)生復(fù)位信號，發(fā)送給CPU和其他業(yè)務(wù)單元，其邏輯是，當(dāng)復(fù)位產(chǎn)生電路第一輸入端為低電平時，復(fù)位產(chǎn)生電路的復(fù)位輸出為非復(fù)位狀態(tài)；當(dāng)復(fù)位產(chǎn)生電路第一輸入端為高電平時，復(fù)位產(chǎn)生電路的復(fù)位輸出為復(fù)位產(chǎn)生電路第二輸入端的值。
圖4所述的傳輸設(shè)備包括網(wǎng)元控制板、2M電接口板A、2M電接口板B、2.5G光接口板A、交叉時鐘板A、交叉時鐘板B、2.5G光接口板B、2M電接口板C、2M電接口板D、復(fù)位數(shù)據(jù)線和復(fù)位時鐘線，其中，網(wǎng)元控制板相當(dāng)于上述原理圖中的主控制單元，其他業(yè)務(wù)板相當(dāng)于上述的各個子單元。2M電接口板A有一個槽位編碼輸入，槽位編碼為2；2M電接口板B有一個槽位編碼輸入，槽位編碼為3；2.5G光接口板A有一個槽位編碼輸入，槽位編碼為4；交叉時鐘板A有一個槽位編碼輸入，槽位編碼為5；交叉時鐘板B有一個槽位編碼輸入，槽位編碼為6；2.5G光接口板B有一個槽位編碼輸入，槽位編碼為7；2M電接口板C有一個槽位編碼輸入，槽位編碼為8；2M電接口板D有一個槽位編碼輸入，槽位編碼為9。網(wǎng)元控制板輸出復(fù)位數(shù)據(jù)和復(fù)位時鐘，通過總線方式的電路連接方式連接到2M電接口板A、2M電接口板B、2.5G光接口板A、交叉時鐘板A、交叉時鐘板B、2.5G光接口板B、2M電接口板C和2M電接口板D。網(wǎng)元控制板的復(fù)位數(shù)據(jù)在復(fù)位時鐘的下降邊沿輸出，2M電接口板A、2M電接口板B、2.5G光接口板A、交叉時鐘板A、交叉時鐘板B、2.5G光接口板B、2M電接口板C和2M電接口板D在復(fù)位時鐘的上升邊沿采集數(shù)據(jù)。復(fù)位信號編碼是由10比特的復(fù)位編碼和1比特復(fù)位等級組成，1比特復(fù)位等級為0表示低級復(fù)位，復(fù)位等級為1表示高級復(fù)位，8比特的復(fù)位編碼定義如下1010011011 復(fù)位編碼是指示2M電接口板A；1010010111 復(fù)位編碼是指示2M電接口板B；1001101011 復(fù)位編碼是指示2.5G光接口板A；1001100111 復(fù)位編碼是指示交叉時鐘板A；1001011011 復(fù)位編碼是指示交叉時鐘板B；1001010111 復(fù)位編碼是指示2.5G光接口板B；0110101011 復(fù)位編碼是指示2M電接口板C；0110100111 復(fù)位編碼是指示2M電接口板D。當(dāng)網(wǎng)元控制板發(fā)出以下復(fù)位信號為有效信號，其他為空閑信號，有效復(fù)位信號如下10100110110 指示2M電接口板A低級復(fù)位；10100110111 指示2M電接口板A高級復(fù)位；10100101110 指示2M電接口板B低級復(fù)位；10100101111 指示2M電接口板B高級復(fù)位；10011010110 指示2.5G光接口板A低級復(fù)位；10011010111 指示2.5G光接口板A高級復(fù)位；10011001110 指示交叉時鐘板A低級復(fù)位；10011001111 指示交叉時鐘板A高級復(fù)位；10010110110 指示交叉時鐘板B低級復(fù)位；
10010110111 指示交叉時鐘板B高級復(fù)位；10010101110 指示2.5G光接口板B低級復(fù)位；10010101111 指示2.5G光接口板B高級復(fù)位；01101010110 指示2M電接口板C低級復(fù)位；01101010111 指示2M電接口板C高級復(fù)位；01101001110 指示2M電接口板D低級復(fù)位；01101001111 指示2M電接口板D高級復(fù)位。
本發(fā)明所構(gòu)造的復(fù)位總線及接口裝置不僅可應(yīng)用于通訊領(lǐng)域，而且還可以廣泛地應(yīng)用于計(jì)算機(jī)和其他領(lǐng)域中。
權(quán)利要求
1.一種復(fù)位總線及接口裝置，包括主控制單元，其特征在于，還包括1)復(fù)位數(shù)據(jù)線；2)復(fù)位時鐘線；3)N個具有相同結(jié)構(gòu)的子單元，即第一子單元、第二子單元、……、第N子單元，所述的N個子單元與復(fù)位總線的連接方式相同；所述的主控制單元通過所述復(fù)位數(shù)據(jù)線和所述復(fù)位時鐘線分別與所述N個子單元相連；每個子單元包括復(fù)位接收處理接口以及CPU和其他業(yè)務(wù)單元；所述的復(fù)位接收處理接口包括第一移位寄存器、單元編碼器、比較器、單穩(wěn)電路；所述第一移位寄存器的數(shù)據(jù)輸入端連接到所述復(fù)位數(shù)據(jù)線，時鐘接收輸入端連接到所述復(fù)位時鐘線，高位輸出到所述比較器的第二輸入端；所述單元編碼器的輸出連接到所述比較器的第一輸入端；所述比較器的輸出連接到所述單穩(wěn)電路的輸入端；所述單穩(wěn)電路的輸出端連接到所述的CPU和其他業(yè)務(wù)單元，完成對所述CPU和其他業(yè)務(wù)單元的復(fù)位操作。
2.根據(jù)權(quán)利要求1所述的復(fù)位總線及接口裝置，其特征在于，還包括第二移位寄存器和復(fù)位產(chǎn)生電路；所述第一移位寄存器的最低位輸出到所述的第二移位寄存器的數(shù)據(jù)輸入端；所述的第二移位寄存器的時鐘輸入端連接到所述的復(fù)位時鐘線，數(shù)據(jù)輸出端連接到所述的復(fù)位產(chǎn)生電路的第二輸入端；所述的復(fù)位產(chǎn)生電路的第一輸入端連接到所述的單穩(wěn)電路的輸出端，復(fù)位信號輸出端連接到所述的CPU和其他業(yè)務(wù)單元，完成對所述CPU和其他業(yè)務(wù)單元的復(fù)位操作。
3.根據(jù)權(quán)利要求1或2所述的復(fù)位總線及接口裝置，其特征在于，所述的單元編碼器的編碼方式為1)撥碼開關(guān)的撥碼編碼方式；2)只讀存儲器的預(yù)置編碼方式；3)CPU和其他業(yè)務(wù)單元設(shè)置存儲器的編碼方式；4)CPU和其他業(yè)務(wù)單元設(shè)置寄存器的編碼方式。
4.根據(jù)權(quán)利要求1或2所述的復(fù)位總線及接口裝置，其特征在于，所述的單穩(wěn)電路根據(jù)輸入信號的上升沿或下降沿產(chǎn)生的脈沖為固定時間寬度。
全文摘要
本發(fā)明公開了一種通訊領(lǐng)域中的復(fù)位總線及接口裝置,包括主控制單元、復(fù)位數(shù)據(jù)線和復(fù)位時鐘線等幾部分,還包括N個具有相同結(jié)構(gòu)的子單元,該N個子單元與復(fù)位總線的連接方式相同;主控制單元發(fā)送復(fù)位信息至復(fù)位數(shù)據(jù)線和復(fù)位時鐘線,復(fù)位數(shù)據(jù)線和復(fù)位時鐘線將該復(fù)位信息送至子單元中的復(fù)位接收處理接口;從而克服了現(xiàn)有技術(shù)中引線多、抗干擾能力差,容易誤發(fā)信號的缺點(diǎn),簡化了結(jié)構(gòu),并且提高了系統(tǒng)的可靠性。
文檔編號H04B1/74GK1360401SQ0012793
公開日2002年7月24日 申請日期2000年12月19日 優(yōu)先權(quán)日2000年12月19日
發(fā)明者陳偉 申請人:深圳市中興通訊股份有限公司