專利名稱：數(shù)字化多通道失真自適應(yīng)接收機的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種通信領(lǐng)域中的數(shù)字化多通道失真自適應(yīng)接收機，特別適用于對流層散射通信中作四相相移鍵控(QPSK)或二相相移鍵控(BPSK)失真自適應(yīng)接收機。
目前散射通信設(shè)備中，八重分集失真自適應(yīng)接收機要達到最佳接收效果，在接收端必須獲得相干參考，在散射信道這種多徑時變信道中，獲得較準(zhǔn)確的相干參考的一種有效辦法是采用逆調(diào)制的辦法，但是逆調(diào)后的信號由于受信道衰落特性的影響，其信噪比往往較低，還需進一步過濾才能使用，由于逆調(diào)后的信號在一段時間內(nèi)呈現(xiàn)周期性，故對其濾波時常采用梳狀濾波器過濾，這就是獲得相干參考的完整過程。這樣梳狀濾波器成為失真自適應(yīng)接收機中的關(guān)鍵部件，它的存在不僅完成對寬帶相干參考進行提純的功能，而且還使隱分集成為可能，并且使分集的合并方式成為最大比值合并。實現(xiàn)梳狀濾波器，通常采用聲表面波梳狀濾波器、分立晶體梳狀濾波器(即每個晶體濾波器相當(dāng)于梳狀濾波器的一個梳齒)等形式。對于采用聲表面波器件的梳狀濾波器，由于其中的聲表面波器件都是聲表面波延遲線，其延遲時間的準(zhǔn)確度直接影響到各梳齒中心頻率的準(zhǔn)確度，由于要求梳狀濾波器的梳齒中心頻率間隔精度優(yōu)于5ppm，因而延遲線也應(yīng)達此精度，延遲線的帶寬又影響到各梳齒幅頻特性和相頻特性的一致性，所以制作高精度、高穩(wěn)定性的寬帶聲表面波延遲線成為實現(xiàn)這類梳狀濾波器的關(guān)鍵。我國由于加工和制作高精度、高穩(wěn)定性聲表面波延遲線的技術(shù)和工藝水平落后，難以制造出性能符合要求的器件。再者，由于聲表面波器件的插損較大，需用放大器對其輸出進行補償，增加了電路的復(fù)雜性，導(dǎo)致其穩(wěn)定性變差，容易自激振蕩。對于分立梳齒的梳狀濾波器，由于很難做到各梳齒的幅頻特性、相頻特性、溫度特性一致，往往需要在每個分立濾波器的輸出端外加補償和校正電路，從而使整個濾波器的組成復(fù)雜化，且調(diào)整困難，最終導(dǎo)致濾波器輸出的周期信號產(chǎn)生不同程度的幅度和相位失真。這些梳狀濾波器還有一個缺點就是帶寬有限，使得各個梳齒的幅度不一致，中心頻率處較高，往兩邊逐漸變小。同時，這些濾波器難以實現(xiàn)速度兼容。用傳統(tǒng)方法實現(xiàn)失真自適應(yīng)接收機的另一個缺點就是由于分集通道數(shù)較多，使得設(shè)備體積較為龐大。此外，傳統(tǒng)的失真自適應(yīng)接收機由于由大量的分立元件構(gòu)成，使得各個分集通道的一致性變差，從而使檢測性能損失較大，且易受各種干擾的影響。
本實用新型的目的在于避免上述背景技術(shù)中的不足之處而提供一種采用數(shù)字信號處理技術(shù)的數(shù)字梳狀濾波集成器件替代聲表面波梳狀濾波器和分立晶體梳狀濾波器等器件的數(shù)字化多通道失真自適應(yīng)接收機，并本實用新型還具有集成化程度高，體積小重量輕，性能穩(wěn)定可靠，制作調(diào)試簡易，并能實現(xiàn)多速率兼容等特點。
本實用新型的目的是這樣實現(xiàn)的它由8路A/D變換器1-1至1-8、8路通道數(shù)字檢測器2-1至2-8、數(shù)字合并器3、數(shù)字非線性變換器4、數(shù)字判決器5、數(shù)字提同步6、電源7組成，其中8路A/D變換器1-1至1-8各入端1腳分別與外接多通道中放的入端口A-1至A-8端連接、各出端2腳分別與8路通道數(shù)字檢測器2-1至2-8入端1腳連接，8路通道數(shù)字檢測器2-1至2-8各出腳2腳分別與數(shù)字非線性變換器4各入端1至8腳連接、各出端3腳分別與數(shù)字合并器3各入端1至8腳連接，數(shù)字合并器3出端9腳與數(shù)字判決器5入端1腳連接，數(shù)字判決器5出端3腳與下級復(fù)分接器入端口B端連接，數(shù)字非線性變換器4出端9腳與數(shù)字提同步器6入端1腳連接，數(shù)字提同步器6出端2腳一路與數(shù)字判決器5入端2腳連接、另一路與下級復(fù)分接器入端口C端連接，電源7出端+V電壓端與各級相應(yīng)電源端連接，數(shù)字判決器5出端4至11腳分別與8路通道數(shù)字檢測器2-1至2-8入端4腳連接。
本實用新型的目的還可以通過以下措施達到本實用新型8路通道數(shù)字檢測器2-1至2-8中每路通道數(shù)字檢測器2均由數(shù)字鑒相集成塊8、9、先進先出存儲集成塊10、數(shù)字逆調(diào)制集成塊11、12、90度數(shù)字移相集成塊13、14、數(shù)字求和集成塊15、數(shù)字梳狀濾波集成塊16組成，其中8路A/D變換器1-1至1-8中每路A/D變換器1出端1至8腳分別與數(shù)字鑒相集成塊8、9、先進先出存儲集成塊10各入端1至8腳并聯(lián)連接，數(shù)字鑒相集成塊8、9各出端9至16腳分別與90度數(shù)字移相集成塊14、數(shù)字梳狀濾波集成塊16各入端9至16腳連接、各出端17腳分別與數(shù)字合并器3入端1至8腳連接、各出端18腳與電源7出端+V電壓端連接、各入端19腳接地端；先進先出存儲集成塊10出端9至16腳分別與數(shù)字逆調(diào)集成塊11、90度數(shù)字移相集成塊13各入端1至8腳并聯(lián)連接、入端18腳與電源7出端+V電壓端連接、入端19腳接地端；數(shù)字逆調(diào)制集成塊11出端9至16腳與數(shù)字求和集成塊15入端1至8腳連接、入端17腳與數(shù)字判決器5出端4腳連接、入端18腳與電源7出端+V電壓端連接、入端19腳接地端；數(shù)字逆調(diào)制集成塊12各入端1至8腳與90度數(shù)字移相集成塊13出端9至16腳連接、各出端9至16與數(shù)字求和集成塊15入端9至16腳連接、入端17腳與數(shù)字判決器5出端4腳連接、入端18腳和90度數(shù)字移相集成塊13入端18腳與電源7出端+V電壓端并接、入端19腳和90度數(shù)字移相集成塊13入端19腳與地端并接；90度數(shù)字移相集成塊14入端1至8腳與數(shù)字梳狀濾波集成塊16出端17至24腳連接、入端18腳與電源7出端+V電壓端連接、入端19腳接地端；數(shù)字求和集成塊15各出端17至24腳與數(shù)字梳狀濾波集成塊16入端1至8腳連接、入端26腳與電源7出端+V電壓端連接、入端27腳接地端；數(shù)字梳狀濾波集成塊16出端25腳與數(shù)字非線性變換器4入端1-8腳連接、入端26腳與電源7出端+V電壓端連接、入端19腳接地端。
本實用新型數(shù)字合并器3由數(shù)字合并集成塊17構(gòu)成、數(shù)字非線性變換器4由數(shù)字非線性變換集成塊18構(gòu)成、數(shù)字判決器5由數(shù)字判決集成塊19構(gòu)成、數(shù)字提同步器6由數(shù)字提同步集成塊20構(gòu)成，其中8路通道數(shù)字檢測器2-1至2-8各出端3腳與數(shù)字合并集成塊17入端1至8腳連接、各出端2腳與數(shù)字非線性變換集成塊18入端1至8腳連接、入端18腳與電源7出端+V電壓端連接、入端19腳接地端；數(shù)字非線性變換集成塊18出端9至16腳與數(shù)字提同步集成塊20入端1至8腳連接、入端18腳與電源7出端+V電壓端連接、入端19腳接地端；數(shù)字判決集成塊19出端9腳與下級復(fù)分接器入端口B端連接、出端10至17腳分別與8路通道數(shù)字檢測器2-1至2-8各入端4腳連接、入端18腳與電源7出端+V電壓端連接、入端19腳接地端、入端20腳與數(shù)字提同步集成塊20出端10腳連接；數(shù)字提同步集成塊20出端9腳與下級復(fù)分接器入端口C端連接、入端13腳與電源7出端+V電壓端連接、入端14腳接地端。
本實用新型與背景技術(shù)相比有以下優(yōu)點1．本實用新型由于8路通道數(shù)字檢測器1-1至1-8、數(shù)字合并器3、數(shù)字非線性變換器4、數(shù)字判決器5、數(shù)字提同步器6采用了可編程門陣列(FPGA)數(shù)字梳狀濾波集成器件實現(xiàn)失真自適應(yīng)接收，幾乎可以解決模擬梳狀濾波器中存在的所有問題，例如梳齒中心頻率準(zhǔn)確度的問題，由于數(shù)字梳狀濾波器的梳齒中心頻率的準(zhǔn)確度取決于工作時鐘，而這個工作時鐘來源于高穩(wěn)時鐘源，所以梳齒中心頻率很準(zhǔn)。
2．本實用新型由于采用大規(guī)模數(shù)字梳狀濾波集成器件，因此性能穩(wěn)定可靠，分集通道一致性好，電路穩(wěn)定性好，溫度特性好，檢測性能損失小，能實現(xiàn)多速率兼容等優(yōu)點。
3．本實用新型由于采用數(shù)字信號處理技術(shù)，因此具有較寬的帶寬和較好的頻響和很好的溫度穩(wěn)定性。
4．本實用新型由于集成化程度高，因此體積小重量輕，制作調(diào)試簡易，便于批量生產(chǎn)。
以下結(jié)合附圖和實施例對本實用新型作進一步詳細(xì)描述。


圖1是本實用新型的電原理方框圖。
圖2是本實用新型8路通道數(shù)字檢測器2-1至2-8中每路通道數(shù)字檢測器2的電原理圖。
圖3是本實用新型數(shù)字合并器3、數(shù)字非線性變換器4、數(shù)字判決器5、數(shù)字提同步器6的電原理圖。
參照圖1至圖3，本實用新型由8路A/D變換器1-1至1-8、8路通道數(shù)字檢測器2-1至2-8、數(shù)字合并器3、數(shù)字非線性變換器4、數(shù)字判決器5、數(shù)字提同步器6、電源7組成。其中8路A/D變換器1-1至1-8各入端1腳分別與外接多通道中放的入端口A-1至A-8端口連接，實施例外接多通道中放輸入70MHz中頻信號，該70MHz中頻信號是已調(diào)信號經(jīng)過混頻得到一個調(diào)制在較低中頻上的調(diào)制信號，分別輸入8路A/D變換器1-1至1-8后經(jīng)采樣時鐘采樣把模擬信號轉(zhuǎn)換成數(shù)字信號，實施例8路A/D變換器1-1至1-8采用市售AD9059型集成塊制作。8路A/D變換器1-1至1-8變換成數(shù)字信號后分別輸入8路通道數(shù)字檢測器2-1至2-8，其作用是完成信號自適應(yīng)相關(guān)檢測過程。本實用新型每路通道數(shù)字檢測器2均由數(shù)字鑒相集成塊8、9、先進先出存儲集成塊10、數(shù)字逆調(diào)制集成塊11、12、90度數(shù)字移相集成塊13、14、數(shù)字求和集成塊15、數(shù)字梳狀濾波集成塊16組成。圖2是8路通道數(shù)字檢測器2-1至2-8中每路通道數(shù)字檢測器2實施例的電原理接線圖，并按其連接線路。實施例每路通道數(shù)字檢測器2把每路A/D變換器1輸出的數(shù)字信號分成三路分別輸入數(shù)字鑒相集成塊8、9、先進先出存儲集成塊10的各入端1至8腳，先進先出存儲集成塊10作用是對輸入數(shù)字信號進行延遲，數(shù)字信號在先進先出存儲集成塊10中延遲時間等于一個碼元寬度，延遲后的數(shù)字信號分成兩路輸出，其中一路經(jīng)過90度數(shù)字移相集成塊13對延時后的數(shù)字信號進行移相90度后輸入數(shù)字逆調(diào)制集成塊12，另一路經(jīng)延遲后的數(shù)字信號直接輸入數(shù)字逆調(diào)制集成塊11。數(shù)字逆調(diào)制集成塊11、12作用是對延時后的信號和判決后的信碼進行相乘，判決后的信碼由數(shù)字判決器5出端4腳輸入至數(shù)字逆調(diào)制集成塊11入端17腳，兩路延遲后的數(shù)字信號分別在數(shù)字逆調(diào)制集成塊11、12中與判決后的信碼相乘完成去鍵控的功能，數(shù)字逆調(diào)制集成塊11相乘后的信碼由出端9至16腳輸入數(shù)字求各和集成塊15入端1至8腳，數(shù)字逆調(diào)制集成塊12與數(shù)字判決器5出端4腳輸入的判決信碼相乘后的信碼由出端9至16腳輸入數(shù)字求和集成塊15入端9至16腳，兩路逆調(diào)后的信碼數(shù)據(jù)在數(shù)字求和集成塊15中相加后，即對逆調(diào)后的信號進行相加合并，由其出端17至24腳輸入數(shù)字梳狀濾波集成塊16入端1至8腳，數(shù)字梳狀濾波集成塊16作用是對相加后的寬帶載波信號進行提純，由數(shù)字梳狀濾波集成塊16進行提純，提純后的信號分成兩路，一路由其出端17至24輸入90度數(shù)字移相集成塊14入端1至8腳、另一路由其出端9至16腳輸入數(shù)字鑒相集成塊9入端9至16腳，90度移相集成塊14作用是對數(shù)字梳狀濾波集成塊16濾波后的數(shù)字?jǐn)?shù)據(jù)信號即恢復(fù)出的載波信號進行90度移相，由其9至16腳輸入數(shù)字鑒相集成塊8入端9至16腳，數(shù)字鑒相集成塊8、9作用是對A/D變換輸入數(shù)字信號和恢復(fù)出的載波信號進行相乘，數(shù)字鑒相集成塊8、9將各通道相乘后的信號由其各出端17腳輸入數(shù)字合并器3各入端1至8腳。
本實用新型數(shù)字合并器3由數(shù)字合并集成塊17構(gòu)成、數(shù)字非線性變換器4由數(shù)字非線性變換集成塊18構(gòu)成、數(shù)字判決器5由數(shù)字判決集成塊19構(gòu)成、數(shù)字提同步器6由數(shù)字提同步集成塊20構(gòu)成，圖3是本實用新型實施例數(shù)字合并器3、數(shù)字非線性變換器4、數(shù)字判決器5、數(shù)字提同步器6的電原理接線圖，并按其連接線路。實施例每路通道數(shù)字檢測器2完成數(shù)字信號自適應(yīng)相關(guān)檢測后的自適應(yīng)相關(guān)檢測信號分兩路輸出，一路由其各出端3腳輸入到數(shù)字合并集成塊17入端1至8腳、另一路由其各出端2腳輸入到數(shù)字非線性變換集成塊18入端1至8腳，數(shù)字合并集成塊17其作用是把自適應(yīng)相關(guān)檢測后的各通道信號進行合并，數(shù)字非線性變換集成塊18其作用是對各通道輸入的數(shù)字信號進行非線性變換。經(jīng)過數(shù)字合并集成塊17合并后的各通道信號由其出端9至16腳輸入數(shù)字判決集成塊19各入端1至8腳。由數(shù)字判決集成塊19完成積分淬熄濾波、判決恢復(fù)出信碼，并由出端9腳與端口B連接輸入下級復(fù)分接器。由數(shù)字判決集成塊19出端10至17腳輸出判決后的信碼輸入各通道數(shù)字檢測器2-1至2-8與延時后的信號進行相乘。由數(shù)字非線性變換集成塊18進行非線性變換后的信號由其出端9至16腳輸入數(shù)字提同步集成塊20入端1至8腳，由數(shù)字提同步集成塊20提出同步信號，并由其出端9腳與端口C連接輸入下級復(fù)分接器。實施例本實用新型圖2、圖3中的8路通道數(shù)字檢測器2-1至2-8、數(shù)字合并器3、數(shù)字非線性變換器4、數(shù)字判決器5、數(shù)字提同步器6中的所有集成器件全部集成在可編程門陣列(FPGA)器件內(nèi)，實施例采用市售EPF10K130EQI240-2型可編程門陣列(FPGA)器件制作，因此集成化程度高。本實用新型電源7實施例采用通用的直流穩(wěn)壓電源線路自制而成，其輸出+V電壓為+5V，與各級電源入端連接。
本實用新型簡要工作原理如下來自多通道中放輸出的70MHz中頻信號由端口A1至A8分別輸入各A/D變換器1-1至1-8，該70MHz中頻是已調(diào)信號，經(jīng)過混頻得到一個調(diào)制在較低中頻上的調(diào)制信號，在A/D變換器1-1至1-8中經(jīng)采樣時鐘采樣轉(zhuǎn)換成數(shù)字信號，采樣時鐘信號是由接收機系統(tǒng)外接輸入提供。然后把A/D變換后的數(shù)字信號輸入可編程門陣列(FPGA)中的通道數(shù)字檢測器2-1至2-8，通道數(shù)字檢測器2完成信號自適應(yīng)相關(guān)檢測過程，把輸入的一路數(shù)字信號送給先進先出存儲集成塊10，數(shù)字信號在先進先出存儲集成塊10中進行延時，延遲時間等于一個碼元寬度，延遲后的數(shù)字信號分成兩路，其中一路輸入數(shù)字逆調(diào)制集成塊11，在數(shù)字逆調(diào)制集成塊11中與數(shù)字判決器5輸入的判決信碼進行相乘；另一路信號輸入90度數(shù)字移相集成塊13進行移相后輸入數(shù)字逆調(diào)制集成塊12，在數(shù)字逆調(diào)制集成塊12中與數(shù)字判決器5輸入的判決信碼進行相乘，完成去鍵控的功能。兩路逆調(diào)后的數(shù)字信號輸入數(shù)字求和集成塊15中進行相加，然后把相加后的數(shù)字信號輸入數(shù)字梳狀濾波集成塊16中進行信號提純。提純后的信號分成兩路，其中一路輸入90度數(shù)字移相集成塊14移相后輸入數(shù)字鑒相集成塊8，另一路提純后的信號直接輸入數(shù)字鑒相集成塊9，在數(shù)字鑒相集成塊8、9中分別與A/D變換器1輸入的兩路數(shù)字信號進行相乘，把各通道相乘后的自適應(yīng)相關(guān)檢測信號輸入數(shù)字合并器3中進行合并，再輸入數(shù)字判決器5完成積分淬熄濾波、判決恢復(fù)出數(shù)字信號，由端口B輸出，完成信號的接收。另外各通道中的時鐘信號輸入數(shù)字非線性變換器4進行非線性變換，經(jīng)非線性變換后的信號輸入數(shù)字提同步器6中進行提純后恢復(fù)出時鐘信號，由端口C輸出。
本實用新型安裝結(jié)構(gòu)如下把圖1、圖2、圖3中的所有集成器件、按圖示連接方法安裝在一塊長×寬為220×175毫米的印制板上，然后把印制板安裝在長×寬×高為225×176×20毫米金屬外殼的插件盒中，然后在金屬外殼的插件盒的一端面上安裝各路通道中頻信號輸入端口A1至A8的插座，在插件盒端面上還安裝數(shù)字信號輸出端口B和時鐘信號輸出端口C的插座，以及還安裝電源輸入插座，組裝成本實用新型。
權(quán)利要求1．一種由8路A/D變換器(1-1)至(1-8)、電源(7)組成的數(shù)字化多通道失真自適應(yīng)接收機，其特征在于還有8路通道數(shù)字檢測器(2-1)至(2-8)、數(shù)字合并器(3)、數(shù)字非線性變換器(4)、數(shù)字判決器(5)、數(shù)字提同步器(6)組成，其中8路A/D變換器(1-1)至(1-8)各入端1腳分別與外接多通道中放的入端口A-1至A-8端連接、各出端2腳分別與8路通道數(shù)字檢測器(2-1)至(2-8)入端1腳連接，8路通道數(shù)字檢測器(2-1)至(2-8)各出腳2腳分別與數(shù)字非線性變換器(4)各入端1至8腳連接、各出端3腳分別與數(shù)字合并器(3)各入端1至8腳連接，數(shù)字合并器(3)出端9腳與數(shù)字判決器(5)入端1腳連接，數(shù)字判決器(5)出端3腳與下級復(fù)分接器入端口B端連接，數(shù)字非線性變換器(4)出端9腳與數(shù)字提同步器(6)入端1腳連接，數(shù)字提同步器(6)出端2腳一路與數(shù)字判決器(5)入端2腳連接、另一路與下級復(fù)分接器入端口C端連接，電源(7)出端+V電壓端與各級相應(yīng)電源端連接，數(shù)字判決器(5)出端4至11腳分別與8路通道數(shù)字檢測器(2-1)至(2-8)入端4腳連接。
2．根據(jù)權(quán)利要求1所述的數(shù)字化多通道失真自適應(yīng)接收機，其特征在于8路通道數(shù)字檢測器(2-1)至(2-8)中每路通道數(shù)字檢測器2均由數(shù)字鑒相集成塊(8)、(9)、先進先出存儲集成塊(10)、數(shù)字逆調(diào)制集成塊(11)、(12)、90度數(shù)字移相集成塊(13)、(14)、數(shù)字求和集成塊(15)、數(shù)字梳狀濾波集成塊(16)組成，其中8路A/D變換器(1-1)至(1-8)中每路A/D變換器1出端1至8腳分別與數(shù)字鑒相集成塊(8)、(9)、先進先出存儲集成塊(10)各入端1至8腳并聯(lián)連接，數(shù)字鑒相集成塊(8)、(9)各出端9至16腳分別與90度數(shù)字移相集成塊(14)、數(shù)字梳狀濾波集成塊(16)各入端9至16腳連接、各出端17腳分別與數(shù)字合并器(3)入端1至8腳連接、各出端18腳與電源(7)出端+V電壓端連接、各入端19腳接地端；先進先出存儲集成塊(10)出端9至16腳分別與數(shù)字逆調(diào)集成塊(11)、90度數(shù)字移相集成塊(13)各入端1至8腳并聯(lián)連接、入端18腳與電源(7)出端+V電壓端連接、入端19腳接地端；數(shù)字逆調(diào)制集成塊(11)出端9至16腳與數(shù)字求和集成塊(15)入端1至8腳連接、入端17腳與數(shù)字判決器(5)出端4腳連接、入端18腳與電源(7)出端+V電壓端連接、入端19腳接地端；數(shù)字逆調(diào)制集成塊(12)各入端1至8腳與90度數(shù)字移相集成塊(13)出端9至16腳連接、各出端9至16與數(shù)字求和集成塊(15)入端9至16腳連接、入端17腳與數(shù)字判決器(5)出端4腳連接、入端18腳和90度數(shù)字移相集成塊(13)入端18腳與電源(7)出端+V電壓端并接、入端19腳和90度數(shù)字移相集成塊(13)入端19腳與地端并接；90度數(shù)字移相集成塊(14)入端1至8腳與數(shù)字梳狀濾波集成塊(16)出端17至24腳連接、入端18腳與電源(7)出端+V電壓端連接、入端19腳接地端；數(shù)字求和集成塊(15)各出端17至24腳與數(shù)字梳狀濾波集成塊(16)入端1至8腳連接、入端26腳與電源(7)出端+V電壓端連接、入端27腳接地端；數(shù)字梳狀濾波集成塊(16)出端25腳與數(shù)字非線性變換器(4)入端1-8腳連接、入端26腳與電源(7)出端+V電壓端連接、入端19腳接地端。
3．根據(jù)權(quán)利要求1或2所述的數(shù)字化多通道失真自適應(yīng)接收機，其特征在于數(shù)字合并器(3)由數(shù)字合并集成塊(17)構(gòu)成、數(shù)字非線性變換器(4)由數(shù)字非線性變換集成塊(18)構(gòu)成、數(shù)字判決器(5)由數(shù)字判決集成塊(19)構(gòu)成、數(shù)字提同步器(6)由數(shù)字提同步集成塊(20)構(gòu)成，其中8路通道數(shù)字檢測器(2-1)至(2-8)各出端3腳與數(shù)字合并集成塊(17)入端1至8腳連接、各出端2腳與數(shù)字非線性變換集成塊(18)入端1至8腳連接、入端18腳與電源(7)出端+V電壓端連接、入端19腳接地端；數(shù)字非線性變換集成塊(18)出端9至16腳與數(shù)字提同步集成塊(20)入端1至8腳連接、入端18腳與電源(7)出端+V電壓端連接、入端19腳接地端；數(shù)字判決集成塊(19)出端9腳與下級復(fù)分接器入端口B端連接、出端10至17腳分別與8路通道數(shù)字檢測器(2-1)至(2-8)各入端4腳連接、入端18腳與電源(7)出端+V電壓端連接、入端19腳接地端、入端20腳與數(shù)字提同步集成塊(20)出端10腳連接；數(shù)字提同步集成塊(20)出端9腳與下級復(fù)分接器入端口C端連接、入端13腳與電源(7)出端+V電壓端連接、入端14腳接地端。
專利摘要本實用新型公開了一種數(shù)字化多通道失真自適應(yīng)接收機,它由A/D變換器、通道數(shù)字檢測器、數(shù)字合并器、數(shù)字非線性變換器、數(shù)字判決器、數(shù)字提同步器、電源等部件組成,采用可編程門程列(FPGA)數(shù)字梳狀濾波器集成器件進行編程實現(xiàn)失真自適應(yīng)接收,幾乎可解決模擬梳狀濾波器中存在的所有問題,而且性能穩(wěn)定可靠,分集通道一致性好,檢測性能損失小,能實現(xiàn)多速率兼容,它具有集成化程度高,體積小重量輕,適合散射通信作失真自適應(yīng)接收裝置。
文檔編號H04L27/22GK2449418SQ0025554
公開日2001年9月19日 申請日期2000年9月30日 優(yōu)先權(quán)日2000年9月30日
發(fā)明者李文鐸, 甘國田, 秦建存, 常迎春, 王斌, 梁進波, 馮成功, 馮曦 申請人:信息產(chǎn)業(yè)部電子第五十四研究所