專利名稱：數(shù)據(jù)通信系統(tǒng)的節(jié)點(diǎn)中多鏈路層到單個(gè)物理層的接口的制作方法
背景技術(shù)：
1.發(fā)明領(lǐng)域本發(fā)明涉及一個(gè)數(shù)據(jù)通信系統(tǒng)，在該系統(tǒng)中多個(gè)節(jié)點(diǎn)通過傳送同步和異步數(shù)據(jù)分組的高性能串行總線連接起來。這樣的高性能串行總線是基于IEEE 1394標(biāo)準(zhǔn)，或類似的標(biāo)準(zhǔn)。同步數(shù)據(jù)分組包含數(shù)字音頻或視頻數(shù)據(jù)，或者其它合適數(shù)據(jù)。
2.相關(guān)技術(shù)描述在關(guān)于高性能串行總線的P1394標(biāo)準(zhǔn)，即1995年10月16日公開的P1394草案8.0v3第30-31，151-152，154，161-163，345-357頁中，對(duì)同步和異步數(shù)據(jù)通信進(jìn)行了描述。在第30，31，151-152，154和163頁上，同步和異步消息的消息格式得到描述。在附錄J的第345-357頁中，給出了用于把物理層接口電路和鏈路層接口內(nèi)部地對(duì)接起來的接口規(guī)范。在根據(jù)IEEE 1394標(biāo)準(zhǔn)的數(shù)據(jù)通信系統(tǒng)中，通過一個(gè)端口將物理層接口外部連接到一個(gè)電纜。該電纜傳送高速同步數(shù)據(jù)和不太關(guān)鍵的異步數(shù)據(jù)，同步數(shù)據(jù)是如典型的數(shù)字音頻或視頻數(shù)據(jù)或必須實(shí)時(shí)服務(wù)的其它高速數(shù)據(jù)，異步數(shù)據(jù)是如從一個(gè)音頻或視頻裝置到另一個(gè)音頻或視頻裝置的遙控?cái)?shù)據(jù)。這樣的音頻和視頻裝置的例子是電視機(jī)、TV/VCR組合裝置、照相機(jī)、DVD、機(jī)頂盒、便攜攝象機(jī)等等。物理層接口控制著鏈路層接口的定時(shí)。通過鏈路層接口的配置，同步數(shù)據(jù)速率得到設(shè)定，典型的速率為100Mbit/s、200Mbit/s、400Mbit/s或甚至更高的速率。對(duì)于100Mbit/s的速率，物理層接口和鏈路層接口之間的數(shù)據(jù)通過一個(gè)兩位并行總線進(jìn)行交換。對(duì)于200Mbit/s和400Mbit/s的速率，分別使用4位和8位的并行總線。取決于驅(qū)動(dòng)接口，3個(gè)或4個(gè)基本操作在內(nèi)部并行總線上通過2位控制總線的判斷而區(qū)分開來。當(dāng)物理層接口正在驅(qū)動(dòng)時(shí)，操作是空閑、狀態(tài)、接收、和發(fā)送四種。當(dāng)鏈路層正在驅(qū)動(dòng)時(shí)，操作是空閑、保持和傳送。各種操作的請(qǐng)求是通過在物理層接口和鏈路層接口之間的串行請(qǐng)求線路上傳送請(qǐng)求實(shí)現(xiàn)的，這樣的請(qǐng)求包括請(qǐng)求、速度的類型、讀或?qū)憽Ｕ?qǐng)求類型包括內(nèi)部總線的即時(shí)控制，或者用作同步數(shù)據(jù)的傳送和判優(yōu)。在第353頁，描述了一個(gè)寄存器圖，包含一個(gè)地址寄存器，用于標(biāo)識(shí)其中包含物理層接口的數(shù)據(jù)通信系統(tǒng)的一個(gè)節(jié)點(diǎn)。由物理層接口產(chǎn)生的時(shí)鐘信號(hào)控制著同步數(shù)據(jù)流的定時(shí)，這個(gè)定時(shí)典型的是一個(gè)125微秒的周期。物理層和鏈路層接口的組合通常在系統(tǒng)的節(jié)點(diǎn)中實(shí)現(xiàn)，作為兩個(gè)芯片的一個(gè)芯片集。因此，外部連接到鏈路的物理裝置能夠向高性能串行總線發(fā)送和從其接收高速同步數(shù)據(jù)流，不同裝置的數(shù)據(jù)流在時(shí)分復(fù)用或時(shí)間共享的基礎(chǔ)上得到服務(wù)。
在菲利浦1999年3月10日的數(shù)據(jù)單“PDI1394P11A 3端口物理層接口”中，一個(gè)用于IEEE1394-1395系統(tǒng)的3端口物理層接口芯片得到說明。在第4頁，表示了與鏈路層接口的對(duì)接，正如菲利浦1999年3月30日的數(shù)據(jù)單“PDI1394L21 1394全雙工AV鏈路層控制器”描述的那樣。在數(shù)據(jù)單PDI1394L21的第4頁，鏈路層接口與兩個(gè)音頻/視頻同步發(fā)送器/接收器的耦合，以及其進(jìn)一步與一個(gè)主機(jī)接口的耦合得到顯示。主機(jī)接口能被耦合到一個(gè)用于配置接口的外部處理器。
在IEEE 1394公開的PHY/LINK接口中，還有在所述的菲利浦?jǐn)?shù)據(jù)單說明的PHY/LINK接口中，同步數(shù)據(jù)流的服務(wù)受到限制。在根據(jù)IEEE 1394標(biāo)準(zhǔn)的一個(gè)簡(jiǎn)單配置中，僅僅單個(gè)外部源如音頻或視頻裝置的半雙工同步通信能夠得到服務(wù)。在菲利浦的PHY/LINK/AV接口中，兩個(gè)半雙工同步數(shù)據(jù)流或一個(gè)全雙工同步數(shù)據(jù)流能在某個(gè)時(shí)間得到服務(wù)。特別是當(dāng)在所謂的橋中采用PHY/LINK接口來橋接本地IEEE 1394子系統(tǒng)時(shí)，這樣的限制是不利的。
在SONY的初級(jí)數(shù)據(jù)單“CXD 1947Q”中，一個(gè)對(duì)接到PCI總線接口的IEEE 1394鏈路層接口得到公開，該接口用于耦合一個(gè)物理層接口電路和一個(gè)PCI總線。
在由S.Mazor等編寫，Kluwer學(xué)術(shù)出版社1993年出版的手冊(cè)“VHDL指導(dǎo)”中，VHDL，VHSIC硬件描述語言，甚高速集成電路得到說明。VHDL是一個(gè)工具，用于使芯片設(shè)計(jì)者實(shí)現(xiàn)芯片的功能，特別是邏輯電路的功能。邏輯功能用高級(jí)語言進(jìn)行描述，也通過編譯器和仿真器來在芯片中實(shí)現(xiàn)邏輯結(jié)構(gòu)。因此，提供了一種合適工具，用于為邏輯電路編程，比如FPLA，區(qū)域可編程邏輯陣列，而不需要象簡(jiǎn)單門電路那樣，必須通過非常復(fù)雜但實(shí)際上并不靈活的邏輯電路設(shè)計(jì)來實(shí)現(xiàn)。
在德州儀器1998年9月的數(shù)據(jù)手冊(cè)“TSB12LV31”中，在其中的第3-2頁，公開了一個(gè)具有兩個(gè)同步接收端口的IEEE 1394-1395鏈路層控制器，它具有一個(gè)可編程同步信道號(hào)。
發(fā)明簡(jiǎn)述本發(fā)明的目的是，在具有通過高性能串行總線結(jié)構(gòu)耦合在一起的多個(gè)節(jié)點(diǎn)的數(shù)據(jù)通信系統(tǒng)的一個(gè)節(jié)點(diǎn)中，提供一種物理層和鏈路層接口結(jié)構(gòu)，其中多個(gè)同步數(shù)據(jù)流能以經(jīng)濟(jì)和靈活的方式得到服務(wù)。
本發(fā)明的另一個(gè)目的是提供這樣的特別適合在IEEE 1394橋中實(shí)現(xiàn)的物理層和鏈路層結(jié)構(gòu)。
本發(fā)明還有另一個(gè)目的是提供一種裝置，用于根據(jù)同步數(shù)據(jù)流和異步數(shù)據(jù)流的期望分布而方便地配置這樣的物理層和鏈路層結(jié)構(gòu)。
本發(fā)明還有另一個(gè)目的是提供一種尋址機(jī)制，用于在這樣的物理層和鏈路層接口結(jié)構(gòu)中為同步數(shù)據(jù)分組和異步數(shù)據(jù)分組尋址。
依照本發(fā)明，提供一種數(shù)據(jù)通信系統(tǒng)，包含多個(gè)節(jié)點(diǎn)；用于在所述的節(jié)點(diǎn)間串行交換同步數(shù)據(jù)和異步數(shù)據(jù)的串行總線結(jié)構(gòu)；包含在所述的節(jié)點(diǎn)之一中的物理層接口電路，所述的物理層接口電路包含與所述的串行總線結(jié)構(gòu)相耦合的外部端口、內(nèi)部并行數(shù)據(jù)接口和控制接口；包含在所述的一個(gè)節(jié)點(diǎn)中的多個(gè)鏈路層接口電路，每個(gè)所述的鏈路層接口包含另外的內(nèi)部并行數(shù)據(jù)接口和另外的控制接口；多個(gè)雙向交換裝置，在一側(cè)所有的所述雙向交換裝置與所述的內(nèi)部并行數(shù)據(jù)接口相耦合，而在另一側(cè)每個(gè)所述的雙向交換裝置與所述的另外的內(nèi)部并行數(shù)據(jù)接口中相應(yīng)的一個(gè)相耦合；以及包含在所述的一個(gè)節(jié)點(diǎn)中的邏輯電路，所述的邏輯電路被耦合在所述的物理層接口電路的所述控制接口和所述的多個(gè)鏈路層接口的所述的另外控制接口之間，所述的邏輯電路用于選擇地將同步數(shù)據(jù)流和異步數(shù)據(jù)流從所述的鏈路層接口電路路由到所述的物理層接口電路和從所述的物理層接口電路路由到所述的鏈路層接口電路。
優(yōu)選地，鏈路層接口電路具有外部端口，用于與外部裝置如數(shù)字音頻和視頻裝置進(jìn)行全雙工數(shù)據(jù)通信。
優(yōu)選地，鏈路層接口電路具有能夠由外部裝置如主機(jī)控制器來訪問的配置寄存器。通過這樣的主機(jī)控制器，通過節(jié)點(diǎn)的數(shù)據(jù)流路由能夠被很靈活地編程。
優(yōu)選地，物理層接口產(chǎn)生控制同步和異步數(shù)據(jù)流的周期性定時(shí)的主時(shí)鐘。
優(yōu)選地，為同步數(shù)據(jù)業(yè)務(wù)保留了保證周期，如果當(dāng)前同步數(shù)據(jù)業(yè)務(wù)少于保留的保證周期，則為異步數(shù)據(jù)業(yè)務(wù)保留額外時(shí)間，以便數(shù)據(jù)業(yè)務(wù)資源以靈活的方式分配并且仍將優(yōu)先級(jí)分配給實(shí)時(shí)同步數(shù)據(jù)業(yè)務(wù)。
優(yōu)選地，在節(jié)點(diǎn)內(nèi)部，鏈路層接口電路通過全局唯一的標(biāo)識(shí)符進(jìn)行尋址，其中一個(gè)鏈路層接口對(duì)于外部請(qǐng)求者是一個(gè)主鏈路層接口電路，而另一個(gè)鏈路層接口電路是從屬者，以便外部請(qǐng)求者能夠容易地對(duì)鏈路層接口電路尋址。
優(yōu)選地，主鏈路層接口以偏移值存儲(chǔ)從屬鏈路層接口電路的配置寄存器的拷貝，以致允許請(qǐng)求者訪問一個(gè)特定的鏈路層接口電路。
優(yōu)選地，異步分組具備一個(gè)唯一的標(biāo)簽，以致允許外部裝置訪問特定的鏈路層接口電路。
圖2簡(jiǎn)要說明根據(jù)本發(fā)明的一個(gè)橋節(jié)點(diǎn)。
圖3表示根據(jù)本發(fā)明的TV-VCR組合節(jié)點(diǎn)。
圖4表示在根據(jù)本發(fā)明的數(shù)據(jù)通信系統(tǒng)中的混合同步和異步業(yè)務(wù)。
圖5表示在根據(jù)本發(fā)明的數(shù)據(jù)通信系統(tǒng)中，傳送同步或異步數(shù)據(jù)分組的ATM分組。
圖6表示根據(jù)本發(fā)明、用于數(shù)據(jù)通信系統(tǒng)的一個(gè)節(jié)點(diǎn)中的物理層和鏈路層電路。
圖7表示用于控制鏈路的主機(jī)接口電路在這些圖中，同樣的參考編號(hào)表示相同的特征。
優(yōu)選實(shí)施例描述

圖1簡(jiǎn)要說明了一個(gè)數(shù)據(jù)通信系統(tǒng)1。數(shù)據(jù)通信網(wǎng)1包含節(jié)點(diǎn)2，3，4，5，6，7，8，9，10和11。在列舉的例子中，節(jié)點(diǎn)2-11包含物理層接口電路功能和鏈路層接口電路功能，這些功能與如1995年10月16日出版的所述P1394草案8.0v3中描述的高性能串行總線的IEEE 1394標(biāo)準(zhǔn)一致，根據(jù)本發(fā)明的更多功能將在下文詳細(xì)描述。節(jié)點(diǎn)2-11與用于在節(jié)點(diǎn)2-11之間串行交換同步數(shù)據(jù)和異步數(shù)據(jù)的串行總線結(jié)構(gòu)12相耦合。根據(jù)IEEE 1394標(biāo)準(zhǔn)，同步數(shù)據(jù)在信道中傳送，其中異步分組通過源地址和目的地址進(jìn)行區(qū)分。節(jié)點(diǎn)6和節(jié)點(diǎn)7是橋節(jié)點(diǎn)，它們通過通信鏈路(如遠(yuǎn)程ATM鏈路13)與本地IEEE 1394總線結(jié)構(gòu)相耦合。其它的通信鏈路是例如有線或無線的電話鏈路。所有的鏈路層接口電路能與包含鏈路層接口電路的電子裝置中的同步和異步數(shù)據(jù)流相耦合。電子裝置中的這種內(nèi)部耦合在本領(lǐng)域是眾所周知的，它不是本發(fā)明的一部分。節(jié)點(diǎn)2是一個(gè)具有IEEE 1394物理層接口電路14和IEEE 1394鏈路層接口電路15的VCR。節(jié)點(diǎn)3是一個(gè)具有物理層接口電路16和鏈路層接口電路17的HDTV電視機(jī)。節(jié)點(diǎn)4是一個(gè)具有物理層接口電路18和鏈路層接口電路19的數(shù)字揚(yáng)聲器裝置。節(jié)點(diǎn)5是一個(gè)具有物理層接口電路20和鏈路層接口電路21的便攜式攝像機(jī)。橋節(jié)點(diǎn)6包含物理層接口電路22，而橋節(jié)點(diǎn)7包含物理層接口電路23。節(jié)點(diǎn)8是一個(gè)具有物理層接口電路24和鏈路層接口電路25的VCR。節(jié)點(diǎn)9是一個(gè)具有物理層接口電路26和鏈路層接口電路27的DVD播放機(jī)。節(jié)點(diǎn)10是一個(gè)具有物理層接口電路28和鏈路層接口電路29的數(shù)字相機(jī)。節(jié)點(diǎn)11是一個(gè)具有物理層接口電路30和鏈路層接口電路31的機(jī)頂盒。節(jié)點(diǎn)11與電視機(jī)32相耦合。橋節(jié)點(diǎn)6和7中的每一個(gè)均有多個(gè)鏈路層接口電路以便幾個(gè)同步和異步數(shù)據(jù)流能夠通過鏈路13并行傳送。節(jié)點(diǎn)2-5以及8-11分別構(gòu)成本地IEEE 1394子系統(tǒng)。在某個(gè)特定時(shí)刻，VCR 2發(fā)送一個(gè)同步數(shù)據(jù)流到電視機(jī)32，DVD播放機(jī)9發(fā)送一個(gè)同步數(shù)據(jù)流到電視機(jī)3，VCR 8發(fā)送一個(gè)同步數(shù)據(jù)流到電視機(jī)3，便攜式攝像機(jī)5發(fā)送一個(gè)同步數(shù)據(jù)流到照相機(jī)10，異步控制業(yè)務(wù)也可以被發(fā)送。最后，在某個(gè)特定時(shí)刻，電視機(jī)3控制VCR停止、快進(jìn)、倒帶等等。在列舉的例子中，在鏈路層接口電路外部的裝置是數(shù)字音頻和數(shù)字視頻裝置。本發(fā)明不僅不限于這樣的音頻和視頻裝置，而且也不限于其它可以包含在數(shù)據(jù)通信系統(tǒng)中的合適裝置，如通信裝置、測(cè)試裝置等等。
圖2簡(jiǎn)要說明橋節(jié)點(diǎn)6。除了物理層接口電路22以外，橋節(jié)點(diǎn)6包含鏈路層接口電路40，41，42和43，這些鏈路層接口電路與物理層接口電路22通過接口44相耦合。將接口44配置為把同步和異步業(yè)務(wù)有選擇地從鏈路層接口電路40-43發(fā)送到物理層接口電路22，以及從物理層接口電路22發(fā)送到鏈路層接口電路40-43。橋節(jié)點(diǎn)6進(jìn)一步包含一個(gè)ATM接口電路45。通過合適的尋址和分組變換技術(shù)，將IEEE 1394同步和異步數(shù)據(jù)分組變換為ATM分組并正確地路由到橋節(jié)點(diǎn)7，在橋節(jié)點(diǎn)7中將接收的ATM分組變換為IEEE 1394分組并且正確地路由到包含在橋節(jié)點(diǎn)7中的鏈路層接口電路。接下來，尋址技術(shù)將得到詳細(xì)的描述。
圖3表示一個(gè)適用于數(shù)據(jù)通信系統(tǒng)1的TV-VCR組合節(jié)點(diǎn)50。TV-VCR組合節(jié)點(diǎn)50包含物理層接口電路51，其中物理層接口電路51具有與IEEE 1394外部總線結(jié)構(gòu)12耦合的外部端口52，53和54。TV-VCR組合節(jié)點(diǎn)50包含一個(gè)電視部分55和一個(gè)VCR部分56，它們分別與鏈路層接口電路57和58相耦合。鏈路層接口電路57和58通過一種類似于包含在橋節(jié)點(diǎn)6中的接口44的邏輯電路59與物理層接口電路51相耦合。TV-VCR組合節(jié)點(diǎn)50包含在TV-VCR組合裝置中。在另一個(gè)實(shí)施例中，外部裝置與包含在節(jié)點(diǎn)中的鏈路層接口電路通過外部同步數(shù)據(jù)端口相耦合，能夠操作在半雙工或全雙工模式。
圖4表示在數(shù)據(jù)通信系統(tǒng)1的總線結(jié)構(gòu)12中的混合同步和異步業(yè)務(wù)，它是時(shí)間t的一個(gè)函數(shù)。業(yè)務(wù)由一個(gè)主時(shí)鐘信號(hào)60控制，其時(shí)鐘周期為125微秒。在125微秒的周期內(nèi)，得到保證的時(shí)間部分61如100微秒是為同步數(shù)據(jù)流保留的。剩余的時(shí)間部分62預(yù)定用于異步業(yè)務(wù)。如果當(dāng)前的同步數(shù)據(jù)流需要的時(shí)間少于保證時(shí)間部分61，則用于異步業(yè)務(wù)的時(shí)間部分可以動(dòng)態(tài)增加，超過剩余的時(shí)間部分62。圖中表示了同步分組63，64和65以及異步數(shù)據(jù)分組66。
圖5表示在數(shù)據(jù)通信系統(tǒng)1中傳送同步或異步數(shù)據(jù)分組的ATM分組70。ATM分組70通過ATM鏈路13傳送。除了ATM分組頭71和凈荷72以數(shù)據(jù)形式傳送外，ATM分組包含尋址信息73來區(qū)分包含在橋節(jié)點(diǎn)6中的鏈路層接口電路。如果ATM分組70是一個(gè)傳送同步數(shù)據(jù)的分組，則地址信息是信道號(hào)74。如果ATM分組70是一個(gè)傳送異步數(shù)據(jù)的分組，則尋址信息是例如定義在所述的P1394標(biāo)準(zhǔn)第151頁中的、所謂的交易標(biāo)簽75。由于在根據(jù)本發(fā)明的多鏈路層接口電路節(jié)點(diǎn)中所有的鏈路層接口電路有同樣的節(jié)點(diǎn)地址，所以相互不包含的交易標(biāo)簽被用于區(qū)分節(jié)點(diǎn)內(nèi)的各個(gè)鏈路層接口電路。在IEEE1394中，6比特交易標(biāo)簽地址空間包含64個(gè)不同的數(shù)碼，這些數(shù)碼被分配到包含在節(jié)點(diǎn)中的鏈路層接口電路中。
圖6表示物理層和鏈路層電路80，用于數(shù)據(jù)通信系統(tǒng)1的節(jié)點(diǎn)，如橋節(jié)點(diǎn)6和7，或TV-VCR組合節(jié)點(diǎn)50中。電路80包含IEEE 1394物理層接口電路81，該電路具有3個(gè)外部端口82，83和84，用于與IEEE 1394串行總線結(jié)構(gòu)12和多個(gè)IEEE 1394鏈路層接口電路85，86和87耦合。用鏈路層接口電路85和86之間的虛線來指示鏈路層接口電路的數(shù)目是可擴(kuò)充的，也就是根據(jù)要與串行總線結(jié)構(gòu)12相耦合的外部裝置的具體配置并因此根據(jù)對(duì)同步信道的需求，來相應(yīng)選定鏈路層接口電路的數(shù)目。電路80進(jìn)一步包含雙向總線交換裝置88，89和90，用于把各個(gè)鏈路層接口電路85，86和87與物理層接口電路81相耦合。在列舉的例子中，一個(gè)8比特內(nèi)部數(shù)據(jù)總線91用于在鏈路層接口電路85，86和87與物理層接口電路81之間傳送數(shù)據(jù)。對(duì)于100Mbit/s的數(shù)據(jù)速率，需要使用兩條數(shù)據(jù)總線線路，對(duì)于200Mbit/s和400Mbit/s的數(shù)據(jù)速率，分別需要使用4條和8條數(shù)據(jù)總線線路。電路80進(jìn)一步包含一個(gè)系統(tǒng)時(shí)鐘緩沖區(qū)92，用于緩沖如圖4所示并由物理層接口電路81產(chǎn)生的主時(shí)鐘信號(hào)60。系統(tǒng)時(shí)鐘緩沖區(qū)92與鏈路層接口電路85，86和87相耦合，以便主時(shí)鐘信號(hào)60控制鏈路層接口電路85，86和87的定時(shí)。電路80還進(jìn)一步包含一個(gè)邏輯電路93。邏輯電路93與控制總線或接口相耦合，該控制總線或接口包含一個(gè)控制線95和第二控制線96以及一個(gè)鏈路請(qǐng)求線97。在所述的P1394標(biāo)準(zhǔn)的第345-357頁特別是第345-347頁所述的IEEE 1394的術(shù)語中，控制線95和96定義了四種操作。當(dāng)物理層接口電路81驅(qū)動(dòng)內(nèi)部總線91時(shí)，操作為空閑、狀態(tài)、接收和發(fā)送，指示一個(gè)待用總線，發(fā)送狀態(tài)信息，傳送輸入數(shù)據(jù)分組，或發(fā)送分組。當(dāng)鏈路層接口電路驅(qū)動(dòng)內(nèi)部總線91時(shí)，操作為空閑、保持、或傳送，第四種操作沒有使用，指示發(fā)送完成和釋放總線，由鏈路保持總線，以及由鏈路發(fā)送分組。邏輯電路93通過總線98啟動(dòng)/關(guān)閉信號(hào)控制雙向交換裝置88，89和90。鏈路層接口電路85，86和87包含各個(gè)配置寄存器100，101和102，還有各個(gè)寄存器103，104和105來存儲(chǔ)各個(gè)全局唯一標(biāo)識(shí)符106，107和108，以便全局地區(qū)分鏈路層接口電路85，86和87。配置寄存器存儲(chǔ)鏈路層接口電路的當(dāng)前配置信息，配置信息是依照所述的德州儀器數(shù)據(jù)手冊(cè)“TSB12LV31”第3-2頁所述的形式，描述了一個(gè)兩同步信道的鏈路層接口電路，如同步信道的信道號(hào)碼。根據(jù)全局唯一標(biāo)識(shí)符值，邏輯電路93被編程以分配鏈路層接口電路85，86和87之一作為主鏈路層接口電路，并且將剩下的鏈路層接口電路作為從屬鏈路層接口電路。在一個(gè)實(shí)施例中，具有最大全局唯一標(biāo)識(shí)符值的鏈路層接口電路變成主鏈路層接口電路。依照主/從和全局唯一標(biāo)識(shí)符原理，用于多鏈路層接口電路節(jié)點(diǎn)的讀/寫/鎖定異步請(qǐng)求能夠被處理。在多鏈路層接口電路節(jié)點(diǎn)中從物理鏈路層接口電路到鏈路層接口電路的方向上，來自外部節(jié)點(diǎn)的請(qǐng)求直接發(fā)送到主鏈路層接口電路。為此，物理層接口電路在控制線95和96上肯定一個(gè)接收模式，直到請(qǐng)求者分組的最后符號(hào)得到傳送。當(dāng)在控制線95和96上檢測(cè)到接收模式后，邏輯電路93啟動(dòng)全部的雙向交換裝置88，89和90，以便將請(qǐng)求者的分組發(fā)送到所有的鏈路層接口電路85，86和87。通過正確的配置，具體的鏈路能夠被配置為丟棄所有的異步分組，或在預(yù)設(shè)的信道上接收同步分組。于是，一個(gè)鏈路層接口電路能在信道0和1上過濾同步分組，而另一個(gè)鏈路層接口電路在例如信道6和22過濾同步分組。在另一個(gè)例子中，鏈路層接口電路能夠被配置為不接受來自串行總線結(jié)構(gòu)12的任意串行分組，或配置為僅能傳送同步分組。通過提供一個(gè)特殊的全局唯一值來指示該節(jié)點(diǎn)是多鏈路層接口電路節(jié)點(diǎn)，并通過提供出現(xiàn)在多鏈路層接口電路節(jié)點(diǎn)中的鏈路層接口電路的數(shù)量，主接口電路對(duì)發(fā)出請(qǐng)求的節(jié)點(diǎn)作出響應(yīng)。主接口電路還以偏移值存儲(chǔ)著從屬接口電路的配置寄存器的拷貝，以便發(fā)出請(qǐng)求的節(jié)點(diǎn)能使用該偏移值找到具體節(jié)點(diǎn)的地址。發(fā)送到請(qǐng)求節(jié)點(diǎn)的地址是目的地標(biāo)識(shí)，該標(biāo)識(shí)在多鏈路層接口電路節(jié)點(diǎn)中對(duì)于所有的鏈路層接口電路是相同的，并且該地址是一個(gè)在該多鏈路層接口電路節(jié)點(diǎn)中區(qū)分一個(gè)具體的鏈路層接口電路的目的地偏移值。
不使用偏移值，也能完成直接尋址。首先，通過具體的全局唯一標(biāo)識(shí)符，主電路接口通告請(qǐng)求者該節(jié)點(diǎn)是多鏈路層接口電路節(jié)點(diǎn)，并且通告請(qǐng)求者關(guān)于包含在多鏈路層接口電路節(jié)點(diǎn)中的鏈路層接口電路的數(shù)目。接著，發(fā)出請(qǐng)求的節(jié)點(diǎn)輪詢?cè)诙噫溌穼咏涌陔娐饭?jié)點(diǎn)中的鏈路層接口電路，以找到哪個(gè)鏈路層接口電路是所期望的。例如，對(duì)于具有8個(gè)鏈路層接口電路的情形下的每個(gè)響應(yīng)，一個(gè)3比特鏈路層接口電路標(biāo)識(shí)符被提供給發(fā)出請(qǐng)求的節(jié)點(diǎn)。在輪詢時(shí)，發(fā)出請(qǐng)求的外部節(jié)點(diǎn)采用期望的鏈路層接口電路的標(biāo)識(shí)符直接對(duì)期望的鏈路層接口電路尋址。
在從多鏈路層接口電路節(jié)點(diǎn)的鏈路層接口電路到物理層接口電路的方向上，所述的交易標(biāo)簽用于區(qū)分在多鏈路層接口電路節(jié)點(diǎn)上由具體鏈路層接口電路啟動(dòng)的一個(gè)交易，例如，VCR使用具體的鏈路層接口電路發(fā)送一個(gè)到電視機(jī)的請(qǐng)求，來查詢是否該電視機(jī)是空閑的。電視機(jī)使用具體鏈路層接口電路的交易標(biāo)簽作出響應(yīng)。
列舉一個(gè)來自外部節(jié)點(diǎn)的請(qǐng)求的例子，VCR 8要發(fā)送一個(gè)同步數(shù)據(jù)流到HDTV 3。HDTV 3當(dāng)前配置在鏈路層接口電路40的同步信道11上。首先，VCR 8提交一個(gè)讀請(qǐng)求來讀取HDTV的配置寄存器，配置寄存器存儲(chǔ)在如圖6所示的那種電路40中。在讀取后，當(dāng)它收到HDTV空閑響應(yīng)時(shí)，VCR 8提交一個(gè)鎖定請(qǐng)求，為HDTV 3作出保留。如果得到保證，則VCR 8鎖定信道11以便另一個(gè)設(shè)備不能再與VCR競(jìng)爭(zhēng)。因此，VCR8開始在信道11上進(jìn)行寫操作，以便提交其同步數(shù)據(jù)流到HDTV 3。在該例子中，采用如前所述的尋址技術(shù)。
對(duì)于一個(gè)鏈路層接口電路到物理層接口的通信，來自單個(gè)請(qǐng)求者和多個(gè)請(qǐng)求者的請(qǐng)求是不同的。在所述的P1394標(biāo)準(zhǔn)中，定義了7種請(qǐng)求。參見P1394標(biāo)準(zhǔn)的表5.12。在一個(gè)單個(gè)請(qǐng)求者的情況下，邏輯電路93肯定一個(gè)啟動(dòng)信號(hào)到與單個(gè)請(qǐng)求者耦合的雙向交換裝置，并且肯定一個(gè)關(guān)閉信號(hào)到其它雙向交換裝置。在多個(gè)請(qǐng)求者的情況下，控制邏輯93存儲(chǔ)所有的請(qǐng)求，并且以循環(huán)的順序轉(zhuǎn)發(fā)存儲(chǔ)的請(qǐng)求到多鏈路層接口電路節(jié)點(diǎn)的物理層接口電路。邏輯電路93可以進(jìn)行編程來丟棄那些等待時(shí)間超過預(yù)定等待時(shí)間的排隊(duì)請(qǐng)求。如果希望，則可將優(yōu)先級(jí)方案用于循環(huán)機(jī)制。舉例來說，鏈路層接口電路85當(dāng)前正發(fā)送一個(gè)分組到物理層接口電路81。鏈路層接口電路87也想發(fā)送一個(gè)分組到物理層接口電路81。當(dāng)鏈路層接口電路87看到控制總線94處于空閑模式時(shí)，它發(fā)送總線請(qǐng)求到物理層接口電路81。該總線請(qǐng)求由邏輯電路93截取。當(dāng)在物理層接口電路側(cè)控制總線94的控制線95和96接受一個(gè)狀態(tài)，許可已截取請(qǐng)求的提交時(shí)，邏輯電路93在控制總線94的鏈路請(qǐng)求線97上串行發(fā)送已截取的總線請(qǐng)求。在控制總線94一側(cè)，鏈路層接口電路87監(jiān)控控制總線94并等待來自物理層接口電路81的總線許可。如果總線許可到達(dá)鏈路層接口電路87所花費(fèi)的時(shí)間太長(zhǎng)，則鏈路層接口電路超時(shí)并重新提交總線請(qǐng)求。
通過用于設(shè)計(jì)邏輯電路的VHDL語言的使用，邏輯電路93已描述、暗含以及先有技術(shù)的功能得以實(shí)現(xiàn)。因此，象區(qū)域可編程門陣列這樣的邏輯電路能得以設(shè)計(jì)和實(shí)現(xiàn)。一旦要執(zhí)行的邏輯電路93的功能得以描述，那些本領(lǐng)域的技術(shù)人員不需要經(jīng)過過多的實(shí)驗(yàn)，就可以使用如設(shè)計(jì)邏輯電路的VHDL語言這樣的方法來實(shí)現(xiàn)邏輯電路93。
圖7表示用于控制鏈路層電路的主機(jī)接口電路。在所給的實(shí)施例中，所示的鏈路層接口電路85和87包括各自的主機(jī)接口110和111，以將鏈路層接口電路85和87耦合到主控制設(shè)備112，該設(shè)備112可以包含在例如電視機(jī)中。通過主控制設(shè)備112，配置寄存器100和102能夠被編程。主控制設(shè)備112包含數(shù)據(jù)庫(kù)113以存儲(chǔ)可用和空閑的同步信道，以及包含紅外線接收器114，用于接收來自遙控設(shè)備115的信息。通過遙控裝置115可使信道是可選的。根據(jù)一個(gè)具體的選擇，數(shù)據(jù)庫(kù)113和配置寄存器100以及102得到更新。進(jìn)一步所示的是音頻視頻層同步的發(fā)送器/接收器116，117，118和119，用于與外部設(shè)備的音頻視頻數(shù)據(jù)流接口，以及與控制和狀態(tài)寄存器120和121接口，這些正如所述的菲利浦PDI1394L21數(shù)據(jù)單的第四頁所述。
根據(jù)前面的觀點(diǎn)，對(duì)本領(lǐng)域的技術(shù)人員來說很顯然，在不離開如下文所附權(quán)利要求書定義的本發(fā)明精神和范圍的情況下可以進(jìn)行各種各樣的修改，并且本發(fā)明不限于所示的例子中。單詞“包含”不排除權(quán)利要求書列舉情況之外的其它單元或步驟的存在。
權(quán)利要求
1.一種數(shù)據(jù)通信系統(tǒng)(1)，包含多個(gè)節(jié)點(diǎn)(2，3，4，5，6，7，8，9，10，11)；用于在所述的節(jié)點(diǎn)(2，3，4，5，6，7，8，9，10，11)間串行交換同步數(shù)據(jù)和異步數(shù)據(jù)的串行總線結(jié)構(gòu)(12)；包含在所述的節(jié)點(diǎn)之一中的物理層接口電路(81)，所述的物理層接口電路(81)包含與所述的串行總線結(jié)構(gòu)(12)相耦合的外部端口(82，83，84)、內(nèi)部并行數(shù)據(jù)接口(91)和控制接口(94)；包含在所述的一個(gè)節(jié)點(diǎn)中的多個(gè)鏈路層接口電路，每個(gè)所述的鏈路層接口包含另外的內(nèi)部并行數(shù)據(jù)接口和另外的控制接口；多個(gè)雙向交換裝置(88，89，90)，在一側(cè)所有的所述的雙向交換裝置(88，89，90)與所述的內(nèi)部并行數(shù)據(jù)接口(91)相耦合，而在另一側(cè)每個(gè)所述的雙向交換裝置與所述的另外的內(nèi)部并行數(shù)據(jù)接口中相應(yīng)的一個(gè)相耦合；以及包含在所述的一個(gè)節(jié)點(diǎn)中的邏輯電路(93)，所述的邏輯電路(93)被耦合在所述的物理層接口電路(81)的所述控制接口(94)和所述的多個(gè)鏈路層接口(85，86，87)的所述的另外控制接口之間，所述的邏輯電路(93)用于選擇地將同步數(shù)據(jù)流和異步數(shù)據(jù)流從所述的鏈路層接口電路(85，86，87)路由到所述的物理層接口電路(81)和從所述的物理層接口電路(81)路由到所述的鏈路層接口電路(85，86，87)。
2.權(quán)利要求1的數(shù)據(jù)通信系統(tǒng)(1)，其中所述的每個(gè)鏈路層接口電路(85)包含至少一個(gè)外部同步數(shù)據(jù)端口(116，117)，用于耦合到那些在所述一個(gè)節(jié)點(diǎn)的外部的外部裝置。
3.權(quán)利要求2的數(shù)據(jù)通信系統(tǒng)(1)，其中所述的至少一個(gè)外部同步數(shù)據(jù)端口(116，117)在全雙工模式下工作。
4.權(quán)利要求2的數(shù)據(jù)通信系統(tǒng)(1)，其中所述的外部裝置是數(shù)字音頻或數(shù)字視頻裝置。
5.權(quán)利要求1的數(shù)據(jù)通信系統(tǒng)(1)，其中所述的鏈路層接口電路(85，86，87)包含各自的配置寄存器(100，101，102)，用于配置所述的鏈路層接口電路，以及包含外部主機(jī)接口(110)，用于耦合一個(gè)主機(jī)控制裝置(112)，所述的主機(jī)控制裝置(112)配置為通過提供存儲(chǔ)在所述配置寄存器的路由控制信息來控制所述的選擇的路由。
6.權(quán)利要求1的數(shù)據(jù)通信系統(tǒng)(1)，其中所述的物理層接口電路(81)包含時(shí)鐘發(fā)生裝置，用于產(chǎn)生一個(gè)主時(shí)鐘信號(hào)(60)，所述的主時(shí)鐘信號(hào)(60)控制著所述的同步和所述的異步數(shù)據(jù)流的主定時(shí)。
7.權(quán)利要求6的數(shù)據(jù)通信系統(tǒng)(1)，其中在所述的主定時(shí)的一個(gè)周期內(nèi)為所述的同步數(shù)據(jù)流保留保證時(shí)間部分(61)。
8.權(quán)利要求7的數(shù)據(jù)通信系統(tǒng)(1)，其中如果當(dāng)前的同步數(shù)據(jù)流需要的時(shí)間少于所述的保證時(shí)間部分，則用于異步數(shù)據(jù)流的時(shí)間部分動(dòng)態(tài)增加，超過在所述的周期內(nèi)的剩余的時(shí)間部分(62)。
9.權(quán)利要求5的數(shù)據(jù)通信系統(tǒng)(1)，其中通過所述的配置寄存器(100，101，102)，所述的異步數(shù)據(jù)流的比特速率可從100Mbit/s，200Mbit/s和400Mbit/s中選擇。
10.權(quán)利要求1的數(shù)據(jù)通信系統(tǒng)(1)，其包含一個(gè)請(qǐng)求節(jié)點(diǎn)，請(qǐng)求來自所述一個(gè)節(jié)點(diǎn)的業(yè)務(wù)，其中將所述的一個(gè)節(jié)點(diǎn)的其中一個(gè)所述的鏈路層接口電路(85，86，87)配置為主鏈路層接口電路，并存儲(chǔ)一個(gè)在所述的系統(tǒng)(1)的所述節(jié)點(diǎn)中全局唯一的全局唯一標(biāo)識(shí)符(106，107，108)，而將所述一個(gè)節(jié)點(diǎn)的其它鏈路層接口電路配置為從屬鏈路層接口電路，所述的主鏈路層接口電路配置為通過在一個(gè)響應(yīng)消息中提供所述全局唯一標(biāo)識(shí)符而對(duì)所述的請(qǐng)求節(jié)點(diǎn)作出響應(yīng)。
11.權(quán)利要求10的數(shù)據(jù)通信系統(tǒng)(1)，其中所述的主鏈路層接口電路配置為以偏移值存儲(chǔ)自身和所述的從屬鏈路層接口電路(101，102)的配置寄存器，以致于允許所述的請(qǐng)求節(jié)點(diǎn)通過所述的偏移值在所述的一個(gè)節(jié)點(diǎn)中尋址所述的鏈路層接口電路中預(yù)定的一個(gè)電路。
12.權(quán)利要求1的數(shù)據(jù)通信系統(tǒng)(1)，其中對(duì)于流入所述的物理層接口電路方向的異步數(shù)據(jù)流的通信，所述的鏈路層接口電路(85，86，87)被配置為在所述的異步數(shù)據(jù)流中包括一個(gè)唯一標(biāo)簽(75)，在所述的一個(gè)節(jié)點(diǎn)中唯一地識(shí)別鏈路層接口電路。
13.權(quán)利要求12的數(shù)據(jù)通信系統(tǒng)(1)，其中響應(yīng)節(jié)點(diǎn)被配置為在一個(gè)響應(yīng)消息中包含所述的唯一標(biāo)簽(75)。
14.權(quán)利要求1的數(shù)據(jù)通信系統(tǒng)(1)，其中對(duì)于從所述的鏈路層接口電路到所述的物理層接口電路(81)的多請(qǐng)求通信，所述的邏輯電路(93)被配置為基于循環(huán)機(jī)制服務(wù)于所述的多請(qǐng)求通信。
15.權(quán)利要求14的數(shù)據(jù)通信系統(tǒng)(1)，其中所述的邏輯電路(93)被配置為在所述的循環(huán)機(jī)制中應(yīng)用一個(gè)優(yōu)先級(jí)方案。
16.權(quán)利要求14的數(shù)據(jù)通信系統(tǒng)(1)，其中如果所述的請(qǐng)求不能在一個(gè)預(yù)定的時(shí)間周期中得到服務(wù)，則所述的邏輯電路(93)被配置為忽略來自鏈路層接口電路的請(qǐng)求。
17.權(quán)利要求1的數(shù)據(jù)通信系統(tǒng)(1)，所述的系統(tǒng)是基于IEEE 1394標(biāo)準(zhǔn)的。
18.在一個(gè)具有多個(gè)節(jié)點(diǎn)(2，3，4，5，6，7，8，9，10，11)和用于在所述的節(jié)點(diǎn)之間串行交換同步數(shù)據(jù)和異步數(shù)據(jù)的串行總線結(jié)構(gòu)(12)的數(shù)據(jù)通信系統(tǒng)(1)中，一個(gè)節(jié)點(diǎn)包含物理層接口電路(81)，所述的物理層接口電路(81)包含用于把所述的物理層接口(81)和所述的串行總線結(jié)構(gòu)(12)耦合起來的一個(gè)外部端口(82，83，84)，一個(gè)內(nèi)部并行數(shù)據(jù)接口(91)和一個(gè)控制接口；多個(gè)鏈路層接口電路(85，86，87)，每個(gè)所述的鏈路層接口包含另外的內(nèi)部并行數(shù)據(jù)接口和另外的控制接口；多個(gè)雙向交換裝置(88，89，90)，在一側(cè)所有的所述雙向交換裝置(88，89，90)與所述的內(nèi)部并行數(shù)據(jù)接口(91)相耦合，而在另一側(cè)每個(gè)所述的雙向交換裝置與各個(gè)所述的另外的內(nèi)部并行數(shù)據(jù)接口中相應(yīng)的一個(gè)相耦合；以及一個(gè)邏輯電路(93)，其耦合在所述的物理層接口電路(81)的所述控制接口(94)和所述的多個(gè)鏈路層接口的所述的另外控制接口之間，所述的邏輯電路(93)用于選擇地將同步數(shù)據(jù)流和異步數(shù)據(jù)流從所述的鏈路層接口電路(85，86，87)路由到所述的物理層接口電路(81)和從所述的物理層接口電路(81)路由到所述的鏈路層接口電路(85，86，87)。
19.權(quán)利要求18的節(jié)點(diǎn)，所述的節(jié)點(diǎn)是一個(gè)橋(6，7)，用于橋接另外節(jié)點(diǎn)(2，3，4，5，6，7，8，9，10，11)的子系統(tǒng)。
20.權(quán)利要求18的節(jié)點(diǎn)，其中所述的子系統(tǒng)是本地系統(tǒng)而所述的橋接是遠(yuǎn)端橋接。
21.權(quán)利要求18的節(jié)點(diǎn)，其中所述的系統(tǒng)是基于IEEE 1394標(biāo)準(zhǔn)的系統(tǒng)。
全文摘要
在一個(gè)具有多個(gè)節(jié)點(diǎn)的數(shù)據(jù)通信系統(tǒng)的節(jié)點(diǎn)中,多鏈路層接口電路被耦合到一個(gè)單個(gè)物理層接口電路,其中數(shù)據(jù)通信系統(tǒng)的同步和異步數(shù)據(jù)通過一個(gè)串行數(shù)據(jù)總線結(jié)構(gòu)進(jìn)行交換。該物理層接口電路有一個(gè)外部端口,通過該端口物理層接口電路連接到串行總線結(jié)構(gòu)。物理層接口電路通過雙向交換裝置耦合到鏈路層接口電路。邏輯電路控制著雙向交換裝置,并且根據(jù)存儲(chǔ)在鏈路層接口電路的配置寄存器中的配置信息和它本身的編程,邏輯電路控制著同步和異步數(shù)據(jù)流從鏈路層接口電路到物理層接口電路以及從物理層接口電路到鏈路層接口電路的路由。
文檔編號(hào)H04L29/06GK1364264SQ00803216
公開日2002年8月14日 申請(qǐng)日期2000年9月15日 優(yōu)先權(quán)日1999年9月27日
發(fā)明者S·巴納杰, J·博尼特 申請(qǐng)人:皇家菲利浦電子有限公司