專利名稱：解塊過濾設(shè)備和方法
技術(shù)領(lǐng)域：
本發(fā)明涉及在數(shù)字圖像壓縮處理期間對一個恢復(fù)的圖像執(zhí)行的處理，更具體地說，涉及在MPEG-4中定義的解塊過濾(deblocking filtering)設(shè)備和方法。
背景技術(shù)：
對于數(shù)字圖像處理，國際性地被接受的MPEG數(shù)字圖像壓縮標(biāo)準(zhǔn)規(guī)定使用離散余弦變換。這是一種用于量化的非可逆變換，并且依賴于原始圖像的情況，發(fā)生這樣一種現(xiàn)象，籍此可能在恢復(fù)的圖像中出現(xiàn)該系統(tǒng)所固有的具有塊(block)形狀的假輪廓(塊噪聲)。
作為對策，MPEG-4視頻標(biāo)準(zhǔn)的Vertification Model 7.0定義了一種解塊過濾器作為對恢復(fù)的圖像的后處理。如圖3所示，所定義的解塊(deblocking)過濾器對十個接收到的位于該塊邊界周圍的像素值執(zhí)行過濾，并輸出八個位于該塊邊界周圍的像素值。DC偏移模式操作(以下稱為D模式操作)和缺省模式操作這兩種操作模式根據(jù)接近該塊邊界的像素的值的變化值(以下稱為活動量(activity)進行切換。表示該活動量的估算函數(shù)采用以下公式(1)。
f＝φ{(diào)g(0)-g(1)}+φ{(diào)g(1)-g(2)}+φ{(diào)g(2)-g(3)}+φ{(diào)g(3)-g(4)}+φ{(diào)g(4)-g(5)}+φ{(diào)g(5)-g(6)}+φ{(diào)g(6)-g(7)}+φ{(diào)g(7)-g(8)}+φ{(diào)g(8)-g(9)}其中如果(abs(x)＜＝Th1)φ(x)＝1；否則 φ(x)＝0(1)
按照公式(1)的估算函數(shù)，對十個位于該塊邊界周圍的像素值，將相鄰象素值之間的差的絕對差值與一閾值Th1比較，并且在該絕對差值等于或小于閾值Th1的情況下，獲得反映這些位置的計數(shù)值。如果估算函數(shù)f的值等于或大于一閾值Th2，即，當(dāng)該活動量低的時候，選擇D模式操作。而如果估算函數(shù)f的值小于一閾值Th2，即，當(dāng)該活動量高的時候，選擇缺省模式操作。
正如用示出在以下的計算公式(2)所圖解的那樣，關(guān)于D模式操作執(zhí)行的平滑處理比關(guān)于缺省模式操作執(zhí)行的平滑處理更有效。如果關(guān)于位于一個塊邊界周圍的一串八個像素的最大像素值和最小像素值之間的絕對差值小于一量化參數(shù)QP的兩倍，則執(zhí)行該平滑處理。如果該絕對差值等于或大于該量化參數(shù)QP的兩倍，則不執(zhí)行該平滑處理，并且毫無變化地輸出該輸入的像素值。
<pre listing-type="program-listing"><![CDATA[ MAX＝max{(g(1)，g(2)，g(3)，g(4)，g(5)，g(6)，g(7)，g(8)}； MIN＝min{(g(1)，g(2)，g(3)，g(4)，g(5)，g(6)，g(7)，g(8)}； if(abs(MAX-MIN)＜2*QP){ min#padding＝abs(g(0)-g(1))＜QP？g(0)g(1)； max#padding＝abs(g(8)-g(9))＜QP？g(9)g(8)； g′(n)＝0； for(i＝-4；i＜5；i++) g′(n)+＝coef(i+4)*(n+1＜1？min#paddingn+i＞8？ max#paddingg(n+i)))；…(a) g′(n)＝(g′(n)+8)＞＞4； } else g′(n)＝g(n)]]></pre>(其中系數(shù)(9)＝{1，1，2，2，4，2，2，1，1，})(2)公式(3)通過在公式(2)中特別演變的式(a)獲得，該平滑處理通過一個主要用于一目標(biāo)像素和該輸入像素串的邏輯和的加權(quán)函數(shù)執(zhí)行。
g′(1)＝min+min+2*min+2*min+4*g(1)+2*g(2)+2*g(3)+g(4)+g(5)；g′(2)＝min+min+2*min+2*g(1)+4*g(2)+2*g(3)+2*g(4)+g(5)+g(6)；g′(3)＝min+min+2*g(1)+2*g(2)+4*g(3)+2*g(4)+2*g(5)+g(6)+g(7)；g′(4)＝min+g(1)+2*g(2)+2*g(3)+4*g(4)+2*g(5)+2*g(6)+g(7)+g(8)；g′(5)＝g(1)+g(2)+2*g(3)+2*g(4)+4*g(5)+2*g(6)+2*g(7)+g(8)+max；g′(6)＝g(2)+g(3)+2*g(4)+2*g(5)+4*g(6)+2*g(7)+2*g(8)+max+max；g′(7)＝g(3)+g(4)+2*g(5)+2*g(6)+4*g(7)+2*g(8)+2*max+max+max；g′(8)＝g(4)+g(5)+2*g(6)+2*g(7)+4*g(8)+2*max+2*max+max+max；minmin#padding，maxmax#padding(3)該缺省模式操作采用公式(4)。僅僅對沿著一塊邊界的兩個像素執(zhí)行該平滑處理，并且毫無變化地輸出其它像素的輸入值。
<pre listing-type="program-listing"><![CDATA[ max＝(g(4)-g(5))/2 d＝nint(5*(actO′-actO)/8)； if((abs(actO)＜QP)&&(sign(max)＝sign(d))) d＝(abs(d)＞abs(max))？maxd； else d＝0； g′(4)＝g(4)-d； g′(5)＝g(5)-d；]]></pre>其中QP是g(5)所屬的宏模塊的量化參數(shù)，actO＝nint((2*g(3)-5*g(4)+5*g(5)-2*g(6))/8)；act1＝nint((2*g(1)-5*g(2)+5*g(3)-2*g(4))/8)；act2＝nint((2*g(5)-5*g(6)+5*g(7)-2*g(8))/8)；act0′＝sign(act0).min(abs(act0)，abs(act1)，abs(act2))，(4)其中對g(1)至g(3)和g(6)至g(8)不執(zhí)行任何操作此外可以采用具有較小計算量的Telenor自適應(yīng)過濾法(以下稱為T模式操作)替代該缺省模式操作，如用下面的T模式計算公式(5)所圖解的那樣。并且在該缺省模式操作中，僅僅對沿著一塊邊界的兩個像素執(zhí)行該平滑處理，并且毫無變化地輸出全部其它像素的輸入值。對沿著該塊邊界的兩個像素，當(dāng)公式(5)中的估算函數(shù)d等于或小于量化參數(shù)QP/2時，執(zhí)行平滑處理，在該處理中將估算函數(shù)值d的添加到該輸入像素值或從該輸入像素值中減去。然后，如果該估算函數(shù)值d大于該量化參數(shù)QP/2，則毫無變化地輸出該輸入值。
d＝{g(3)-3*g(4)+3*g(5)-g(6)+4)＞＞3；g′(4)＝abs(d)(QP/2)？g(4)g(4)+d；(5)g′(5)＝abs(d)(QP/2)？g(5)g(5)-d；其中對g(1)至g(3)和g(6)至g(8)不執(zhí)行任何操作由MPEG-4定義的上述解塊過濾法首先沿著整個水平邊沿執(zhí)行，然后沿著整個垂直邊沿執(zhí)行。
利用軟件通過處理器中的通用計算器執(zhí)行上述解塊過濾操作，或通過特定硬件執(zhí)行一部分解塊過濾操作，而用處理器中的通用計算器執(zhí)行該操作的剩余部分。
圖4是示出用于D模式操作公式(2)中的式(a)的特定硬件操作的方框圖。在圖4中，計數(shù)器100從0到7對處理周期計數(shù)，操作模塊101至1 08對應(yīng)于過濾目標(biāo)的像素n(n是1到8的一個整數(shù))，并且輸出選擇器109選擇操作模塊101至108的輸出之一。
操作模塊101包括第一和第二選擇器n11和n12，用于接收外部輸入數(shù)據(jù)max-padding、min-padding、輸入像素值g(x)和g(x+1)以及數(shù)據(jù)0中的至少兩個；第三選擇器n13，用于接收數(shù)據(jù)“8”和以下將要描述的寄存器n17的輸出；第一和第二移位器n14和n15，用于移位第一和第二選擇器n11和n12的輸出；加法器n16，用于將第一和第二移位器n14和n15的輸出添加到第三選擇器n13的輸出；寄存器n17，用于保存加法器n16的輸出，以及第三移位器n18，用于移位寄存器n17的輸出。
操作模塊102至108具有與操作模塊101同樣的配置，分別包括第一選擇器n21、n31、n41、n51、n61、n71和n81；第二選擇器n22、n32、n42、n52、n62、n72和n82；第三選擇器n23、n33、n43、n53、n63、n73和n83；第一移位器n24、n34、n44、n54、n64、n74和n84；第二移位器n25、n35、n45、n55、n65、n75和n85；加法器n26、n36、n46、n56、n66、n76和n86；寄存器n27、n37、n47、n57、n67、n77和n87；以及第三移位器n28、n38、n48、n58、n68、n78和n88。
由于常規(guī)解塊過濾法使用軟件，所以需要大量處理周期，因而處理慢。此外，當(dāng)在像常規(guī)技術(shù)中那樣對一部分操作使用特定硬件以便提高處理速度時，需要一處理器和特定硬件，這增加了制造成本。
發(fā)明內(nèi)容
因此，本發(fā)明的一個目的是實現(xiàn)一種只需要少量周期就能執(zhí)行所有解塊過濾的硬件配置，以便能夠提供具有小規(guī)模電路結(jié)構(gòu)的解塊過濾設(shè)備，而不用軟件處理和必須的處理器。
按照本發(fā)明的的第一方面，一種解塊過濾設(shè)備包括D模式計算電路，用于對MPEG-4中定義的解塊過濾器執(zhí)行D模式操作；T模式計算電路，用于執(zhí)行T模式操作；操作模式確定電路，用于采用接近一個塊(block)邊界的像素值的變化自適應(yīng)地確定應(yīng)該執(zhí)行D模式操作或是T模式操作；以及選擇器，用于根據(jù)操作模式確定電路的輸出選擇D模式計算電路的輸出或T模式計算電路的輸出，其中D模式計算電路、T模式計算電路和操作模式確定電路以與依次輸入的像素值的輸入時序同步的方式并行地運行。
根據(jù)本發(fā)明的第二方面，在第一方面的解塊過濾設(shè)備中，操作模式確定電路在一時間序列中用于D模式計算電路和T模式計算電路的多個處理之前執(zhí)行一處理；將D模式計算電路或T模式計算電路選擇為自適應(yīng)計算電路；將一固定值替代一輸入像素值傳輸?shù)椒亲赃m應(yīng)計算電路。
按照本發(fā)明的第三方面，在第一方面的解塊過濾設(shè)備中，D模式計算電路包括移位寄存器組，用于移位一輸入像素值；第一絕對差值計算電路，用于獲得該移位寄存器組的相鄰寄存器之間的差的絕對差值；第一比較器，用于將第一絕對差值計算電路的輸出與一第一閾值比較；第一選擇器，用于根據(jù)該第一比較器的輸出用該移位寄存器組選擇特定的寄存器輸出；次序計數(shù)器，用于計數(shù)該操作啟動以后的周期的數(shù)量；第一和第二寄存器，用于保存對由次序計數(shù)器指示的特定周期的第一選擇器的輸出；選擇器組，用于根據(jù)由次序計數(shù)器指示的一周期使在該移位寄存器組的特定寄存器輸出和該第一和第二寄存器的輸出之間改變。
第一移位器組，用于向左移位選擇器組的輸出；第一加法器組，用于將該選擇器組的輸出與第一移位器組的輸出加到一起第一移位器，用于向右移位第一加法器組的輸出；第三和第四寄存器，用于保存在由次序計數(shù)器指示的一特定周期中該移位寄存器組的特定寄存器輸出的最大值和最小值；第二絕對差值計算電路，用于獲得第三和第四寄存器之間的差的絕對差值；第二比較器，用于將第二絕對差值計算電路的輸出與一第二閾值比較；第二選擇器，用于根據(jù)該第二比較器的輸出改變該移位寄存器組的特定寄存器輸出和該第一移位器的輸出。T模式計算電路包括第二移位器組，用于向左移位該移位寄存器組的特定寄存器輸出；第二加法器組，用于將該移位寄存器組的特定寄存器輸出與第二移位器組的輸出相加；第二移位器，用于向右移位第二加法器組的輸出；加法器，用于將第二移位器的輸出加到移位寄存器組的特定寄存器輸出；減法器，用于從移位寄存器組的特定寄存器輸出減去第二移位器的輸出；第三比較器，用于將第二移位器輸出的絕對值與一第三閾值比較；第三選擇器，用于根據(jù)該第三比較器的輸出切換該移位寄存器組的特定寄存器輸出、加法器的輸出和該減法器的輸出。該操作模式確定電路包括第三絕對差值計算電路，用于獲得該移位寄存器組的相鄰寄存器之間的差的絕對差值；第四比較器，用于將第三絕對差值計算電路的輸出與一第四閾值比較；計數(shù)器，用于累加第四比較器的輸出；第五比較器，用于將該計數(shù)器的輸出與一第五閾值比較。該解塊過濾設(shè)備還包括第四選擇器，用于根據(jù)操作模式確定電路的輸出切換D模式計算電路的輸出和T模式計算電路的輸出。
根據(jù)本發(fā)明的第四方面，一種解塊過濾方法包括D模式操作步驟，用于對MPEG-4中定義的解塊過濾器執(zhí)行D模式操作；T模式操作步驟，用于執(zhí)行T模式操作；操作模式確定步驟，用于采用接近一個塊邊界的像素值的變化自適應(yīng)地確定應(yīng)該執(zhí)行D模式操作或是T模式操作；以及用于根據(jù)操作模式確定步驟的輸出選擇D模式操作步驟的輸出或T模式操作步驟的輸出的步驟，其中D模式操作、T模式操作和操作模式確定以與依次輸入的像素值的輸入時序同步的方式并行地運行。
根據(jù)本發(fā)明的第五方面，在第四方面的解塊過濾設(shè)備中，在一時間序列中啟動D模式操作和T模式操作之前執(zhí)行操作模式確定，將D模式操作或T模式操作確定為自適應(yīng)操作，并且將一固定值替代一輸入像素值作為非自適應(yīng)操作輸入。
按照本發(fā)明的第一和第四方面，都處理依次輸入的像素值的D模式計算電路、T模式計算電路和操作模式確定電路，以與像素值的輸入時序同步的方式并行地運行。因此，所有操作都可以在關(guān)于具有最大處理周期的計算電路的處理周期數(shù)量內(nèi)完成。因此，不需要使用計算機的通用計算器的軟件處理，并且該解塊過濾法可以快速執(zhí)行并只需要少量處理周期。
按照第二和第五方面，在D模式操作和T模式操作之前執(zhí)行操作模式確定。因此，可以事先確定一種自適應(yīng)操作，并且對非自適應(yīng)操作的輸入像素值可以定義成一固定值。因此，減少所需的計算量并降低功耗。
圖1是示出根據(jù)本發(fā)明的一個實施例的解塊過濾設(shè)備的方框圖；圖2是根據(jù)本發(fā)明的一個實施例的解塊過濾設(shè)備的時序圖；圖3是輸入到由MPEG-4定義的解塊過濾器的像素的位置的圖表；圖4是示出用于執(zhí)行D模式操作的常規(guī)操作設(shè)備的方框圖。
具體實施例方式
現(xiàn)在參考附圖描述本發(fā)明的優(yōu)選實施例。圖1是示出根據(jù)本發(fā)明的這一個實施例的解塊過濾設(shè)備的方框圖。
在圖1中，該解塊過濾設(shè)備包括移位寄存器組1；第一絕對差值計算電路2，用于獲得該移位寄存器組1的特定相鄰寄存器之間的差的絕對差值；第一比較器3，用于將第一絕對差值計算電路2的輸出與一量化參數(shù)QP(第二閾值)比較；第一選擇器4，用于采用該第一比較器3的輸出選擇將要被輸入到第一絕對差值計算電路2的寄存器值之一；次序計數(shù)器5；以及第一和第二寄存器6和7，用于保存在由次序計數(shù)器5的計數(shù)值指示的特定次序周期中第一選擇器4的輸出。
此外，該解塊過濾設(shè)備還包括選擇器組8，用于根據(jù)由次序計數(shù)器5的輸出，切換該移位寄存器組1的輸出和該第一和第二寄存器的輸出；第一移位器組9，用于將選擇器組8的輸出向左移一或二位；第一半加法器組10，用于將該選擇器組8的輸出與第一移位器組9的輸出加到一起；以及第一移位器11，用于將第一半加法器組10的輸出向右移四位。
該解塊過濾設(shè)備還包括第三寄存器12，用于保存由該移位寄存器組1輸出的關(guān)于特定寄存器的最大值；第四寄存器13，用于保存由該移位寄存器組1輸出的關(guān)于特定寄存器的最小值；第二絕對差值計算電路14，用于獲得第三寄存器輸出和第四寄存器輸出之間的差的絕對差值；第二比較器15，用于將第二絕對差值計算電路14的輸出與該量化參數(shù)QP的兩倍值(第二閾值)比較；第二選擇器16，用于根據(jù)該第二比較器15的結(jié)果切換該移位寄存器組1中的特定寄存器的輸出和該第一移位器11的輸出。零件1至16構(gòu)成適合D模式操作的操作模塊。
在圖1中，該解塊過濾設(shè)備額外包括第二移位器組17，第二半加法器組18，用于將該移位寄存器組1中的特定寄存器的輸出與第二移位器組17的輸出相加；第二移位器19，用于將第二半加法器組18的輸出向右移三位；半加法器20，用于將第二移位器19的輸出加到移位寄存器組1中的特定寄存器的輸出；半減法器21，用于從移位寄存器組1中的特定寄存器的輸出減去第二移位器19的輸出；第三比較器22，用于將第二移位器19輸出與一量化參數(shù)QP/2(第三閾值)比較；以及第三選擇器23，用于根據(jù)該第三比較器22的輸出切換該移位寄存器組1中的特定寄存器的輸出、半加法器20的輸出和該半減法器21的輸出。零件17至23構(gòu)成適合T模式操作的操作模塊。
此外，圖1中的該解塊過濾設(shè)備包括第三絕對差值計算電路24，用于獲得該移位寄存器組1中特定的相鄰寄存器之間的差的絕對差值；第四比較器25，用于將第三絕對差值計算電路24的輸出與一閾值Th1(第四閾值)比較；計數(shù)器26，用于累加第四比較器25的輸出；第五比較器27，用于將該計數(shù)器的輸出與一閾值Th2(第五閾值)比較，以及第四選擇器28，用于根據(jù)第五比較器27的輸出切換第二選擇器16的輸出與第三選擇器23的輸出。零件24至28一起形成操作模式確定電路模塊，用于確定應(yīng)該選擇D模式操作還是T模式操作。在圖1中，按電路的需要提供時序調(diào)整寄存器，以便調(diào)整在處理路徑中不同的操作周期的數(shù)量。
現(xiàn)在參考圖2解釋這個實施例中，這樣配置的解塊過濾設(shè)備的操作。將解釋關(guān)于垂直塊邊界的處理；然而，通過改變像素值輸入的輸入次序可以執(zhí)行關(guān)于水平塊邊界的同樣處理。
以左邊的a(0)開始依次排列位于沿該塊邊界的十個像素值a(0)、a(1)、a(2)、a(3)、a(4)、a(5)、a(6)、a(7)、a(8)和a(9)；以左邊的b(0)開始依次排列位于下以行的沿該塊邊界的十個像素值b(0)、b(1)、b(2)、b(3)、b(4)、b(5)、b(6)、b(7)、b(8)和b(9)。每個周期按a(0)、a(1)和a(2)次序?qū)⑾袼刂祩鬏數(shù)揭莆患拇嫫鹘M1，并將傳輸a(0)的周期定義為周期0時，在周期1，a(0)擔(dān)當(dāng)移位寄存器組1的第一寄存器的輸出，并且在周期2，a(0)用作該第二寄存器的輸出。
在由移位寄存器組1輸出的第六寄存器是a(1)并且輸出的第七寄存器是a(0)的周期7中，第一絕對差值計算電路2計算a(0)和a(1)之間的差絕對差值。在下一個周期中，第一比較器3將該差絕對差值與量化參數(shù)QP進行比較。然后，作為比較結(jié)果，如果發(fā)現(xiàn)該絕對差值小于該量化參數(shù)QP，那么第一選擇器4選擇a(0)，這是移位寄存器組1中的第八個寄存器的輸出。但如果發(fā)現(xiàn)該絕對差值等于或大于該量化參數(shù)QP，那么第一選擇器4選擇a(1)，這是移位寄存器組1中的第七個寄存器的輸出。第一寄存器6保存第一選擇器4的輸出。第一寄存器6所保存的值是公式(2)中的min-padding值。
類似地，在由移位寄存器組1輸出的第六寄存器是a(9)并且輸出的第七寄存器是a(8)的周期15中，第一絕對差值計算電路2計算a(8)和a(9)之間的差絕對差值。在下一個周期中，第一比較器3將該差絕對差值與量化參數(shù)QP進行比較。然后，作為比較結(jié)果，如果發(fā)現(xiàn)該絕對差值小于該量化參數(shù)QP，那么第一選擇器4選擇a(9)，這是移位寄存器組1中的第七個寄存器的輸出。但如果發(fā)現(xiàn)該絕對差值等于或大于該量化參數(shù)QP，那么選擇第八個寄存器的輸出a(8)。第一寄存器7保存第一選擇器4的輸出。第一寄存器7所保存的值是公式(2)中的max-padding值。
在周期13之后，利用移位寄存器1的第8和第16寄存器輸出和min-padding值與max-padding值執(zhí)行平滑處理。在從周期13延續(xù)到周期20的時間段中每個選擇器8按下列方式運行。選擇器A從周期13延續(xù)到周期16的時間段中輸出移位寄存器組1中的第八寄存器的值，并且從周期17延續(xù)到周期20的時間段中輸出max-padding值。選擇器B從周期13延續(xù)到周期17的時間段中輸出移位寄存器組1中的第九寄存器的值，并且從周期18延續(xù)到周期20的時間段中輸出max-padding值。選擇器C從周期13延續(xù)到周期18的時間段中輸出移位寄存器組1中的第十寄存器的值，并且從周期19延續(xù)到周期20的時間段中輸出max-padding值。選擇器D從周期13延續(xù)到周期19的時間段中輸出移位寄存器組1中的第十一寄存器的值，并且在周期20中輸出max-padding值。
選擇器E在周期13中輸出min-padding值，并從周期14延續(xù)到周期20的時間段中輸出第十三寄存器的值。選擇器F在從周期13延續(xù)到周期14的時間段中輸出min-padding值，并從周期15延續(xù)到周期20的時間段中輸出第十四寄存器的值。選擇器G在從周期13延續(xù)到周期15的時間段中輸出min-padding值，并從周期16延續(xù)到周期20的時間段中輸出第十五寄存器的值。選擇器H在從周期13延續(xù)到周期16的時間段中輸出min-padding值，并從周期17延續(xù)到周期20的時間段中輸出第十六寄存器的值。
然后，第一移位器組9將選擇器組8中的選擇器C至F之每一個的輸出向左移一位，并將移位寄存器組1的第十二寄存器的輸出向左移兩位。此外，第一半加法器組10將選擇器組8的選擇器A、B、G和H的輸出和第一移位器組9的移位器的輸出總和起來，并且加常數(shù)“8”到這個總和。最后，第二移位器11將該結(jié)果向右移四位，并獲得該平滑處理結(jié)束時的像素值。
執(zhí)行下列操作以確定該平滑處理結(jié)束時獲得的像素值是否應(yīng)該作為D模式操作的輸出來輸出，或者該輸入像素值是否應(yīng)該毫無改變地被輸出。
在從周期3延續(xù)到周期10的時間段中比較移位寄存器組1中的第二移位寄存器的每個周期的輸出，并將輸入像素值a(1)至a(8)的最大值保存在第三寄存器12中，將輸入像素值a(1)至a(8)的最小值保存在第四寄存器13中。在周期12中，第二絕對差值計算電路14計算保存在第三寄存器12和第四寄存器13中的值之間的差的絕對差值。然后。在周期13中，第二比較器15將該絕對差值與二倍量化參數(shù)QP比較。作為比較結(jié)果，如果確定出第二絕對差值計算電路14的輸出小于二倍量化參數(shù)QP，那么第二選擇器16選擇在該平滑處理結(jié)束時得到的像素值，它是第一移位器11的輸出。反之，如果第二絕對差值計算電路14的輸出等于或大于二倍量化參數(shù)QP，那么第二選擇器16選擇輸入像素值，該輸入像素值是移位寄存器組1中的第十四寄存器的輸出。
通過上述處理獲得D模式操作的輸出。
現(xiàn)在描述T模式計算電路的操作。在周期15中，第二移位寄存器組17將移位寄存器組1中的第十和第十一移位寄存器的輸出向左移一位。第二半加法器組18和第二移位寄存器19利用第二移位寄存器組17輸出和移位寄存器組1中的第九和第十二移位寄存器的輸出計算公式(5)中的值“d”。在周期16中，半加法器20將移位寄存器組1中的第十二移位寄存器的輸出a(4)加到第二移位寄存器19的輸出，即公式(5)中的值“d”上。在周期17中，半減法器21從移位寄存器組1中的第十二移位寄存器的輸出a(5)中減去第二移位寄存器19的輸出，即公式(5)中的值d。結(jié)果，獲得了該平滑處理結(jié)束時的像素值。
執(zhí)行下列操作以確定該平滑處理結(jié)束時獲得的像素值是否應(yīng)該作為T模式操作的輸出來輸出，或者該輸入像素值是否應(yīng)該毫無改變地被輸出。
第三比較器22將量化參數(shù)QP/2與公式(5)中的值d即第二移位寄存器19的輸出的絕對值進行比較。如果公式(5)中的值d的絕對值等于或小于量化參數(shù)QP/2，則第三選擇器23選擇該平滑處理結(jié)束時獲得的像素值，即半加法器20或半減法器21的輸出。反之，如果公式(5)中的值d的絕對值大于量化參數(shù)QP/2，則第三選擇器23選擇輸入的像素值，即移位寄存器組1中的第十二移位寄存器的輸出。
通過上述處理獲得T模式操作的輸出。
現(xiàn)在給出關(guān)于用于確定應(yīng)該執(zhí)行D模式操作還是應(yīng)該執(zhí)行T模式操作的操作模式確定電路的操作的解釋。
第三絕對差值計算電路24獲得移位寄存器組1中的第一寄存器和第二寄存器的輸出中的差的絕對值。因此，在移位寄存器組1中的第一寄存器的輸出是a(1)而第二寄存器的輸出是a(0)的周期2中，獲得(a(0)-a(1))的絕對值。在移位寄存器組1中的第一寄存器的輸出是a(2)而第二寄存器的輸出是a(1)的周期2中，獲得(a(1)-a(2))的絕對值。以下按同樣的方式，為每個周期計算出關(guān)于相鄰輸入像素值之間的差的絕對差值。
第四比較器25將第三絕對差值計算電路24的輸出與閾值Th1比較。如果第三絕對差值計算電路24的輸出等于或小于閾值Th1，則輸出值1。而如果如果第三絕對差值計算電路24的輸出大于閾值Th1，則輸出值0。在從周期2延續(xù)到周期10的時間段中，計數(shù)器26將第四比較器25的輸出累相加，并獲得公式(1)中的f。然后第五比較器27將計數(shù)器26的輸出與閾值Th2比較，如果計數(shù)器26的輸出等于或大于閾值Th2，則第四選擇器28選擇第二選擇器16的輸出。然而，如果計數(shù)器26的輸出小于閾值Th2，那么第四選擇器28選擇第三選擇器23的輸出。
因此，如果在關(guān)于相鄰像素值之間有適度的變化并且塊噪聲經(jīng)常出現(xiàn)的圖案(pattern)中的像素值被輸入到過濾器，則選擇D模式操作，執(zhí)行一更有效的平滑處理。反之，如果在關(guān)于相鄰像素值之間有急劇的變化并且塊噪聲很少出現(xiàn)的圖案中的像素值被輸入到過濾器，則選擇T模式操作，減少在平滑處理期間執(zhí)行的計算量。
如上所述，在本實施例中，可以提供一種解塊過濾設(shè)備，對于該設(shè)備，采用硬件完全實現(xiàn)由MPEG-4定義的解塊過濾器的D模式操作和T模式操作以及自適應(yīng)過濾器確定操作。不需要軟件處理，并且該操作以與像素值順序輸入的時序同步的方式并行地執(zhí)行。因此可以執(zhí)行快速過濾操作。
按照第二方面，在第一方面中的該解塊過濾器操作設(shè)備的操作模式確定電路，在一時間序列中關(guān)于D模式計算電路和關(guān)于T模式計算電路的處理之前，執(zhí)行一處理，選擇D模式計算電路或T模式計算電路作為自適應(yīng)計算電路。當(dāng)解塊過濾器操作設(shè)備確定T模式操作是自適應(yīng)操作時，采用max-padding值和min-padding值作為選擇器組8的輸出，以便限制第一移位器組9和第一半加法器組10的信號變化。因此，甚至可以更多地降低第一方面的解塊過濾設(shè)備所需的功耗。
如上所述，按照本發(fā)明，這種用法是硬件實現(xiàn)的，它能夠有效地并行運行關(guān)于由MPEG-4定義的解塊過濾器的D模式計算電路、T模式計算電路和用于選擇任意電路作為自適應(yīng)電路的電路。因此，不需要使用該處理器的通用計算器的軟件處理，并且可以執(zhí)行快速過濾處理。
權(quán)利要求
1.一種解塊過濾設(shè)備，包括D模式計算電路，用于對MPEG-4中定義的解塊過濾器執(zhí)行D模式操作；T模式計算電路，用于執(zhí)行T模式操作；操作模式確定電路，用于采用接近一個塊邊界的像素值的變化自適應(yīng)地確定應(yīng)該執(zhí)行D模式操作或是T模式操作；以及選擇器，用于根據(jù)操作模式確定電路的輸出選擇D模式計算電路的輸出或T模式計算電路的輸出，其中D模式計算電路、T模式計算電路和操作模式確定電路以與依次輸入的像素值的輸入時序同步的方式并行地運行。
2.按照權(quán)利要求1的解塊過濾設(shè)備，其中該操作模式確定電路在一時間序列中用于D模式計算電路和T模式計算電路的多個處理之前執(zhí)行一處理，將D模式計算電路或T模式計算電路選擇為自適應(yīng)計算電路，并將一固定值替代一輸入像素值傳輸?shù)椒亲赃m應(yīng)計算電路。
3.按照權(quán)利要求1的解塊過濾設(shè)備，其中該D模式計算電路包括移位寄存器組，用于移位一輸入像素值；第一絕對差值計算電路，用于獲得該移位寄存器組的相鄰寄存器之間的差的絕對差值；第一比較器，用于將第一絕對差值計算電路的輸出與一第一閾值比較；第一選擇器，用于根據(jù)該第一比較器的輸出用該移位寄存器組選擇特定的寄存器輸出；次序計數(shù)器，用于對該操作啟動以后的周期的數(shù)量計數(shù)；第一和第二寄存器，用于保存對由次序計數(shù)器指示的特定周期的第一選擇器的輸出；選擇器組，用于根據(jù)由次序計數(shù)器指示的一周期使在該移位寄存器組的特定寄存器輸出和該第一和第二寄存器的輸出之間改變。第一移位器組，用于向左移位選擇器組的輸出；第一加法器組，用于將該選擇器組的輸出與第一移位器組的輸出相加；第一移位器，用于向右移位第一加法器組的輸出；第三和第四寄存器，用于保存在由次序計數(shù)器指示的一特定周期中該移位寄存器組的特定寄存器輸出的最大值和最小值；第二絕對差值計算電路，用于獲得第三和第四寄存器之間的差的絕對差值；第二比較器，用于將第二絕對差值計算電路的輸出與一第二閾值比較；第二選擇器，用于根據(jù)該第二比較器的輸出改變該移位寄存器組的特定寄存器輸出和該第一移位器的輸出，其中該T模式計算電路包括第二移位器組，用于向左移位該移位器組的特定寄存器輸出；第二加法器組，用于將該移位寄存器組的特定寄存器輸出與第二移位器組的輸出相加；第二移位器，用于向右移位第二加法器組的輸出；加法器，用于將第二移位器的輸出加到移位寄存器組的特定寄存器輸出；減法器，用于從移位寄存器組的特定寄存器輸出減去第二移位器的輸出；第三比較器，用于將第二移位器輸出的絕對值與一第三閾值比較；第三選擇器，用于根據(jù)該第三比較器的輸出切換該移位寄存器組的特定寄存器輸出、該加法器的輸出和該減法器的輸出，其中該操作模式確定電路包括第三絕對差值計算電路，用于獲得該移位寄存器組的相鄰寄存器之間的差的絕對差值；第四比較器，用于將第三絕對差值計算電路的輸出與一第四閾值比較；計數(shù)器，用于累加第四比較器的輸出；第五比較器，用于將該計數(shù)器的輸出與一第五閾值比較，其中該該選擇器根據(jù)操作模式確定電路的輸出切換D模式計算電路的輸出和T模式計算電路的輸出。
4.一種解塊過濾方法，包括D模式操作步驟，用于對MPEG-4中定義的解塊過濾器執(zhí)行D模式操作；T模式操作步驟，用于執(zhí)行T模式操作；操作模式確定步驟，用于采用接近一個塊邊界的像素值的變化自適應(yīng)地確定應(yīng)該執(zhí)行D模式操作或是T模式操作；以及用于根據(jù)操作模式確定步驟的輸出選擇D模式操作步驟的輸出或T模式操作步驟的輸出的步驟，其中D模式操作、T模式操作和操作模式確定以與依次輸入的像素值的輸入時序同步的方式并行地進行。
5.按照權(quán)利要求4的解塊過濾方法，其中在一時間序列中啟動D模式操作和T模式操作之前執(zhí)行操作模式確定，將D模式操作或T模式操作確定為自適應(yīng)操作，并且將一固定值替代一輸入像素值作為非自適應(yīng)操作輸入。
全文摘要
一種解塊過濾設(shè)備,包括:D模式計算電路、T模式計算電路、操作模式確定電路,用于確定應(yīng)該執(zhí)行D模式計算電路或是T模式計算電路;以及選擇器,用于根據(jù)操作模式確定電路的結(jié)果切換D模式計算電路的輸出或T模式計算電路的輸出。此外,在D模式計算電路和T模式計算電路啟動它們的操作之前,該操作模式確定電路執(zhí)行一操作,并將一固定值替代一輸入像素值傳輸?shù)椒亲赃m應(yīng)計算電路。因此降低能耗。
文檔編號H04N7/26GK1338860SQ01125538
公開日2002年3月6日 申請日期2001年8月14日 優(yōu)先權(quán)日2000年8月16日
發(fā)明者橋本幸吉 申請人:松下電器產(chǎn)業(yè)株式會社