專利名稱：可配置w－cdma多徑對(duì)齊方法及裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及第三代移動(dòng)通信中WCDMA(寬帶碼分多址)系統(tǒng)，具體說主要涉及移動(dòng)通信系統(tǒng)WCDMA中下行專用物理信道解調(diào)過程中多徑對(duì)齊的裝置和方法。
在合并處理中，不同信號(hào)輸入分別加權(quán)，然后累加在一起r(t)＝a1r1(t)+a2r2(t)+……+aMrM(t)r(t)=Σi=1Mairi(t)]]>其中ri(t)為第i個(gè)信號(hào)的包絡(luò)，ai為第i個(gè)信號(hào)的加權(quán)因子。
最大比合并就是在合并時(shí)使各條徑之間相位對(duì)齊(使之互相相干)，從而實(shí)現(xiàn)相干疊加，最大限度的利用信號(hào)的能量，進(jìn)一步提高信噪比。加權(quán)因子為各路信號(hào)的信噪比的平方根，即r(t)=Σi=1MSNRiri(t)]]>其中SNRi為第i路信號(hào)的信噪比。最大比合并后其輸出信噪比為各路輸入信號(hào)信噪比之和，即SNR=Σi=1MSNRi]]>
移動(dòng)臺(tái)DPCH解調(diào)過程中所采用的RAKE合并實(shí)際上就是一種最大比合并。在多徑RAKE合并過程中，首先要將同一用戶的各條有效的多徑對(duì)齊，所謂有效是指在多徑的搜索過程中確定為可以用于解調(diào)的那些徑。完成對(duì)齊之后，就可以將同一用戶不同徑的相應(yīng)位置上的數(shù)據(jù)進(jìn)行合并，把各條徑的能量合并起來，從而實(shí)現(xiàn)最優(yōu)合并，以達(dá)到提高信噪比的目的。
多徑在時(shí)間上位置的確定主要依靠搜索部分來完成，搜索單元在不同的位置上將收到的信號(hào)與用戶的信道化碼和擾碼的異或進(jìn)行相關(guān)，通過對(duì)相關(guān)結(jié)果的判斷來確定多徑的位置，并且確定那些多徑可以用于解調(diào)(取相關(guān)結(jié)果最大并且大于閾值的那些徑)，并將搜索結(jié)果通知給解調(diào)單元。
在多徑RAKE合并過程中，首先要將同一用戶的各條有效的多徑對(duì)齊，所謂有效是指在多徑的搜索過程中確定為可以用于解調(diào)的那些徑。完成對(duì)齊之后，就可以將同一用戶不同徑的相應(yīng)位置上的數(shù)據(jù)進(jìn)行合并，把各條徑的能量合并起來，從而實(shí)現(xiàn)最優(yōu)合并，以達(dá)到提高信噪比的目的。
可配置WCDMA多徑對(duì)齊方法的特征在于通過參數(shù)的配置利用RAM的緩存功能將各條多徑相對(duì)應(yīng)的數(shù)據(jù)在處理時(shí)間上對(duì)齊輸出。所述多徑參數(shù)的配置是根據(jù)多徑搜索所得到的多徑的位置以及數(shù)據(jù)處理中對(duì)多徑對(duì)齊點(diǎn)位置的要求信息進(jìn)行計(jì)算，將計(jì)算結(jié)果配置到控制寄存器中。多徑信息寄存器是控制RAM的讀寫地址，從而完成對(duì)齊。根據(jù)需要對(duì)齊多徑的最大數(shù)目和需要對(duì)齊的范圍確定RAM的數(shù)目和深度，通過配置多徑控制寄存器控制其讀寫地址，利用數(shù)據(jù)寫入和讀出的時(shí)間差完成相互之間位置上的對(duì)齊，假設(shè)對(duì)齊多徑的最大數(shù)目為4，對(duì)齊的范圍為256chip，由于數(shù)據(jù)采樣采用4倍chip速率，I、Q兩路數(shù)據(jù)各為6bit寬，故采用RAM深度為1024，寬度為12。多徑對(duì)齊點(diǎn)位置作為多徑的配置信息按照用戶來處理，即屬于同一條徑的對(duì)齊點(diǎn)信息是相同的。多徑對(duì)齊點(diǎn)位置的要求可以是任意的，即可以將任意1/4chip精度的位置處作為多徑的對(duì)齊點(diǎn)。
本裝置的功能是完成多徑的1/4CHIP精度對(duì)齊。對(duì)齊的基準(zhǔn)點(diǎn)設(shè)置為系統(tǒng)定時(shí)中(128×N)chip處，則只要多徑在時(shí)間上的差值不超過120chip，則均可以完成對(duì)齊。在16倍chip時(shí)鐘下，最多可以支持64條多徑。
本裝置的結(jié)構(gòu)如

圖1所示內(nèi)部的關(guān)鍵結(jié)構(gòu)是4個(gè)1024*12的雙口RAM。
本裝置的輸入輸出端口輸入-clock系統(tǒng)時(shí)鐘-reset系統(tǒng)異步復(fù)位-Isig經(jīng)緩沖的I路A/D輸入，速率為4倍chip速率-Qsig經(jīng)緩沖的Q路A/D輸入，速率為4倍chip速率-frame_start RAM寫地址計(jì)數(shù)同步信號(hào)，周期是1024clock的整數(shù)倍，1clock寬度的正脈沖-path 來自碼發(fā)生器的多徑標(biāo)號(hào)，周期64clock的計(jì)數(shù)信號(hào)-lockaddr RAM寫地址鎖定信號(hào)，周期64clock，1clock寬度的正脈沖-offset 多徑偏移，與path對(duì)應(yīng)，數(shù)據(jù)保持1clock輸出-Iout4chip I路連續(xù)4個(gè)chip(6bit/chip，低位chip在前，高位chip在后)-Qout4chipQ路連續(xù)4個(gè)chip(6bit/chip，低位chip在前，高位chip在后)本發(fā)明有益效果可配置W-CDMA多徑對(duì)齊方法及裝置結(jié)構(gòu)簡(jiǎn)單，處理能力強(qiáng)。
4片RAM的讀地址是相同的，由于寫RAM時(shí)的地址是依次差4的，故對(duì)每一徑來說，讀出的都是相臨的4CHIP的數(shù)據(jù)。讀地址的產(chǎn)生方法為當(dāng)Prebuf_lock為‘1’時(shí)，當(dāng)時(shí)的RAM0寫地址加32作為當(dāng)時(shí)4CHIP時(shí)間段內(nèi)的參考讀地址，4片RAM的讀地址ram-ra由參考讀地址加上徑所在的偏移即可。
將從4片RAM中所讀得的12數(shù)據(jù)按I、Q路分開，分別得到4CHIP的I路和Q路的24BIT數(shù)據(jù)，將這24位按先到的放低位，后到的放高位來組織，即得出連續(xù)的I路和Q路的相鄰4CHIP數(shù)據(jù)。
配置信息主要包括多徑重載點(diǎn)(即用戶多徑對(duì)齊的基準(zhǔn)點(diǎn))和數(shù)據(jù)讀出時(shí)的偏移地址。這兩個(gè)參數(shù)根據(jù)搜索結(jié)果得到，通過搜索可以得到多徑的位置，根據(jù)其位置可以決定重載點(diǎn)，利用重載點(diǎn)和徑實(shí)際位置的偏移計(jì)算出偏移地址。在讀取每一徑的數(shù)據(jù)時(shí)，只要將偏移地址送給對(duì)齊裝置即可得到相應(yīng)的數(shù)據(jù)。
在本裝置中每64拍起始時(shí)會(huì)將寫地址鎖存作為基準(zhǔn)，在此基礎(chǔ)上加上(32+各條徑的偏移地址)即為此徑的讀地址。這樣就利用本裝置的緩存作用完成同一用戶不同徑之間的對(duì)齊。由于最大支持64條徑，故一個(gè)處理周期為64拍，采用16倍鐘，則周期為4chip，而每一條徑的輸出為相鄰4chip的數(shù)據(jù)。
用戶多徑對(duì)齊的位置是系統(tǒng)定時(shí)中(128×N)chip(N＝0，1，……299)。用戶多徑相對(duì)于DPDCH解調(diào)部分系統(tǒng)定時(shí)幀頭的偏移是(256×n+x)chip，其中n＝0，1，……149，x為多徑的傳播延時(shí)，它的值可以大于256。此時(shí)若發(fā)生用戶幾條多徑位于(256×n)chip兩邊的情況，則無法將其對(duì)齊到(256×n)chip處，而在(128×N)chip中，可以找到一個(gè)N值，使得在這個(gè)位置上可以完成對(duì)齊。由于對(duì)齊裝置的實(shí)際深度為248chip，故只要用戶多徑間最大偏移不超過120chip，則均可找到一個(gè)合適的N值完成對(duì)齊。
一個(gè)新的用戶數(shù)據(jù)準(zhǔn)備解調(diào)前，配置模塊在確定此用戶多徑的重載點(diǎn)(即N值)時(shí)，如果同時(shí)有兩個(gè)N值滿足條件，則選擇離多徑較遠(yuǎn)的那一個(gè)作為重載點(diǎn)。如果多徑向前漂移，則盡量保持重載點(diǎn)不變，若向后飄，則選擇較遠(yuǎn)的重載點(diǎn)，但需要注意不要使新的重載點(diǎn)在舊的之前。這樣作是為了防止多徑向前漂移，越過了重載點(diǎn)，使得新的重載點(diǎn)在舊的之前，這樣在解調(diào)中會(huì)丟失數(shù)據(jù)。如圖2所示。
此時(shí)在解調(diào)舊的一幀時(shí)，會(huì)丟失最后的128chip的數(shù)據(jù)。
多徑數(shù)據(jù)讀出時(shí)偏移值的確定可以根據(jù)以下公式得到，若重載點(diǎn)為(128×N)chip，多徑位置為(128×N+n+m/4)chip，則偏移量為(n×4-31+m)。
這樣便可實(shí)現(xiàn)多徑的可配置的對(duì)齊。
權(quán)利要求
1.可配置WCDMA多徑對(duì)齊方法，其特征在于通過參數(shù)的配置利用RAM的緩存功能將各條多徑相對(duì)應(yīng)的數(shù)據(jù)在處理時(shí)間上對(duì)齊輸出。
2.如權(quán)利要求1所述的可配置WCDMA多徑對(duì)齊方法，其特征在于所述多徑參數(shù)的配置是根據(jù)多徑搜索所得到的多徑的位置以及數(shù)據(jù)處理中對(duì)多徑對(duì)齊點(diǎn)位置的要求信息進(jìn)行計(jì)算，將計(jì)算結(jié)果配置到控制寄存器中。
3.如權(quán)利要求1所述WCDMA多徑對(duì)齊方法，其特征在于多徑信息寄存器是控制RAM的讀寫地址，從而完成對(duì)齊。
4.如權(quán)利要求1所述的WCDMA多徑對(duì)齊方法，其特征在于根據(jù)需要對(duì)齊多徑的最大數(shù)目和需要對(duì)齊的范圍確定RAM的數(shù)目和深度，通過配置多徑控制寄存器控制其讀寫地址，利用數(shù)據(jù)寫入和讀出的時(shí)間差完成相互之間位置上的對(duì)齊。
5.如權(quán)利要求1中所述WCDMA多徑對(duì)齊方法，其特征在于多徑對(duì)齊點(diǎn)位置作為多徑的配置信息按照用戶來處理，即屬于同一條徑的對(duì)齊點(diǎn)信息是相同的，多徑對(duì)齊點(diǎn)位置的要求可以是任意的，即可以將任意1/4chip精度的位置處作為多徑的對(duì)齊點(diǎn)。
6.可配置WCDMA多徑對(duì)齊裝置，其特征在于本裝置內(nèi)部的關(guān)鍵結(jié)構(gòu)是4個(gè)1024*12的雙口RAM，本裝置的輸入輸出端口包括(1)輸入--clock系統(tǒng)時(shí)鐘；--reset系統(tǒng)異步復(fù)位；--Isig經(jīng)緩沖的I路A/D輸入，速率為4倍chip速率；--Qsig經(jīng)緩沖的Q路A/D輸入，速率為4倍chip速率；--frame_start RAM寫地址計(jì)數(shù)同步信號(hào)，周期是1024clock的整數(shù)倍，1clock寬度的正脈沖；--path來自碼發(fā)生器的多徑標(biāo)號(hào)，周期64clock的計(jì)數(shù)信號(hào)；--lockaddrRAM寫地址鎖定信號(hào)，周期64clock，1clock寬度的正脈沖；--offset多徑偏移，與path對(duì)應(yīng)，數(shù)據(jù)保持1clock(2)輸出--Iout4chip I路連續(xù)4個(gè)chip(6bit/chip，低位chip在前，高位chip在后)；--Qout4chip Q路連續(xù)4個(gè)chip(6bit/chip，低位chip在前，高位chip在后)
全文摘要
本發(fā)明公開了WCDMA專用物理信道解調(diào)過程所采用的RAKE接收機(jī)中的多徑對(duì)齊的方法及使用這種方法的多徑對(duì)齊裝置。為了實(shí)現(xiàn)WCDMA專用物理信道的解調(diào),本發(fā)明提供了一種可配置的WCDMA用戶多徑的對(duì)齊裝置。該裝置的作用是實(shí)現(xiàn)用戶多徑在時(shí)間上的對(duì)齊,從而為RAKE合并提供一個(gè)前提。所謂對(duì)齊是指在合并過程中,各條徑相對(duì)應(yīng)的數(shù)據(jù)在時(shí)間上相互對(duì)齊,在電路邏輯上如果依次處理各條徑,則在一個(gè)處理周期里得到各條徑的數(shù)據(jù)符號(hào)是對(duì)應(yīng)的是發(fā)端的同一數(shù)據(jù)符號(hào)。多徑數(shù)據(jù)經(jīng)過緩存后可以通過配置多徑的數(shù)據(jù)輸出的偏移來保證多徑的對(duì)齊。并可以根據(jù)需要同時(shí)得到一條徑相鄰幾個(gè)chip的數(shù)據(jù)。多徑的對(duì)齊范圍與對(duì)齊中的重載點(diǎn)(即多徑對(duì)齊的基準(zhǔn))、多徑的時(shí)間差有關(guān)。
文檔編號(hào)H04B1/707GK1347216SQ0113671
公開日2002年5月1日 申請(qǐng)日期2001年10月22日 優(yōu)先權(quán)日2001年10月22日
發(fā)明者許希斌, 趙明, 周世東 申請(qǐng)人:信息產(chǎn)業(yè)部電信傳輸研究所, 清華大學(xué)