專(zhuān)利名稱(chēng)：數(shù)字音頻嵌入器的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及AES數(shù)字音頻嵌入裝置。
數(shù)字音頻嵌入器是專(zhuān)業(yè)的視頻產(chǎn)品，隨著微電子技術(shù)和電視技術(shù)的發(fā)展，傳統(tǒng)的模擬電視信號(hào)，包括模擬音頻信號(hào)、模擬視頻信號(hào)必將為數(shù)字信號(hào)所代替。現(xiàn)有技術(shù)中的數(shù)字音頻嵌入器，其音頻嵌入電路根據(jù)GY/T161-2000傳輸規(guī)范，采用FPGA或DSP運(yùn)算，將數(shù)字音頻信號(hào)嵌入到數(shù)字視頻輔助區(qū)。但用FPGA或DSP實(shí)現(xiàn)嵌入，要有繁雜的時(shí)序分析，軟件復(fù)雜，設(shè)計(jì)成本高，控制電路復(fù)雜，可靠性差，開(kāi)發(fā)周期長(zhǎng)。
本實(shí)用新型的目的在于避免上述現(xiàn)有技術(shù)中的不足之處，提供一種結(jié)構(gòu)簡(jiǎn)單、調(diào)試方便、軟件簡(jiǎn)單、集成度高的數(shù)字音頻嵌入器。
本實(shí)用新型的目的通過(guò)如下技術(shù)方案實(shí)現(xiàn)本實(shí)用新型的結(jié)構(gòu)特點(diǎn)是嵌入模塊采用單片GS9023嵌入芯片U1，AES數(shù)字音頻信號(hào)經(jīng)PE65621集成變壓器T1耦合、U2電平轉(zhuǎn)換，輸入到芯片U1的AinA端，并行D1格式數(shù)字視頻信號(hào)輸入到芯片U1的DIN0-DIN9端，在芯片U1的DOUT0-DOUT9端并行輸出其輔助數(shù)據(jù)區(qū)中嵌入有音頻信號(hào)的數(shù)字視頻信號(hào)。
本實(shí)用新型的結(jié)構(gòu)特點(diǎn)還在于設(shè)置單片PLL1700E鎖相環(huán)U3，27MHz時(shí)鐘信號(hào)經(jīng)鎖相、分頻，輸出6.144MHz時(shí)鐘信號(hào)，送入嵌入芯片U1的ACLK端。
與已有技術(shù)相比，本實(shí)用新型具有如下優(yōu)點(diǎn)1、本實(shí)用新型在作為嵌入雙通道音頻設(shè)備時(shí)，27MHz并行時(shí)鐘、10bit視頻數(shù)據(jù)信號(hào)和48KHZ采樣率、20bit同步采樣AES數(shù)字音頻信號(hào)同時(shí)送入模塊GS9023，由GS9023硬件實(shí)現(xiàn)音頻嵌入、硬件實(shí)現(xiàn)行、場(chǎng)輔助數(shù)據(jù)區(qū)檢測(cè)，并按照GY/T161-2000規(guī)范，自動(dòng)插入數(shù)字音頻信號(hào)，軟件只需設(shè)置GS9023相關(guān)工作狀態(tài)寄存器，無(wú)需FPGA或DSP繁雜編程、計(jì)算，整體電路結(jié)構(gòu)清晰、可靠性高、穩(wěn)定性好。
2、本實(shí)用新型芯片GS9023可級(jí)聯(lián)，單片GS9023可嵌入4通道AES數(shù)字音頻。四片級(jí)聯(lián)，可最大嵌入16通道AES數(shù)字音頻，而硬件電路依然簡(jiǎn)單、結(jié)構(gòu)明晰。
3、本實(shí)用新型中所采用的PLL1700E鎖相環(huán)，無(wú)需外接壓控振蕩器，無(wú)需設(shè)計(jì)分頻計(jì)數(shù)器，從而提高了分頻后的頻率穩(wěn)定性，可靠性也得到極大的提高。
附圖
為本實(shí)用新型結(jié)構(gòu)示意圖。
以下通過(guò)實(shí)施例，結(jié)合附圖對(duì)本實(shí)用新型作進(jìn)一步描述。
實(shí)施例參見(jiàn)附圖，本實(shí)施例中的嵌入模塊采用單片GS9023嵌入芯片U1。AES數(shù)字音頻信號(hào)經(jīng)T1集成變壓器PE65612耦合，由SN75175芯片U2進(jìn)行電平轉(zhuǎn)換，并輸入到芯片U1的21腳AinA端。
并行D1格式數(shù)字視頻信號(hào)輸入到芯片U1的DIN0-DIN9端，在芯片U1的DOUT0-DOUT9端并行輸出其輔助數(shù)據(jù)區(qū)中嵌入有音頻信號(hào)的數(shù)字視頻信號(hào)。
本實(shí)施例中，單片鎖相環(huán)U3采用芯片PLL1700E，27MHz時(shí)鐘信號(hào)經(jīng)鎖相、分頻，輸出6.144MHz時(shí)鐘信號(hào)，送入嵌入模塊U1的99腳ACLK端。
圖中示出，平衡式48KHz/20bit同步采樣AES數(shù)字音頻信號(hào)經(jīng)電容C14、變壓器T1耦合輸入，再經(jīng)芯片U2將差分信號(hào)變換成TTL電平，送入芯片U1的A1NA端。10bit數(shù)字視頻信號(hào)送入芯片U1的DIN0-DIN9端，外部27MHz時(shí)鐘信號(hào)一路到芯片U1的PCLK端，作為視頻信號(hào)檢測(cè)時(shí)鐘，另一路送往鎖相環(huán)U3，從U3的SCK02端得到256fs(fs＝48KHz)＝12.288MHZ時(shí)鐘信號(hào)，再經(jīng)U4A進(jìn)行2分頻，得到6.144MHZ時(shí)鐘信號(hào)，該信號(hào)送入U(xiǎn)1的ACLK端，作為AES音頻檢測(cè)時(shí)鐘。由嵌入芯片U1自動(dòng)完成將AES音頻信號(hào)嵌入到D1數(shù)據(jù)視頻信號(hào)輔助區(qū)，并在其DOUT0-DOUT9端輸出輔助數(shù)據(jù)區(qū)中嵌入有音頻信號(hào)的數(shù)字視頻信號(hào)。
由于工作于嵌入模式，芯片U1的5腳接地。芯片U1的第2、3、4腳用于選擇輸入視頻信號(hào)格式，當(dāng)輸入視頻信號(hào)為D1格式信號(hào)時(shí)，芯片U1的2腳、4腳接+5V，3腳接地。
此外，需要時(shí)，可在芯片U1的前級(jí)加入串并轉(zhuǎn)換電路，后級(jí)加入并串轉(zhuǎn)換電路，實(shí)現(xiàn)串行輸入數(shù)字視頻信號(hào)中嵌入AES音頻，再串行輸出。
權(quán)利要求1.數(shù)字音頻嵌入器，其特征是嵌入模塊采用單片嵌入芯片U1(GS9023)，AES數(shù)字音頻信號(hào)經(jīng)集成變壓器T1(PE65612)耦合、U2(SN75175)電平轉(zhuǎn)換，輸入到芯片U1的AinA端(21腳)，并行D1格式數(shù)字視頻信號(hào)輸入到芯片U1的DIN0-DIN9端，在芯片U1的DOUT0-DOUT9端并行輸出其輔助數(shù)據(jù)區(qū)中嵌入有音頻信號(hào)的數(shù)字視頻信號(hào)。
2.根據(jù)權(quán)利要求1所述的數(shù)字音頻嵌入器，其特征是設(shè)置單片鎖相環(huán)U3(PLL1700E)，27MHz時(shí)鐘信號(hào)經(jīng)鎖相、分頻，輸出6.144MHz時(shí)鐘信號(hào)，送入嵌入芯片U1的ACLK端(99腳)。
專(zhuān)利摘要數(shù)字音頻嵌入器,其特征是嵌入模塊采用單片嵌入芯片UlGS9023,AES數(shù)字音頻信號(hào)經(jīng)變壓器T1耦合、電平轉(zhuǎn)換,與并行D1格式數(shù)字視頻信號(hào)共同輸入到芯片U1中,在芯片U1的輸出端并行輸出其輔助數(shù)據(jù)區(qū)中嵌入有音頻信號(hào)的數(shù)字視頻信號(hào)。本實(shí)用新型結(jié)構(gòu)簡(jiǎn)單、易調(diào)試、穩(wěn)定性好、易于擴(kuò)展。
文檔編號(hào)H04L7/033GK2473823SQ01237540
公開(kāi)日2002年1月23日 申請(qǐng)日期2001年4月26日 優(yōu)先權(quán)日2001年4月26日
發(fā)明者姜萬(wàn)勐, 沈火林 申請(qǐng)人:鄭向宏