專利名稱:半導(dǎo)體集成電路的制作方法
技術(shù)領(lǐng)域:
本發(fā)明涉及一種半導(dǎo)體集成電路,特別涉及包含線路驅(qū)動(dòng)器(line driver)的半導(dǎo)體集成電路,該線路驅(qū)動(dòng)器用來將小振幅的差動(dòng)信號(hào)輸出到外部。
背景技術(shù):
近年來,在個(gè)人計(jì)算機(jī)的圖形卡和顯示部之間的信號(hào)傳送等過程中,人們采用下述的方式。該方式使用小振幅的差動(dòng)信號(hào)(low voltage differentialsignalingLVDS)。這種方式與通過最大振蕩來傳送數(shù)字信號(hào)的方式相比較,該方式可以抑制EMI(electromagnetic interference電磁干擾)。
圖1中表示的是在LVDS方式中使用的現(xiàn)有線路驅(qū)動(dòng)器的示例。該線路驅(qū)動(dòng)器包含N型溝道MOS晶體管QN11~QN14,用來向柵極輸入差動(dòng)信號(hào)In1及In2以實(shí)施開關(guān)動(dòng)作;恒流源CS,用來從高電位側(cè)的電源電位VDD向晶體管QN11及QN13供給恒定電流;N型溝道MOS晶體管QN15,連接在晶體管QN12及QN14的源極(節(jié)點(diǎn)102)和低電位側(cè)的電源電位VSS之間;運(yùn)算放大器OP11,用來控制晶體管QN15的柵極電壓。
給運(yùn)算放大器OP11的正相輸入端供給基準(zhǔn)電位VREF,向運(yùn)算放大器OP11的反相輸入反饋節(jié)點(diǎn)102的電位。由此,節(jié)點(diǎn)102的電位被控制,使之接近基準(zhǔn)電位VREF。
各個(gè)輸入信號(hào)In1、In2的電位在從低電位側(cè)的電源電位VSS到高電位側(cè)的電源電位VDD的范圍內(nèi)產(chǎn)生變化。與此相伴,晶體管QN11~QN14進(jìn)行開關(guān)動(dòng)作。例如,在輸入信號(hào)In1是低電平且輸入信號(hào)In2是高電平的情況下,晶體管QN11及QN14為斷開狀態(tài),晶體管QN12及QN13為接通狀態(tài)。據(jù)此,向接收方的終端電阻RT流動(dòng)電流ID,在節(jié)點(diǎn)100和節(jié)點(diǎn)101之間產(chǎn)生輸出電壓ΔV=ID×RT。
另外,若將節(jié)點(diǎn)100及節(jié)點(diǎn)101的電位分別設(shè)為V100及V101,則差動(dòng)輸出的補(bǔ)償電位VOS以VOS=(V100+V101)/2來表示。為了使該補(bǔ)償電位VOS達(dá)到目標(biāo)值,向運(yùn)算放大器OP11的正相輸入端輸入所供給的基準(zhǔn)電位VREF。
但是,在圖1所示的線路驅(qū)動(dòng)器中,若晶體管QN11~QN14頻繁進(jìn)行開關(guān),則節(jié)點(diǎn)102的電位變動(dòng)增大,補(bǔ)償電位VOS容易變成不穩(wěn)定。為了對(duì)其進(jìn)行改進(jìn),雖然人們考慮到增大運(yùn)算放大器OP11的開環(huán)增益,但是另一方面產(chǎn)生運(yùn)算放大器OP11因電源雜音等而變得容易振動(dòng)這樣的問題。另外,為了使補(bǔ)償電位VOS一定對(duì)輸出電壓ΔV產(chǎn)生影響,需要對(duì)恒流源CS和基準(zhǔn)電位VREF的雙方進(jìn)行變更,因此產(chǎn)生它們的電路變得復(fù)雜。
圖2中表示的是在LVDS方式中所使用的現(xiàn)有線路驅(qū)動(dòng)器的其它示例。該線路驅(qū)動(dòng)器包含N型溝道MOS晶體管QN21~QN24,用來向柵極輸入差動(dòng)信號(hào)In1及In2以實(shí)行開關(guān)動(dòng)作;N型溝道MOS晶體管QN26,連接在高電位側(cè)的電源電位VDD和晶體管QN21及QN23的漏極(節(jié)點(diǎn)203)之間;運(yùn)算放大器OP21,用來控制晶體管QN26的柵極電壓;N型溝道MOS晶體管QN25,連接在晶體管QN22及QN24的源極(節(jié)點(diǎn)202)和低電位側(cè)的電源電位VSS之間;運(yùn)算放大器OP22,用來控制晶體管QN25的柵極電壓。
給運(yùn)算放大器OP21的正相輸入端供給基準(zhǔn)電位VREF1,向運(yùn)算放大器OP21的反相輸入端反饋節(jié)點(diǎn)203的電位。據(jù)此,節(jié)點(diǎn)203的電位被控制,使之接近基準(zhǔn)電位VREF1。同樣,給運(yùn)算放大器OP22的正相輸入端供給基準(zhǔn)電位VREF2,向運(yùn)算放大器OP22的反相輸入端反饋節(jié)點(diǎn)202的電位。據(jù)此,節(jié)點(diǎn)202的電位被控制,使之接近基準(zhǔn)電位VREF2。
各個(gè)輸入信號(hào)In1、In2的電位在從低電位側(cè)的電源電位VSS到高電位側(cè)的電源電位VDD的范圍內(nèi)產(chǎn)生變化。與此相伴,晶體管QN21~QN24進(jìn)行開關(guān)動(dòng)作。例如,在輸入信號(hào)In1是低電平且輸入信號(hào)In2是高電平的情況下,晶體管QN21及QN24為斷開狀態(tài),晶體管QN22及QN23為接通狀態(tài)。據(jù)此,節(jié)點(diǎn)200為高輸出電位VOH,節(jié)點(diǎn)201為低輸出電位VOL,在節(jié)點(diǎn)200和節(jié)點(diǎn)201之間產(chǎn)生輸出電壓ΔV=VOH-VOL。
在此,為了使輸出電位VOH及VOL達(dá)到目標(biāo)的值,而決定向運(yùn)算放大器OP21及OP22的正相輸入端分別供給基準(zhǔn)電位VREF1及VREF2。差動(dòng)輸出的補(bǔ)償電位VOS以VOS=(VOH+VOL)/2來表示。
但是,在圖2所示的線路驅(qū)動(dòng)器中也是同樣的情況。若晶體管QN21~QN24頻繁進(jìn)行開關(guān),則節(jié)點(diǎn)203及202的電位變動(dòng)增大,輸出電位VOH及VOL容易變成不穩(wěn)定。因而,圖2所示的線路驅(qū)動(dòng)器也帶有與圖1所示的線路驅(qū)動(dòng)器相同的問題。另外,為了使補(bǔ)償電位VOS一定對(duì)輸出電壓ΔV產(chǎn)生影響,而需要對(duì)基準(zhǔn)電位VREF1及基準(zhǔn)電位VREF2的雙方進(jìn)行變更,因此產(chǎn)生它們的電路變得復(fù)雜。
另一方面,在美國專利第6,111,431號(hào)中,闡述出圖3所示的那種LVDS方式的線路驅(qū)動(dòng)器。該線路驅(qū)動(dòng)器由驅(qū)動(dòng)電路32和復(fù)制電路31(被稱為“mimicking circuit”)構(gòu)成,該復(fù)制電路用來控制驅(qū)動(dòng)電路32的動(dòng)作。
驅(qū)動(dòng)電路32包含N型溝道MOS晶體管QN31~QN34,用來向柵極輸入差動(dòng)信號(hào)In1及In2以實(shí)行開關(guān)動(dòng)作;P型溝道MOS晶體管QP31,連接在高電位側(cè)的電源電位VDD和晶體管QN31及QN33的漏極(節(jié)點(diǎn)303)之間;運(yùn)算放大器OP31,用來控制晶體管QP31的柵極電壓;N型溝道MOS晶體管QN35,連接在晶體管QN32及QN34的源極(節(jié)點(diǎn)302)和低電位側(cè)的電源電位VSS之間;運(yùn)算放大器OP32,用來控制晶體管QN35的柵極電壓。
為了向運(yùn)算放大器OP31的正相輸入端(節(jié)點(diǎn)304)和運(yùn)算放大器OP32的正相輸入端(節(jié)點(diǎn)305)供給指定電位而連接復(fù)制電路31。復(fù)制電路31包含P型溝道MOS晶體管QP32和N型溝道MOS晶體管QN36~QN38,各自具有驅(qū)動(dòng)電路32中所用晶體管QP31、QN31~QN35的1/n尺寸;2個(gè)電阻,各自具有接收方終端電阻RT的(n/2)倍電阻值。
晶體管QP32連接在高電位側(cè)的電源電位VDD和晶體管QN36的漏極(節(jié)點(diǎn)304)之間。晶體管QP32中流動(dòng)漏電流ID的1/n漏電流,該漏電流ID流向驅(qū)動(dòng)電路32的晶體管QP31。晶體管QN36及QN37總是成為接通狀態(tài)。晶體管QN38連接在晶體管QN37的源極(節(jié)點(diǎn)305)和低電位側(cè)的電源電位VSS之間。
再者,復(fù)制電路31包含電流鏡像電路CMC,用來決定晶體管QP32的漏電流;運(yùn)算放大器OP33,用來控制晶體管QN38的柵極電壓。
給運(yùn)算放大器OP33的正相輸入端供給基準(zhǔn)電位VREF,向運(yùn)算放大器OP33的反相輸入反饋節(jié)點(diǎn)306的電位。據(jù)此,節(jié)點(diǎn)306的電位被控制,使之接近基準(zhǔn)電位VREF。
各個(gè)輸入信號(hào)In1、In2的電位在從低電位側(cè)的電源電位VSS到高電位側(cè)的電源電位VDD的范圍內(nèi)產(chǎn)生變化。與此相伴,晶體管QN31~QN34進(jìn)行開關(guān)動(dòng)作。例如,在輸入信號(hào)In1是低電平且輸入信號(hào)In2是高電平的場合下,晶體管QN31及QN34為斷開狀態(tài),晶體管QN32及QN33為接通狀態(tài)。據(jù)此,向接收方的終端電阻RT流動(dòng)電流ID,在節(jié)點(diǎn)300和節(jié)點(diǎn)301之間產(chǎn)生輸出電壓ΔV=ID×RT。為了使輸出電壓ΔV達(dá)到目標(biāo)值,而決定流過復(fù)制電路31的晶體管QP32的電流。
另外,若將節(jié)點(diǎn)300及節(jié)點(diǎn)301的電位分別設(shè)為V300及V301,則差動(dòng)輸出的補(bǔ)償電位以VOS=(V300+V301)/2來表示。補(bǔ)償電位VOS與復(fù)制電路31中2個(gè)電阻的連接點(diǎn)(節(jié)點(diǎn)306)的電位同步。因此,為了使補(bǔ)償電位VOS即節(jié)點(diǎn)306的電位達(dá)到目標(biāo)值,而決定向運(yùn)算放大器OP33的正相輸入端所供給的基準(zhǔn)電位VREF。
圖3所示的線路驅(qū)動(dòng)器是一種電路,用于將補(bǔ)償電位VOS保持在一定使輸出電壓ΔV產(chǎn)生變化的范圍。但是,它使用3個(gè)運(yùn)算放大器,電路會(huì)變得復(fù)雜。另外,對(duì)于通過大電流的晶體管QP31及QN35進(jìn)行控制的運(yùn)算放大器OP31及OP32,存在電源雜音等容易引起觸發(fā)器振動(dòng)這樣的問題。
發(fā)明內(nèi)容
因此,鑒于上述的問題點(diǎn),本發(fā)明的目的在于提供一種半導(dǎo)體集成電路,該半導(dǎo)體集成電路可以在將小振幅的差動(dòng)信號(hào)輸出到外部所用的線路驅(qū)動(dòng)器中,在不增加運(yùn)算放大器等差動(dòng)放大器數(shù)量的情況下,使輸出信號(hào)的振幅及補(bǔ)償電位得以穩(wěn)定。
為了解決上述的課題,本發(fā)明采用下述的技術(shù)方案一種半導(dǎo)體集成電路,其特征在于該電路包括輸出電路,包含多數(shù)個(gè)晶體管,該晶體管被供給差動(dòng)信號(hào),進(jìn)行開關(guān)動(dòng)作;第1晶體管,連接在第1電源電位和上述輸出電路之間;第2晶體管,連接在上述輸出電路和第2電源電位之間;第3晶體管,與第1電源電位連接;第4晶體管,與上述第2晶體管一起構(gòu)成電流鏡像電路,使之流動(dòng)與流向第2晶體管的電流成比例的電流;第1電阻和第2電阻,配置于在上述第3晶體管和上述第4晶體管之間流動(dòng)的電流的路徑上;差動(dòng)放大器,用來對(duì)上述第1及第3晶體管的柵極電位進(jìn)行控制,以使上述第1電阻和上述第2電阻之間連接點(diǎn)上的電位接近指定電位。
本發(fā)明所涉及的半導(dǎo)體集成電路在通過電流鏡像電路控制輸出電路的電流的同時(shí),根據(jù)作為終端電阻的復(fù)制品所設(shè)置的第1電阻和第2電阻之間連接點(diǎn)上的電位,來控制輸出電路的電壓,因此可以在不增加運(yùn)算放大器等差動(dòng)放大器數(shù)量的情況下,使輸出信號(hào)的振幅及補(bǔ)償電位得以穩(wěn)定。
本發(fā)明可以在個(gè)人計(jì)算機(jī)圖形卡和顯示部之間的信號(hào)傳送等過程中加以利用。
本發(fā)明的優(yōu)點(diǎn)及特征,如果使用下面的詳細(xì)說明和附圖相聯(lián)系進(jìn)行研究,則會(huì)變得更加明確。在這些附圖中,相同的號(hào)碼指示相同的結(jié)構(gòu)部件。
圖1表示在LVDS方式中所使用的現(xiàn)有線路驅(qū)動(dòng)器示例的電路圖。
圖2表示在LVDS方式中所使用的現(xiàn)有線路驅(qū)動(dòng)器其它示例的電路圖。
圖3表示在LVDS方式中所使用的現(xiàn)有線路驅(qū)動(dòng)器又一個(gè)其它示例的電路圖。
圖4表示本發(fā)明一個(gè)實(shí)施方式所涉及的半導(dǎo)體集成電路中含有的線路驅(qū)動(dòng)器結(jié)構(gòu)的電路圖。
具體實(shí)施例方式
圖4是表示本發(fā)明一個(gè)實(shí)施方式所涉及的半導(dǎo)體集成電路中含有的線路驅(qū)動(dòng)器結(jié)構(gòu)的電路圖。如圖4所示,該線路驅(qū)動(dòng)器由驅(qū)動(dòng)電路42及復(fù)制電路41組成,該復(fù)制電路用來控制驅(qū)動(dòng)電路42的動(dòng)作。
驅(qū)動(dòng)電路42包含輸出電路,由向柵極輸入差動(dòng)信號(hào)In1及In2以進(jìn)行開關(guān)動(dòng)作的N型溝道MOS晶體管QN41~QN44組成;N型溝道MOS晶體管QN46,連接在高電位側(cè)的電源電位VDD和晶體管QN41及QN43的漏極(節(jié)點(diǎn)403)之間;N型溝道MOS晶體管QN45,連接在晶體管QN42及QN44的源極(節(jié)點(diǎn)402)和低電位側(cè)的電源電位VSS之間。向晶體管QN45按照基準(zhǔn)電位VREF2流動(dòng)漏電流ID,以此決定輸出電路的動(dòng)作電流。
為了向作為源極輸出器工作的晶體管QN46的柵極(節(jié)點(diǎn)404)供給適當(dāng)?shù)碾娢?,而連接復(fù)制電路41。復(fù)制電路41包含N型溝道MOS晶體管QN47~QN50,各自具有驅(qū)動(dòng)電路42中所用晶體管QN41~QN46的1/n尺寸;2個(gè)電阻,各自具有接收方終端電阻RT的(n/2)倍電阻值。復(fù)制電路41的晶體管QN50和驅(qū)動(dòng)電路42的晶體管QN45構(gòu)成電流鏡像電路,向晶體管QN50流動(dòng)漏電流,該漏電流是晶體管QN45的漏電流ID的1/n。此處,n是正實(shí)數(shù)(比0更大的數(shù))。
在復(fù)制電路41中,與2個(gè)電阻的兩側(cè)(節(jié)點(diǎn)406及408)分別連接的晶體管QN48及QN49,對(duì)應(yīng)于輸出電路的晶體管QN41~QN44,而晶體管QN41~QN44進(jìn)行開關(guān)動(dòng)作,與此相對(duì)晶體管QN48及QN49總是成為接通狀態(tài)。晶體管QN47是電壓源,連接在高電位側(cè)的電源電位VDD和晶體管QN48的漏極之間。晶體管QN47的柵極電壓由作為差動(dòng)放大器一種的運(yùn)算放大器OP41進(jìn)行控制。晶體管QN50連接在晶體管QN49的源極和低電位側(cè)的電源電位VSS之間。
給運(yùn)算放大器OP41的正相輸入端供給基準(zhǔn)電位VREF1,向運(yùn)算放大器OP41的反相輸入反饋節(jié)點(diǎn)407的電位。據(jù)此,節(jié)點(diǎn)407的電位被控制,使之接近基準(zhǔn)電位VREF1。向晶體管QN50按照基準(zhǔn)電位VREF2流動(dòng)漏電流,以此來決定復(fù)制電路41的動(dòng)作電流。
各個(gè)輸入信號(hào)In1、In2的電位在從低電位側(cè)的電源電位VSS到高電位側(cè)的電源電位VDD的范圍內(nèi)產(chǎn)生變化。與此相伴,輸出電路的晶體管QN41~QN44實(shí)行開關(guān)動(dòng)作。
例如,在輸入信號(hào)In1是低電平且輸入信號(hào)In2是高電平的情況下,晶體管QN41及QN44為斷開狀態(tài),晶體管QN42及QN43為接通狀態(tài)。據(jù)此,向接收方的終端電阻RT流動(dòng)電流ID,在節(jié)點(diǎn)400和節(jié)點(diǎn)401之間產(chǎn)生輸出電壓ΔV=ID×RT。此時(shí),在復(fù)制電路41中,也向2個(gè)電阻流動(dòng)電流ID/n,在節(jié)點(diǎn)406和節(jié)點(diǎn)408之間產(chǎn)生電位差ΔVR=(ID/n)×(nRT/2+nRT/2)=ID×RT。
另一方面,在輸入信號(hào)In1是高電平且輸入信號(hào)In2是低電平的情況下,晶體管QN41及QN44為接通狀態(tài),晶體管QN42及QN43為斷開狀態(tài)。據(jù)此,向接收方的終端電阻RT流動(dòng)逆向的電流ID,在節(jié)點(diǎn)401和節(jié)點(diǎn)400之間產(chǎn)生輸出電壓ΔV=ID×RT。此時(shí),在復(fù)制電路41中,也向2個(gè)電阻流動(dòng)電流ID/n,在節(jié)點(diǎn)406和節(jié)點(diǎn)408之間產(chǎn)生電位差ΔVR=(ID/n)×(nRT/2+nRT/2)=ID×RT。
另外,在驅(qū)動(dòng)電路42中,若將節(jié)點(diǎn)400及節(jié)點(diǎn)401的電位分別設(shè)為V400及V401,則差動(dòng)輸出的補(bǔ)償電位VOS以VOS=(V400+V401)/2來表示。該值與復(fù)制電路31中2個(gè)電阻的連接點(diǎn)(節(jié)點(diǎn)407)的電位VOSR=(V406+V408)/2=V407同步。因而,為了使補(bǔ)償電位VOS即節(jié)點(diǎn)407的電位達(dá)到目標(biāo)的值,而決定向運(yùn)算放大器OP41的正相輸入端所供給的基準(zhǔn)電位VREF1。
如同上面所說明的那樣,在本實(shí)施方式中,因?yàn)樵谕ㄟ^電流鏡像電路控制輸出電路的電流的同時(shí),根據(jù)作為終端電阻的復(fù)制品而設(shè)置的2個(gè)電阻連接點(diǎn)上的電位來控制輸出電路的電壓,所以可以在不增加運(yùn)算放大器數(shù)量的情況下,使輸出信號(hào)的振幅及補(bǔ)償電位得以穩(wěn)定。特別是,在驅(qū)動(dòng)電路中不存在運(yùn)算放大器,因此電路結(jié)構(gòu)簡單,并且也沒有發(fā)生振動(dòng)的擔(dān)心。另外,通過使1個(gè)基準(zhǔn)電位產(chǎn)生變化,可以將補(bǔ)償電位保持為一定,在這種狀態(tài)下使輸出信號(hào)的振幅產(chǎn)生變化。
權(quán)利要求
1.一種半導(dǎo)體集成電路,其特征在于該電路包括輸出電路,包含多數(shù)個(gè)晶體管,該晶體管被供給差動(dòng)信號(hào),進(jìn)行開關(guān)動(dòng)作;第1晶體管,連接在第1電源電位和所述輸出電路之間;第2晶體管,連接在所述輸出電路和第2電源電位之間;第3晶體管,與第1電源電位連接;第4晶體管,與所述第2晶體管一起構(gòu)成電流鏡像電路,使之流動(dòng)與流向第2晶體管的電流成比例的電流;第1電阻和第2電阻,配置于在所述第3晶體管和所述第4晶體管之間流動(dòng)的電流的路徑上;差動(dòng)放大器,用來對(duì)所述第1及第3晶體管的柵極電位進(jìn)行控制,以使所述第1電阻和所述第2電阻之間連接點(diǎn)上的電位接近指定電位。
2.如權(quán)利要求1所述的半導(dǎo)體集成電路,其特征在于所述第1電源電位比所述第2電源電位高,所述第1至第4晶體管分別包含N型溝道MOS晶體管。
3.如權(quán)利要求1所述的半導(dǎo)體集成電路,其特征在于所述輸出電路,包含第5晶體管及第6晶體管,串聯(lián)連接在所述第1晶體管和所述第2晶體管之間,該第5晶體管的柵極被供給差動(dòng)信號(hào)中含有的第1信號(hào),該第6晶體管的柵極被供給差動(dòng)信號(hào)中含有的第2信號(hào);第7晶體管及第8晶體管,串聯(lián)連接在所述第1晶體管和所述第2晶體管之間,該第7晶體管的柵極被供給差動(dòng)信號(hào)中含有的第2信號(hào),該第8晶體管的柵極被供給差動(dòng)信號(hào)中含有的第1信號(hào)。
4.如權(quán)利要求3所述的半導(dǎo)體集成電路,其特征在于所述第1電源電位比所述第2電源電位更高,所述第5至第8晶體管分別包含N型溝道MOS晶體管。
5.如權(quán)利要求3所述的半導(dǎo)體集成電路,其特征在于在所述第5晶體管及所述第6晶體管的連接點(diǎn)和所述第7晶體管及所述第8晶體管的連接點(diǎn)之間,通過信號(hào)線連接終端電阻。
6.如權(quán)利要求1所述的半導(dǎo)體集成電路,其特征在于該電路進(jìn)一步具備第9晶體管,連接在所述第3晶體管和所述第1電阻之間;第10晶體管,連接在所述第2電阻和所述第4晶體管之間。
7.如權(quán)利要求6所述的半導(dǎo)體集成電路,其特征在于在將n設(shè)為比0大的數(shù)時(shí),流向所述第3、第4、第9及第10晶體管的電流是流向所述第1及第2晶體管的電流的1/n。
8.如權(quán)利要求7所述的半導(dǎo)體集成電路,其特征在于所述第3、第4、第9及第10晶體管分別具有所述第1及第2晶體管各自尺寸的1/n尺寸。
9.如權(quán)利要求7所述的半導(dǎo)體集成電路,其特征在于所述第1及第2電阻分別具有與所述輸出電路相連接的終端電阻電阻值的n/2倍電阻值。
10.如權(quán)利要求1所述的半導(dǎo)體集成電路,其特征在于所述差動(dòng)放大器,具有正相輸入端,被供給基準(zhǔn)電位;反相輸入端,被供給所述第1電阻和所述第2電阻之間連接點(diǎn)上的電位;輸出端,用來向所述第1及第3晶體管的柵極供給輸出電位。
全文摘要
一種半導(dǎo)體集成電路,將小振幅的差動(dòng)信號(hào)輸出到外部的線路驅(qū)動(dòng)器中,在不增加運(yùn)算放大器等差動(dòng)放大器數(shù)量的情況下,使輸出信號(hào)的振幅及補(bǔ)償電位得以穩(wěn)定。其包括輸出電路,包含多個(gè)晶體管,該晶體管被供給差動(dòng)信號(hào),進(jìn)行開關(guān)動(dòng)作;第1晶體管,接在第1電源電位和輸出電路之間;第2晶體管,接在輸出電路和第2電源電位之間;第3晶體管,與第1電源電位連接;第4晶體管,與第2晶體管一起構(gòu)成電流鏡像電路,使之流動(dòng)與流向第2晶體管的電流成比例的電流;第1電阻和第2電阻,配置于流向第3晶體管和第4晶體管之間的電流路徑上;差動(dòng)放大器,對(duì)第1及第3晶體管的柵極電位進(jìn)行控制,使第1電阻和第2電阻之間連接點(diǎn)上的電位接近指定電位。
文檔編號(hào)H04L25/02GK1561577SQ01823859
公開日2005年1月5日 申請日期2001年12月7日 優(yōu)先權(quán)日2001年12月7日
發(fā)明者面一幸 申請人:哉英電子股份有限公司