專利名稱：對(duì)數(shù)據(jù)比特進(jìn)行并行編碼的方法和裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明背景發(fā)明領(lǐng)域本發(fā)明涉及數(shù)據(jù)通信，尤其涉及對(duì)多個(gè)數(shù)據(jù)比特進(jìn)行并行編碼(例如使用多端口存儲(chǔ)器)以大大減少與編碼相關(guān)聯(lián)的延時(shí)。
相關(guān)領(lǐng)域的描述在一般的數(shù)據(jù)通信系統(tǒng)內(nèi)，數(shù)據(jù)在發(fā)射機(jī)單元經(jīng)處理、經(jīng)調(diào)制并經(jīng)調(diào)整以生成已調(diào)信號(hào)，然后將已調(diào)信號(hào)發(fā)送到一個(gè)或多個(gè)接收機(jī)單元。數(shù)據(jù)處理可能包括例如將數(shù)據(jù)格式化成特定的幀格式，用特定的編碼方案對(duì)格式化后的數(shù)據(jù)進(jìn)行編碼以提供在接收機(jī)單元處的差錯(cuò)檢測(cè)和/或糾正，將編碼后的數(shù)據(jù)信道化(即覆蓋)，然后在系統(tǒng)帶寬上將信道化的數(shù)據(jù)擴(kuò)展。數(shù)據(jù)處理一般有系統(tǒng)或?qū)崿F(xiàn)的標(biāo)準(zhǔn)定義。
在接收機(jī)單元，發(fā)射的信號(hào)經(jīng)接收、經(jīng)調(diào)整、經(jīng)解調(diào)并經(jīng)數(shù)字化處理以恢復(fù)發(fā)射的數(shù)據(jù)。接收機(jī)單元處的處理與發(fā)射機(jī)單元處的處理互補(bǔ)，可能包括例如對(duì)接收到的采樣進(jìn)行解擴(kuò)展、對(duì)解擴(kuò)展后的采樣進(jìn)行解覆蓋，并對(duì)解覆蓋后的碼元進(jìn)行解碼以恢復(fù)發(fā)射的數(shù)據(jù)。
糾正傳輸差錯(cuò)的能力增強(qiáng)了數(shù)據(jù)傳輸?shù)目煽啃?。許多數(shù)字通信系統(tǒng)使用卷積碼或Turbo碼以提供在接收機(jī)單元處的差錯(cuò)糾正能力。卷積碼對(duì)串行數(shù)據(jù)進(jìn)行操作，即每次一個(gè)或幾個(gè)比特。有各種有用的卷積碼，以及多種算法用于對(duì)接收到的編碼后的信息序列解碼以恢復(fù)原始數(shù)據(jù)。Turbo編碼特別是一種并行串接卷積編碼方案。串接碼是兩個(gè)或多個(gè)碼的級(jí)聯(lián)組合并用于提供附加的差錯(cuò)糾正能力。對(duì)于串接碼，編碼級(jí)間的編碼比特可能經(jīng)交織(即重新排序)以提供時(shí)間分集，這可以進(jìn)一步改善性能。編碼比特的幀或整個(gè)分組一般在實(shí)現(xiàn)重新排序前經(jīng)存儲(chǔ)。經(jīng)重新排序的編碼比特然后由下一編碼級(jí)經(jīng)串行檢取，并進(jìn)行編碼。
一般，卷積和Turbo編碼對(duì)輸入比特流串行地實(shí)現(xiàn)。對(duì)每個(gè)時(shí)鐘周期，提供給編碼器一個(gè)數(shù)據(jù)比特，根據(jù)編碼器的編碼速率生成兩個(gè)或多個(gè)編碼比特。一些編碼比特然后可能經(jīng)截短(即刪除)以獲得其它編碼速率的編碼比特。
數(shù)字多址通信系統(tǒng)一般在分組和幀內(nèi)發(fā)送數(shù)據(jù)，使得能在活動(dòng)用戶間有效地共享系統(tǒng)資源。對(duì)于不能容忍長延時(shí)的服務(wù)(例如語音、視頻)，分組被選擇為短持續(xù)時(shí)間的(例如10毫秒)，且相應(yīng)地選擇編碼使其處理延時(shí)較短。然而，為改善編碼效率，最好能對(duì)較大大小的分組進(jìn)行處理和編碼，在使用對(duì)數(shù)據(jù)串行編碼的常規(guī)技術(shù)是會(huì)導(dǎo)致較長的處理延時(shí)。較長的處理延時(shí)可能不利地影響通信系統(tǒng)的性能。例如，根據(jù)通信鏈路的條件，特定的用戶或數(shù)據(jù)速率可能被選用與特定的數(shù)據(jù)傳輸。如果處理延時(shí)過分地長，則鏈路條件可能在數(shù)據(jù)傳輸時(shí)間內(nèi)改變，從而改變性能或使得性能惡化。
可見，很希望有一種用于有效地對(duì)數(shù)據(jù)編碼且處理延時(shí)較短的技術(shù)。
發(fā)明概述根據(jù)一個(gè)方面，編碼器能并行地對(duì)多個(gè)比特進(jìn)行編碼以大大減少編碼時(shí)間。兩個(gè)或多個(gè)編碼器可以串行地串接在一起以形成串接的編碼器，諸如Turbo編碼器一般用于CDMA通信系統(tǒng)內(nèi)。通過將M個(gè)比特并行地用第一(外部)編碼器以及對(duì)N個(gè)比特并行地用第二(內(nèi)部)編碼器進(jìn)行編碼，可以大大減少串接編碼器的總體編碼延時(shí)。交織器一般耦合在第一和第二編碼器之間并支持并行編碼，它能接收多個(gè)編碼比特用于進(jìn)行寫操作，并提供多個(gè)編碼比特進(jìn)行讀操作。
一實(shí)施例提供了串接編碼器用于并行地對(duì)多個(gè)數(shù)據(jù)比特進(jìn)行編碼。串接的編碼器包括級(jí)聯(lián)耦合的第一(外部)編碼器、存儲(chǔ)器、第二(內(nèi)部)編碼器。第一編碼器根據(jù)第一編碼方案接收并對(duì)M個(gè)數(shù)據(jù)比特進(jìn)行并行編碼，生成MR個(gè)編碼比特。存儲(chǔ)器接收并存儲(chǔ)來自第一編碼器的未經(jīng)截短(即未經(jīng)刪除)的MR個(gè)編碼比特。第二編碼器根據(jù)第二編碼方案接收并對(duì)N個(gè)編碼比特進(jìn)行并行編碼以生成編碼后數(shù)據(jù)。M和N可以是任意值。例如，M可以是八或更多，N可以是四或更多。
第一和第二編碼器的每個(gè)可以是卷積編碼器，它實(shí)現(xiàn)特定的多項(xiàng)式生成器矩陣(例如速率為1/2的卷積碼)。每個(gè)編碼器還可以用一個(gè)或多個(gè)查詢表、狀態(tài)機(jī)或其它設(shè)計(jì)實(shí)現(xiàn)。為了減少存儲(chǔ)器要求，在對(duì)另一分組開始編碼前，編碼可以由編碼器為特定的分組實(shí)現(xiàn)并完成。為了減少處理延時(shí)，第二編碼器可以對(duì)一個(gè)分組進(jìn)行編碼，而同時(shí)第二編碼器對(duì)另一分組進(jìn)行編碼(即流水線編碼)。
存儲(chǔ)器可以用帶有P個(gè)端口(P＞1)的多端口存儲(chǔ)器、單個(gè)存儲(chǔ)器單元或多個(gè)存儲(chǔ)器單元實(shí)現(xiàn)。存儲(chǔ)器可以設(shè)計(jì)成并行的存儲(chǔ)W個(gè)碼字用于寫操作，以及并行地提供R個(gè)碼字進(jìn)行讀操作，每個(gè)碼字包括特定數(shù)量的編碼比特(例如八)。存儲(chǔ)器可以用于提供存儲(chǔ)在存儲(chǔ)器內(nèi)的編碼比特的交織。例如，W個(gè)碼字可以通過寫操作被存儲(chǔ)到存儲(chǔ)器內(nèi)連續(xù)的行內(nèi)，R個(gè)碼字可以通過讀操作從存儲(chǔ)器經(jīng)排列的行中檢取。
串接的編碼器進(jìn)一步還可以包括N個(gè)多路復(fù)用器的集合，多路復(fù)用器用于并行地提供N個(gè)編碼比特給第二編碼器。每個(gè)多路復(fù)用器從存儲(chǔ)器接收相應(yīng)的碼字，在接收到的碼字內(nèi)選擇一個(gè)編碼比特，并將該選擇的比特提供給第二編碼器。
另一實(shí)施例提供了卷積編碼器，用于并行地對(duì)多個(gè)數(shù)據(jù)比特進(jìn)行編碼。卷積編碼器包括耦合到輸出生成器的狀態(tài)機(jī)。狀態(tài)機(jī)并行接收M個(gè)數(shù)據(jù)比特，并提供指明狀態(tài)機(jī)下一狀態(tài)的值的集合。下一狀態(tài)是M個(gè)數(shù)據(jù)比特和狀態(tài)機(jī)當(dāng)前狀態(tài)的函數(shù)。輸出生成器還接收M個(gè)數(shù)據(jù)比特和當(dāng)前狀態(tài)，并響應(yīng)于此生成MR個(gè)編碼比特。M和MR可以是任何大于一的數(shù)(例如M≥8，MR≥16)。
狀態(tài)機(jī)一般實(shí)現(xiàn)特定的多項(xiàng)式生成器矩陣，且可以用耦合到寄存器集合的一邏輯元件集合實(shí)現(xiàn)(例如門)。每個(gè)邏輯元件耦合到M個(gè)數(shù)據(jù)比特的選定比特和當(dāng)前狀態(tài)機(jī)值上以實(shí)現(xiàn)狀態(tài)機(jī)的一個(gè)比特的特定邏輯功能。寄存器存儲(chǔ)來自邏輯元件的輸出值，且寄存器輸出包括狀態(tài)機(jī)的當(dāng)前狀態(tài)。
為對(duì)數(shù)據(jù)分組編碼，輸出生成器可能包括第一和第二輸出生成器。第一輸出生成器接收M個(gè)數(shù)據(jù)比特和當(dāng)前狀態(tài)，并在第一編碼階段(例如數(shù)據(jù))對(duì)此響應(yīng)生成MR個(gè)編碼比特。第二輸出生成器還接收M個(gè)數(shù)據(jù)比特以及當(dāng)前狀態(tài)，并在第二編碼階段(例如碼尾)對(duì)此響應(yīng)生成MR個(gè)編碼比特。選擇來自第一或第二輸出生成器的編碼比特，這取決于執(zhí)行的編碼階段。狀態(tài)機(jī)在第二編碼階段一般被設(shè)定為已知狀態(tài)(例如全零)。
但另一實(shí)施例提供了用于并行對(duì)多個(gè)比特進(jìn)行編碼的數(shù)據(jù)編碼器。數(shù)據(jù)編碼器包括輸入接口、多比特編碼器、存儲(chǔ)器以及輸出接口。輸入接口接收M個(gè)數(shù)據(jù)比特并將接收到的比特提供給多比特編碼器。多比特編碼器可以被選擇用于接收并對(duì)M個(gè)數(shù)據(jù)比特并行編碼以生成MR編碼比特，或接收并對(duì)N個(gè)編碼比特并行地進(jìn)行編碼以生成NR個(gè)編碼比特。存儲(chǔ)器存儲(chǔ)來自多比特編碼器的MR個(gè)編碼比特的未經(jīng)截短的比特，且在引導(dǎo)下將N個(gè)編碼比特提供給多比特編碼器。輸出接口從多比特編碼器接收NR個(gè)編碼比特，并將NR個(gè)編碼比特的未經(jīng)截短的比特作為編碼后數(shù)據(jù)提供。數(shù)據(jù)編碼器一般進(jìn)一步包括地址生成器，它生成用于進(jìn)行存儲(chǔ)器讀寫操作的地址。
另一實(shí)施例提供了發(fā)射機(jī)單元用于通信系統(tǒng)(例如CDMA系統(tǒng))。發(fā)射機(jī)單元包括編碼器、調(diào)制器以及級(jí)聯(lián)耦合的發(fā)射機(jī)。編碼器根據(jù)第一編碼方案接收并對(duì)M個(gè)數(shù)據(jù)比特并行地進(jìn)行編碼以生成MR個(gè)編碼比特，存儲(chǔ)MR個(gè)編碼比特未經(jīng)截短的比特，對(duì)特定的分組的編碼比特進(jìn)行交織，根據(jù)第二編碼方案對(duì)N個(gè)編碼比特接收并進(jìn)行編碼以生成NR個(gè)編碼比特，并將NR個(gè)編碼比特未經(jīng)截短的比特作為編碼后的數(shù)據(jù)提供。調(diào)制器接收并用特定的調(diào)制方案對(duì)編碼后的數(shù)據(jù)進(jìn)行調(diào)制，以生成已調(diào)數(shù)據(jù)。且發(fā)射機(jī)接收并處理已調(diào)數(shù)據(jù)以生成適合傳輸?shù)囊颜{(diào)信號(hào)。編碼器可以設(shè)計(jì)成實(shí)現(xiàn)Turbo編碼或串接碼。
另一實(shí)施例提供了實(shí)現(xiàn)多個(gè)數(shù)據(jù)比特并行串接編碼的方法。根據(jù)該方法，根據(jù)第一編碼方案接收M個(gè)數(shù)據(jù)比特并經(jīng)并行編碼，以生成MR個(gè)編碼比特?？赡苡锰囟ǖ慕囟谭桨附厝R個(gè)編碼比特的零個(gè)或多個(gè)比特，未經(jīng)截短的編碼比特存儲(chǔ)在存儲(chǔ)器內(nèi)。在合適的時(shí)間，從存儲(chǔ)器檢取N個(gè)編碼比特，并根據(jù)第二編碼方案經(jīng)并行地編碼以生成編碼后的數(shù)據(jù)。為了效率以及減少延時(shí)，未經(jīng)截短的編碼比特的W個(gè)碼字可能同時(shí)寫入存儲(chǔ)器的W個(gè)端口，編碼比特的R個(gè)碼字可能同時(shí)從存儲(chǔ)器的R個(gè)端口讀出。為提供交織，W個(gè)碼字經(jīng)寫操作可能被存儲(chǔ)入存儲(chǔ)器內(nèi)的連續(xù)行，而R個(gè)碼字可以由讀操作從存儲(chǔ)器內(nèi)的經(jīng)排列的行中檢取。
本發(fā)明的其它方面和實(shí)施例在以下描述。
附圖的簡要描述通過下面提出的結(jié)合附圖的詳細(xì)描述，本發(fā)明的特征、性質(zhì)和優(yōu)點(diǎn)將變得更加明顯，附圖中相同的符號(hào)具有相同的標(biāo)識(shí)，其中

圖1是通信系統(tǒng)的框圖；圖2是編碼器的框圖，該編碼器可以用來實(shí)現(xiàn)本發(fā)明的一些實(shí)施例；圖3是根據(jù)一實(shí)施例實(shí)現(xiàn)多項(xiàng)式生成器矩陣的特定集合的串接編碼器圖；圖4是根據(jù)一實(shí)施例用于并行地對(duì)多個(gè)數(shù)據(jù)比特進(jìn)行編碼的卷積編碼器框圖；圖5A和5B是卷積編碼器的示意圖，該編碼器實(shí)現(xiàn)特定的多項(xiàng)式生成器矩陣并根據(jù)各個(gè)實(shí)施例對(duì)八個(gè)數(shù)據(jù)比特進(jìn)行并行編碼。
圖6是卷積編碼器的一實(shí)施例的示意圖，該編碼器實(shí)現(xiàn)另一特定多項(xiàng)式生成器矩陣并對(duì)四個(gè)編碼比特并行地進(jìn)行編碼；圖7A是交織器的圖例；圖7B和7C相應(yīng)地是根據(jù)各個(gè)實(shí)施例的外部卷積編碼器和不帶有和帶有截短的交織器間的接口的圖例；圖8是根據(jù)一實(shí)施例的編碼器的框圖；圖9是根據(jù)一實(shí)施例的實(shí)現(xiàn)多個(gè)數(shù)據(jù)比特并行串接編碼的方法的流程圖。
特定實(shí)施例的詳細(xì)描述圖1是通信系統(tǒng)100的實(shí)施例的簡化框圖，其中可以實(shí)現(xiàn)本發(fā)明的各個(gè)方面。在發(fā)射機(jī)單元110處發(fā)送話務(wù)數(shù)據(jù)，一般是以分組或幀的形式，從數(shù)據(jù)源112發(fā)送到編碼器114，編碼器使用特定的編碼方案對(duì)數(shù)據(jù)進(jìn)行格式化和編碼。編碼器114一般進(jìn)一步實(shí)現(xiàn)編碼比特的交織(即重新排序)。調(diào)制器(MOD)116然后對(duì)編碼后的數(shù)據(jù)進(jìn)行接收、信道化(即覆蓋)并擴(kuò)展以生成然后轉(zhuǎn)換成一個(gè)或多個(gè)模擬信號(hào)的碼元。模擬信號(hào)由發(fā)射機(jī)(TMTR)118經(jīng)濾波、(正交)調(diào)制、放大并經(jīng)上變頻以生成已調(diào)信號(hào)，該信號(hào)然后通過天線120發(fā)送到一個(gè)或多個(gè)接收機(jī)單元。
在接收機(jī)單元130處，發(fā)送的信號(hào)然后由天線132接收并提供給接收機(jī)(RCVR)134。在接收機(jī)134內(nèi)，接收到的信號(hào)經(jīng)放大、濾波、下變頻、正交解調(diào)并經(jīng)數(shù)字化以提供采樣。采樣經(jīng)解擴(kuò)展、解覆蓋并由解調(diào)器(DEMOD)136進(jìn)行解調(diào)以生成已解調(diào)碼元。解碼器138然后對(duì)已解調(diào)碼元進(jìn)行解碼并(可能)重新安排已解碼的數(shù)據(jù)以恢復(fù)發(fā)送的數(shù)據(jù)。解調(diào)器136和解碼器138實(shí)現(xiàn)的處理是與發(fā)射機(jī)單元110處實(shí)現(xiàn)的處理是互補(bǔ)的?；謴?fù)的數(shù)據(jù)然后提供給數(shù)據(jù)宿140。
上述的信號(hào)處理支持單向的語音、視頻、分組數(shù)據(jù)、消息和其它類型的通信的傳輸。雙向通信系統(tǒng)支持兩向數(shù)據(jù)傳輸。然而，其它方向上的信號(hào)處理在圖1內(nèi)為簡潔之故未示出。
通信系統(tǒng)100可以是碼分多址(CDMA)系統(tǒng)、時(shí)分多址(TDMA)通信系統(tǒng)(例如GSM系統(tǒng))、頻分多址(FDMA)通信系統(tǒng)或其它多址通信系統(tǒng)，這些通信系統(tǒng)支持在陸地串路上的用戶間的語音和數(shù)據(jù)通信。
在多址通信系統(tǒng)內(nèi)使用CDMA技術(shù)在美國專利號(hào)4901307內(nèi)和5103459內(nèi)有揭示，前者題為“SPREAD SPECTRUM MULTIPLE ACCESS COMMUNICATION SYSTEMUSING SATELLITE OR TERRESTRIAL REPEATERS”，后者題為“SYSTEM AND METHODFOR GENERATING WAVEFORMS IN A CDMA CELLULAR TELEPHONE SYSTEM”。另一特定的CDMA系統(tǒng)在美國專利序列號(hào)08963386內(nèi)有揭示，題為“METHOD ANDAPPARATUS FOR HIGH RATE PACKET DATA TRANSMISSION”，提交于1997年11月3日(在此稱為HDR系統(tǒng))。這些專利和專利申請(qǐng)轉(zhuǎn)讓給本發(fā)明的受讓人，在此引入作為參考。
CDMA系統(tǒng)一般設(shè)計(jì)成符合一個(gè)或多個(gè)標(biāo)準(zhǔn)，諸如“TIA/EIA-95-B MobileStation-Base Station Compatibility Standard for Dual-Mode WidebandSpread Spectrum Cellular System”(此后稱為IS-95標(biāo)準(zhǔn))，“TIA/EIA-98-CRecommended Minimum Standard for Dual-Mode Wideband Spread SpectrumCellular Mobile Station”(此后稱為IS-98標(biāo)準(zhǔn))，由“3rd GenerationPartnership Project”(3GPP)提供的標(biāo)準(zhǔn)，體現(xiàn)在一組文檔內(nèi)包括Nos.3G TS25.211、3G TS 25.211、3G TS 25.212、3G TS 25.213以及3G TS 25.214(此后稱為W-CDMA標(biāo)準(zhǔn))，以及“TR-45.5 Physical Layer Standard forcdma2000 Spread Spectrum Systems”(此后稱為cdma2000標(biāo)準(zhǔn))。新的CDMA標(biāo)準(zhǔn)在連續(xù)地被提出并投入使用。這些CDMA標(biāo)準(zhǔn)在此引入作為參考。
圖2是編碼器200的框圖，該編碼器可以被設(shè)計(jì)成實(shí)現(xiàn)本發(fā)明的一些實(shí)施例。編碼器200可能用于圖1的編碼器。在該實(shí)施例中，編碼器200實(shí)現(xiàn)串接編碼且包括級(jí)聯(lián)耦合的外卷積編碼器212、交織器214和內(nèi)卷積編碼器216。外卷積編碼器212接收并對(duì)輸入數(shù)據(jù)進(jìn)行卷積編碼以生成編碼比特。這些比特被提供給交織器214存儲(chǔ)。一旦在交織器214內(nèi)存儲(chǔ)了整個(gè)分組的編碼比特，則檢取編碼比特并提供給內(nèi)卷積編碼器216。為實(shí)現(xiàn)交織，編碼比特讀出的順序不同于比特寫入交織器214的順序。其它卷積編碼器212接收并對(duì)編碼比特實(shí)現(xiàn)卷積編碼以生成編碼后的數(shù)據(jù)，這些數(shù)據(jù)然后提供給接著的處理階段。
常規(guī)的卷積編碼器接收并對(duì)數(shù)據(jù)串行編碼，每次一比特(例如每時(shí)鐘周期)。對(duì)于用大分組發(fā)送數(shù)據(jù)的通信系統(tǒng)而言，數(shù)據(jù)的串行編碼會(huì)導(dǎo)致長的處理延時(shí)。而且，對(duì)于有多個(gè)級(jí)聯(lián)耦合的卷積編碼器組成的串接編碼器，處理延時(shí)會(huì)很長，特別是如果外和內(nèi)卷積編碼器同時(shí)串行編碼。
在一方面，卷積編碼器能接收并對(duì)多個(gè)(M)比特進(jìn)行并行編碼。該能力使得卷積編碼器能大致以常規(guī)卷積編碼器需要的時(shí)間的1/M的時(shí)間量內(nèi)對(duì)數(shù)據(jù)分組進(jìn)行編碼。當(dāng)單個(gè)卷積編碼器并行處理比特時(shí)，該優(yōu)勢(shì)在串接編碼器情況下更為明顯(例如Turbo編碼器)。
根據(jù)另一方面，交織器能夠并行地存儲(chǔ)并提供多個(gè)數(shù)據(jù)比特。交織器可能使用例如多端口存儲(chǔ)器實(shí)現(xiàn)。當(dāng)與在此描述的卷積編碼器一起使用時(shí)，交織器還能減少處理延時(shí)，因?yàn)閿?shù)據(jù)可以在一小部分時(shí)間內(nèi)從交織器進(jìn)行讀出和寫入。
為簡明起見，現(xiàn)在描述一實(shí)施例，用于在前述的美國專利申請(qǐng)序列號(hào)08963386內(nèi)描述的通信系統(tǒng)(HDR系統(tǒng))內(nèi)的下行數(shù)據(jù)傳輸。HDR系統(tǒng)使用串接編碼，它包括外卷積編碼、交織和內(nèi)卷積編碼。HDR系統(tǒng)還定義了帶有在表1內(nèi)列出的特性的兩種分組格式。
表1
在HDR系統(tǒng)內(nèi)，外卷積編碼器實(shí)現(xiàn)由以下多項(xiàng)式生成器矩陣定義的速率1/2的卷積編碼G0(x)=[1,x4+x2+x+1x4+x3+1]]]>公式(1)HDR系統(tǒng)內(nèi)的內(nèi)卷積編碼器實(shí)現(xiàn)由以下多項(xiàng)式生成器矩陣定義的速率1/2的卷積編碼G1(x)=[1,x2+x+1x+1]]]>公式(2)圖3是編碼器300的圖例，該編碼器實(shí)現(xiàn)方程(1)和(2)定義的內(nèi)外卷積碼。數(shù)據(jù)比特u提供給外卷積編碼器310，它實(shí)現(xiàn)方程(1)并生成兩個(gè)輸出yoa和yob。在編碼器310內(nèi)，數(shù)據(jù)比特u被提供給加法器312，它進(jìn)一步寄存器314a到314d(這用于實(shí)現(xiàn)延時(shí)集合)級(jí)聯(lián)耦合。來自加法器312和寄存器314A、314B和314D的輸出由加法器316A、316B和316C相加以實(shí)現(xiàn)方程(1)內(nèi)表示的多項(xiàng)式生成器矩陣內(nèi)的第二元素的分子。來自寄存器314C和314D的輸出由加法器318相加并提供給加法器312以實(shí)現(xiàn)方程(1)內(nèi)的第二元素的分母。輸入數(shù)據(jù)比特u作為第一輸出yoa提供給，且來自加法器316c的輸出包括第二輸出yob。
外卷積編碼器310內(nèi)的輸出yoa和yob可能經(jīng)截短(圖3內(nèi)簡潔之故未示出)。未經(jīng)截短的編碼比特然后被提供給交織器330并被重新排序。經(jīng)重新排序的編碼比特V。然后提供給內(nèi)卷積編碼器340，它實(shí)現(xiàn)方程(2)并生成兩個(gè)輸出yia和yib。在編碼器340內(nèi)，編碼比特v提供給與寄存器344A和344B級(jí)聯(lián)耦合的加法器342。來自加法器342和寄存器344A和344B的輸出由加法器346A和346B相加以實(shí)現(xiàn)方程(2)內(nèi)表示的多項(xiàng)式生成器矩陣內(nèi)的第二元素的分子。來自寄存器344A的輸出被提供給加法器342以實(shí)現(xiàn)方程(2)內(nèi)的第二元素的分母。輸入編碼比特v作為第一輸出yia提供，來自加法器346B的輸出包括第二輸出yib。
一般，數(shù)據(jù)比特u被串行地提供給編碼器310，且編碼比特v還被串行地提供給編碼器340。對(duì)每個(gè)輸入數(shù)據(jù)比特，外卷積編碼器310生成兩個(gè)編碼比特。交織器330接收并存儲(chǔ)編碼比特，并將編碼比特串行地提供給內(nèi)卷積編碼器340。串行方式的比特編碼導(dǎo)致長處理延時(shí)。
一個(gè)實(shí)施例的卷積編碼器能并行地地多個(gè)比特進(jìn)行編碼以大大減少編碼延時(shí)。對(duì)每個(gè)時(shí)鐘周期，多個(gè)(例如M)數(shù)據(jù)比特可以被接收并經(jīng)編碼以生成多個(gè)編碼比特。對(duì)于速率1/2編碼器，為M數(shù)據(jù)比特生成2M編碼比特。M可以被選為任何數(shù)，諸如例如4、8、16、32等。該種卷積編碼器的多種另外的實(shí)施例在以下描述。
多個(gè)數(shù)字通信系統(tǒng)，諸如HDR系統(tǒng)發(fā)送分組形式的數(shù)據(jù)。分組內(nèi)的比特?cái)?shù)(即分組大小)是根據(jù)多個(gè)準(zhǔn)則選擇的，諸如例如數(shù)據(jù)率、要發(fā)送的數(shù)據(jù)量、處理延時(shí)要求等。為了使得接收機(jī)單元處的解碼器能在每個(gè)分組的開始以已知的狀態(tài)開始，因?yàn)檫@樣縮短了解碼時(shí)間并改善了性能，所以編碼器在每個(gè)分組開始時(shí)被初始化為已知狀態(tài)(例如全零)。初始化是通過在先前的分組的末尾插入一碼尾比特集合而實(shí)現(xiàn)的。選擇碼尾比特使得編碼器被設(shè)定為已知狀態(tài)。
在一實(shí)施例中，示例實(shí)施例的卷積編碼器用查詢表實(shí)現(xiàn)。參考圖3，外卷積編碼器310可能被視作帶有由寄存器314A到314D的輸出定義的4比特狀態(tài)的狀態(tài)機(jī)。為了生成查詢表的內(nèi)容，在時(shí)間索引n處的M個(gè)輸入數(shù)據(jù)比特可以由向量Un表示，2M個(gè)編碼比特可以由向量Yn表示，且當(dāng)前的編碼器狀態(tài)可以由向量Xn表示。編碼器的下一狀態(tài)Xn+1和編碼器輸出向量Yn可以表示為數(shù)據(jù)碼尾Xn+1＝f(Xn，Un)Xn+1＝0 公式(3)Yn＝g1(Xn，Un) Yn＝g2(Xn，Un) 公式(4)方程(3)和(4)的每個(gè)提供了一個(gè)在輸入是數(shù)據(jù)時(shí)要使用的一個(gè)方程，和在編碼器輸入包括碼尾比特時(shí)的另一方程。
方程(3)和(4)可以對(duì)所有可能的輸入數(shù)據(jù)比特和編碼器狀態(tài)的組合進(jìn)行計(jì)算。例如對(duì)于方程(4)，輸出編碼比特可以為輸入向量Un＝0...00、編碼器狀態(tài)Xn＝0...00、輸入向量Un＝0...01和編碼器狀態(tài)為Xn＝0...00等以及輸入向量Un＝1...11以及編碼器狀態(tài)Xn＝0...00而計(jì)算。輸出編碼比特然后對(duì)所有輸入向量Un和編碼器狀態(tài)Xn＝0...01的可能組合進(jìn)行計(jì)算。過程繼續(xù)直到計(jì)算了所有的輸入向量和編碼器狀態(tài)的組合。方程(3)還可能以類似的方式經(jīng)計(jì)算。
方程(3)和(4)的計(jì)算的結(jié)果可以被存儲(chǔ)入實(shí)現(xiàn)查詢表的存儲(chǔ)器。要求的存儲(chǔ)器大小取決于要并行編碼的數(shù)據(jù)比特的數(shù)目以及實(shí)現(xiàn)的特定多項(xiàng)式生成器矩陣。例如，如果用方程(1)內(nèi)表示的卷積編碼并行進(jìn)行八數(shù)據(jù)比特的編碼，則可以使用12個(gè)地址比特和20個(gè)數(shù)據(jù)比特大小的存儲(chǔ)器(即4096×20)。12比特地址包括8個(gè)輸入數(shù)據(jù)比特和當(dāng)前編碼器狀態(tài)的4比特。20比特輸出包括16編碼比特和下一編碼器狀態(tài)的4比特。
一旦合適地定義了存儲(chǔ)器，輸入數(shù)據(jù)向量Un和當(dāng)前編碼器狀態(tài)Xn可以提供給存儲(chǔ)器的地址輸入，存儲(chǔ)器然后提供輸出向量Yn和下一編碼器狀態(tài)Xn+1。下一編碼器狀態(tài)Xn+1經(jīng)合適地存儲(chǔ)用于與下一輸入數(shù)據(jù)向量Un+1一起使用。
在另一實(shí)施例中，卷積編碼器用狀態(tài)機(jī)實(shí)現(xiàn)。編碼器狀態(tài)和輸出可以表示為方程(3)和(4)示出的。方程(3)和(4)的每個(gè)可以經(jīng)遞歸地求解，且產(chǎn)生的方程然后在硬件、軟件或兩者的組合內(nèi)實(shí)現(xiàn)。編碼器的遞歸方程可能如下解出。令XnT=[x4x3x2x1]]]>表示轉(zhuǎn)置的狀態(tài)向量，且u0表示在時(shí)間索引0處的輸入數(shù)據(jù)比特。編碼器的下一狀態(tài)和輸出然后可以表示為X1＝AX0+Bu0公式(5)y0＝CX0+Du0公式(6)其中，A、B、C和D是標(biāo)量、向量和矩陣，它們?nèi)Q于實(shí)現(xiàn)的特定的多項(xiàng)式生成器矩陣。編碼器狀態(tài)方程(5)可以遞歸地如下解出X2＝A2X0+ABu0+Bu1X3＝A3X0+A2Bu0+ABu1+Bu2X8＝A8X0+A7Bu0+A6Bu1+A5Bu2+A4Bu3+A3Bu4+A2Bu5+ABu6+Bu7編碼器輸出方程(6)還可以以類似的方式經(jīng)遞歸地解出。
方程(5)和(6)用于每次對(duì)一數(shù)據(jù)比特u進(jìn)行編碼?？梢詾閷?duì)M數(shù)據(jù)比特進(jìn)行并行編碼導(dǎo)出類似的方程集合。例如，為對(duì)8數(shù)據(jù)比特進(jìn)行并行編碼(即M＝8)，則在時(shí)間索引n處的輸入數(shù)據(jù)向量的轉(zhuǎn)置可以被定義為UnT=[un7un6un5un4un3un2un1un0],]]>且輸出編碼向量的轉(zhuǎn)置可以被定義為YnT=[yn7yn6yn5yn4yn3yn2yn1yn0].]]>使用為Un和Yn定義的向量定義，方程(5)和(6)可以表示為Xn+1＝FXn+GUn公式(7)
Yn＝HXn+IUn公式(8)其中，F(xiàn)、G、H和I是取決于實(shí)現(xiàn)的特定多項(xiàng)式生成器矩陣、當(dāng)前編碼器狀態(tài)Xn和輸入數(shù)據(jù)向量Un的向量和矩陣。方程(7)用于生成在M個(gè)數(shù)據(jù)比特經(jīng)編碼后的下一編碼器狀態(tài)Xn+1，方程(8)用于生成輸入向量Un的編碼器輸出Yn。
為確定方程(7)和(8)內(nèi)的F、G、H和I，等式(5)和(6)可以使用多種技術(shù)經(jīng)遞歸地解出，并從遞歸計(jì)算來的結(jié)果可以用于實(shí)現(xiàn)方程(7)和(8)。例如，可以使用表格將每個(gè)輸入數(shù)據(jù)比特的狀態(tài)和編碼器輸出列表。表格內(nèi)的項(xiàng)然后可以用于實(shí)現(xiàn)方程(7)和(8)，如下所述。
表2示出圖3中實(shí)現(xiàn)方程(1)的在八個(gè)輸入數(shù)據(jù)比特u0到u7被串行地提供給卷積編碼器310后編碼器狀態(tài)和輸出。如圖3示出，寄存器314A到314D開始時(shí)分別存儲(chǔ)x1，x2，x3，x4的值。在第一時(shí)鐘周期內(nèi)，第一數(shù)據(jù)比特u0被提供給編碼器310，且加法器312的輸出被計(jì)算為x4+x3+u0，這存儲(chǔ)在表2的第二行，第二列。編碼器的輸出計(jì)算為ya0＝u0且yb0＝(x4+x3+u0)+x4+x2+x1＝x3+x2+x1+u0。(每個(gè)加法器316實(shí)現(xiàn)模2加)。在下一時(shí)鐘周期上，來自加法器312和寄存器314A到314C的值被相應(yīng)移入寄存器314A到314D。下一數(shù)據(jù)比特u1被提供給編碼器，且加法器312的輸出被計(jì)算為x3+x2+u1，它被存儲(chǔ)在表2的第三行，第二列。編碼器的輸出被計(jì)算為ya1＝u1且yb2＝(x3+x2+u1)+x3+x1+(x4+x3+u0)＝x4+x3+x2+x1+u1+u0。處理繼續(xù)直到接收并處理了第八個(gè)數(shù)據(jù)比特u7。
編碼器輸出向量Yb＝[yb7yb6yb5yb4yb3yb2yb1yb0]對(duì)應(yīng)輸入向量U＝[u7u6u5u4u3u2u1u0]且根據(jù)表2的最后一列內(nèi)的項(xiàng)生成。在第八個(gè)數(shù)據(jù)比特u7經(jīng)編碼后，編碼器狀態(tài)Xn+1根據(jù)表2內(nèi)的最后行內(nèi)的項(xiàng)而生成。如表2內(nèi)示出的，編碼器輸出向量Yb以及下一編碼器狀態(tài)Xn+1每個(gè)是當(dāng)前編碼器狀態(tài)Xn＝[x4x3x2x1]和輸入向量U的函數(shù)。對(duì)于數(shù)據(jù)階段，編碼器輸出向量Ya僅是輸入向量U的函數(shù)(即Ya＝U)。
表2
參考表1，HDR系統(tǒng)內(nèi)的外卷積編碼器接收1018個(gè)數(shù)據(jù)比特以及分組格式1形式的每個(gè)分組的四個(gè)碼尾比特。如果八個(gè)比特經(jīng)并行編碼，則使用128個(gè)時(shí)鐘周期以對(duì)一個(gè)數(shù)據(jù)分組進(jìn)行編碼。第一127個(gè)時(shí)鐘周期用于對(duì)1016個(gè)數(shù)據(jù)比特進(jìn)行編碼(即127×8＝1016)，且第128個(gè)時(shí)鐘周期用于對(duì)剩余的兩個(gè)數(shù)據(jù)比特和四個(gè)碼尾比特進(jìn)行編碼。第一127個(gè)時(shí)鐘周期被稱為“數(shù)據(jù)階段”，而最后一個(gè)時(shí)鐘周期被稱為“碼尾階段”。
外卷積編碼器接收分組格式2形式的每個(gè)分組2042個(gè)數(shù)據(jù)比特和四個(gè)碼尾比特。如果八個(gè)比特并行地經(jīng)編碼，則使用256個(gè)時(shí)鐘周期對(duì)一個(gè)數(shù)據(jù)分組進(jìn)行編碼。第一255個(gè)時(shí)鐘周期用于對(duì)2040個(gè)數(shù)據(jù)比特進(jìn)行編碼(即255×8＝2040)，且第256個(gè)時(shí)鐘周期用于對(duì)剩余的兩個(gè)數(shù)據(jù)比特和四個(gè)碼尾比特進(jìn)行編碼。第一255個(gè)時(shí)鐘周期被稱為“數(shù)據(jù)階段”，而最后一個(gè)時(shí)鐘周期被稱為“碼尾階段”。
表3示出在兩個(gè)數(shù)據(jù)比特u0和u1以及四個(gè)碼尾比特被串行地提供給圖3內(nèi)的卷積編碼器310后編碼器狀態(tài)和輸出。同樣，寄存器314A到314D開始時(shí)相應(yīng)地存儲(chǔ)x1，x2，x3，x4的值。在前兩個(gè)時(shí)鐘周期內(nèi)，兩個(gè)數(shù)據(jù)比特u0和u1被串行地提供給編碼器。編碼器狀態(tài)x1到x4以及編碼器輸出yc和yd以如上所述類似的方式經(jīng)計(jì)算。因此，表3的第二和第二行與表2的第二和第三行相同，在第三時(shí)鐘周期上，提供給編碼器帶有x2+x1值的第一碼尾比特。選擇碼尾比特值使得加法器312的輸出等于零，這被用于刷新卷積編碼器。編碼器的輸出被計(jì)算為yc2＝x2+x1以及yd2＝x4+u0+u1。在下一時(shí)鐘周期上，來自加法器312和寄存器314A到314C的值被相應(yīng)移入寄存器314A到314D。第二碼尾比特被選定為x4+x3+x1+u0，同樣設(shè)定加法器312的輸出為零，并刷新編碼器。處理繼續(xù)，提供給編碼器的最后兩比特值為零。
如表3示出，編碼器輸出Yc和Yd同時(shí)是輸入向量U和當(dāng)前編碼器狀態(tài)Xn的函數(shù)。對(duì)于碼尾階段，下一編碼器狀態(tài)Xn+1被設(shè)定為全零的已知狀態(tài)(即X8＝)。
表3
圖4是卷積編碼器400的實(shí)施例的框圖，它能對(duì)多個(gè)輸入數(shù)據(jù)比特進(jìn)行并行編碼。卷積編碼器400可用于實(shí)現(xiàn)數(shù)據(jù)和碼尾階段(例如如表2和表3分別定義的)。圖4示出的編碼器結(jié)構(gòu)可以用于實(shí)現(xiàn)例如圖3內(nèi)的外卷積編碼器310或內(nèi)卷積編碼器340。
在卷積編碼器400內(nèi)，輸入數(shù)據(jù)比特被并行地提供給編碼器狀態(tài)機(jī)410、數(shù)據(jù)階段輸出生成器420和碼尾階段輸出生成器430作為數(shù)據(jù)向量U。。編碼器狀態(tài)機(jī)410還接收當(dāng)前編碼器狀態(tài)X，并根據(jù)接收到的輸入向量U和當(dāng)前編碼器狀態(tài)X確定新編碼器狀態(tài)。編碼器狀態(tài)機(jī)410可以實(shí)現(xiàn)例如表2的最后一行。
數(shù)據(jù)階段輸出生成器420和碼尾階段輸出發(fā)生成器430還接收當(dāng)前編碼器狀態(tài)X并根據(jù)接收到的輸入X和U相應(yīng)為數(shù)據(jù)階段和碼尾階段確定編碼器輸出。數(shù)據(jù)階段輸出生成器420能實(shí)現(xiàn)例如表2內(nèi)的最后兩列，且碼尾生成器430能實(shí)現(xiàn)例如表3內(nèi)的最后兩列。來自數(shù)據(jù)階段輸出生成器420的第一和第二輸出Ya和Yb被相應(yīng)地提供給多路復(fù)用器(MUX)440A和440B。類似地，來自碼尾階段輸出生成器430的第一和第二輸出Yc和Yd相應(yīng)地提供給多路復(fù)用器440A和440B。多路復(fù)用器440A和440B在操作于數(shù)據(jù)階段時(shí)從數(shù)據(jù)階段輸出生成器420相應(yīng)地提供輸出Ya和Yb，當(dāng)操作于碼尾階段時(shí)相應(yīng)地從碼尾階段生成器430提供輸出Yc和Yd。
為實(shí)現(xiàn)在接收到輸入數(shù)據(jù)比特時(shí)對(duì)其進(jìn)行連續(xù)編碼的卷積編碼器，而不需要在每個(gè)分組開始時(shí)重設(shè)編碼器狀態(tài)，只需要編碼器狀態(tài)機(jī)410和數(shù)據(jù)階段輸出生成器420。對(duì)于通信系統(tǒng)(例如HDR系統(tǒng))，其中數(shù)據(jù)以分組被發(fā)送，且碼尾比特被用于在每個(gè)分組開始時(shí)將卷積編碼器重設(shè)為已知的狀態(tài)，碼尾階段輸出生成器430和多路復(fù)用器440被用于提供需要的編碼器輸出。
編碼器狀態(tài)機(jī)410和數(shù)據(jù)階段輸出生成器420的設(shè)計(jì)取決于實(shí)現(xiàn)的特定的多項(xiàng)式生成器矩陣以及要并行編碼的數(shù)據(jù)比特的數(shù)目。碼尾階段輸出生成器430的設(shè)計(jì)取決于多項(xiàng)式生成器矩陣、要并行編碼的數(shù)據(jù)比特?cái)?shù)以及特定的幀格式(例如在碼尾階段內(nèi)要編碼的數(shù)據(jù)和碼尾比特的數(shù)目)。現(xiàn)在以下描述特定的卷積編碼器400的設(shè)計(jì)。
圖5A是卷積編碼器500的特定實(shí)施例的示意圖，它可以并行地對(duì)八個(gè)輸入數(shù)據(jù)比特進(jìn)行編碼，并實(shí)現(xiàn)方程(1)內(nèi)表示的多項(xiàng)式生成器矩陣。卷積編碼器500包括編碼器狀態(tài)機(jī)510，它實(shí)現(xiàn)表2內(nèi)定義的狀態(tài)機(jī)，以及數(shù)據(jù)階段輸出生成器520，它生成表2內(nèi)定義的編碼器輸出。編碼器狀態(tài)機(jī)510和數(shù)據(jù)階段輸出生成器520相應(yīng)對(duì)應(yīng)圖4內(nèi)的編碼器狀態(tài)機(jī)410以及數(shù)據(jù)階段輸出生成器420。在該實(shí)施例中，編碼器狀態(tài)機(jī)510用AND門512A到512D以及寄存器514A到514D實(shí)現(xiàn)，且數(shù)據(jù)階段輸出生成器520用AND門522A到522H實(shí)現(xiàn)。
如圖5A示出，八個(gè)輸入數(shù)據(jù)比特u0到u7并行地提供給編碼器狀態(tài)機(jī)510以及數(shù)據(jù)階段輸出生成器520的輸入，每個(gè)還接收當(dāng)前編碼器狀態(tài)，由x1到x4定義。編碼器狀態(tài)機(jī)510內(nèi)的每個(gè)AND門512選擇性地耦合到輸入u0到u7和x1到x4，如表2內(nèi)的最后一行定義的。例如AND門512A耦合到輸入x3，x2，x1，u1，u3，u4和u7，如表2內(nèi)最后一行，第三列(x1)內(nèi)的項(xiàng)定義的。AND門512A到512D的輸出相應(yīng)耦合到寄存器514A和514D的輸入。寄存器514A到514D的輸出相應(yīng)包括狀態(tài)機(jī)輸出x1到x4。
類似地，數(shù)據(jù)階段輸出生成器520內(nèi)的每個(gè)AND門選擇性地耦合到輸入u0到u7和x1到x4，如表2內(nèi)的最后一行定義的。例如AND門522A耦合到輸入x3，x2，x1，u0和u7，如表2內(nèi)第二行，最后一列(yb0)內(nèi)的項(xiàng)定義的。輸入u0到u7相應(yīng)包括編碼器輸出ya0到y(tǒng)a7(圖5A內(nèi)未示出為簡潔)，AND門522A到522H的輸出相應(yīng)包括編碼器輸出yb0到y(tǒng)b7。
圖5B是碼尾階段輸出生成器530和多路復(fù)用器540A和540B的特定實(shí)施例的示意圖，多路復(fù)用器實(shí)現(xiàn)為表1示出的分組格式1和2在方程(1)內(nèi)表示的多項(xiàng)式生成器矩陣的碼尾階段。碼尾階段輸出生成器530以及多路復(fù)用器540A和540B對(duì)應(yīng)圖4內(nèi)相應(yīng)的碼尾階段輸出生成器和多路復(fù)用器440A和440B。在該實(shí)施例中，碼尾階段輸出生成器530用AND門532A到532J實(shí)現(xiàn)，并生成表3內(nèi)定義的碼尾階段的編碼器輸出Yc和Yd。多路復(fù)用器540a用2×1多路復(fù)用器542A到542F實(shí)現(xiàn)，并提供第一編碼器輸出Yoa。類似地，多路復(fù)用器540B用2×1多路復(fù)用器544A到544H實(shí)現(xiàn)并提供第二編碼器輸出Yob。
圖5A和5B內(nèi)的編碼器狀態(tài)機(jī)510、數(shù)據(jù)階段輸出生成器520、碼尾階段輸出生成器530以及多路復(fù)用器540A和540B形成了卷積編碼器400的特定實(shí)現(xiàn)。該特定實(shí)現(xiàn)用于實(shí)現(xiàn)方程(1)中表示的多項(xiàng)式生成器矩陣，并用于表1內(nèi)描述的分組格式。對(duì)于分組格式1，1018個(gè)數(shù)據(jù)比特在128個(gè)時(shí)鐘周期上提供給卷積編碼器500。對(duì)于前127個(gè)時(shí)鐘周期的每個(gè)，提供給編碼器500八個(gè)數(shù)據(jù)比特，且選擇多路復(fù)用器540A和540B提供從數(shù)據(jù)階段輸出生成器520來的輸出Ya和Yb。在第128個(gè)時(shí)鐘周期上，剩余的兩個(gè)數(shù)據(jù)比特、四個(gè)碼尾比特以及兩個(gè)零被提供給編碼器500。寄存器514A和514D被重新設(shè)定為零(同時(shí)地)，且多路復(fù)用器540A和540B被選用提供從碼尾階段輸出生成器530來的輸出Yc和Yd。對(duì)于分組格式2，在256個(gè)時(shí)鐘周期上提供給卷積編碼器500 2042個(gè)數(shù)據(jù)比特。對(duì)第一255個(gè)時(shí)鐘周期的每個(gè)，對(duì)應(yīng)數(shù)據(jù)階段，并行地對(duì)八個(gè)數(shù)據(jù)比特進(jìn)行編碼，且多路復(fù)用器540A和540B相應(yīng)地提供輸出Ya和Yb。在第256個(gè)時(shí)鐘周期上，對(duì)應(yīng)碼尾階段、兩個(gè)數(shù)據(jù)比特、四個(gè)碼尾比特和兩個(gè)零并行地經(jīng)編碼且多路復(fù)用器540A和540B相應(yīng)提供輸出Yc和Yd。
圖5A和5B內(nèi)示出的特定實(shí)現(xiàn)的描述是為了更清楚的理解。值得注意的是還可以考慮不同的實(shí)現(xiàn)，且在本發(fā)明的范圍內(nèi)。而且，一般對(duì)不同的多項(xiàng)式生成器矩陣、不同的輸入數(shù)據(jù)比特?cái)?shù)或不同的分組格式使用不同的設(shè)計(jì)。
以類似的方式，另外的卷積編碼器可以設(shè)計(jì)成實(shí)現(xiàn)在方程(2)內(nèi)的多項(xiàng)式生成器矩陣。在實(shí)施例中，卷積編碼器被設(shè)計(jì)成接收且并行地對(duì)四個(gè)編碼比特編碼。相應(yīng)的下一編碼器狀態(tài)和輸出的方程(5)和(6)可以以上述的方式經(jīng)遞歸地解出。
表4示出在四個(gè)輸入編碼比特v0到v3被串行地提供給圖3的卷積編碼器340后的編碼器狀態(tài)和輸出。寄存器344A和344B開始時(shí)分別存儲(chǔ)x1和x2的值。在第一時(shí)鐘周期上，第一編碼比特v0提供給編碼器340，且加法器342的輸出被計(jì)算為x1+v0，它被存儲(chǔ)在表4的第二行、第二列內(nèi)。編碼器輸出被計(jì)算為ya0＝v0，且yf0＝(x1+v0)+x2+x1＝x2+v0。在下一時(shí)鐘周期上，來自加法器312和寄存器344A的值被相應(yīng)移入寄存器344A和344B。下一編碼比特v1被提供給編碼器340，且加法器342的輸出被計(jì)算為x1+v0+v1，它被存儲(chǔ)在第三行，第二列內(nèi)。輸出被計(jì)算為ye1＝v1，且yf1＝(x1+v0+v1)+(x1+v0)+x1＝x1+v1。處理繼續(xù)直到第四個(gè)編碼比特v3被接收且經(jīng)處理。
編碼器輸出向量Yf根據(jù)表4內(nèi)的最后列內(nèi)的項(xiàng)生成。在第四編碼比特v3經(jīng)編碼后的編碼器狀態(tài)Xn+1根據(jù)表4內(nèi)的最后一行的項(xiàng)生成。如圖4示出的，編碼器輸出向量Yf和下一編碼器狀態(tài)Xn+1每個(gè)是當(dāng)前編碼器狀態(tài)Xn＝[x2x1]和輸入向量V的函數(shù)。對(duì)于數(shù)據(jù)階段，編碼器輸出向量Ye僅是輸入向量V的函數(shù)。
表4
參考回表1，HDR系統(tǒng)內(nèi)的內(nèi)卷積編碼器接收2044個(gè)編碼比特和分組格式1的每個(gè)分組的四個(gè)碼尾比特。如果四個(gè)比特是經(jīng)并行編碼的，則512個(gè)時(shí)鐘周期被用于對(duì)一個(gè)分組編碼。第一511個(gè)時(shí)鐘周期被用于對(duì)2044個(gè)編碼比特進(jìn)行編碼(即511×4＝2044)，且第512個(gè)時(shí)鐘周期被用于對(duì)四個(gè)碼尾比特進(jìn)行編碼。卷積編碼器為每個(gè)分組格式2的分組接收3079個(gè)編碼比特和三個(gè)碼尾比特。如果四個(gè)比特是經(jīng)并行編碼的，則768個(gè)時(shí)鐘周期被用于對(duì)一個(gè)數(shù)據(jù)分組編碼。第一767個(gè)時(shí)鐘周期被用于對(duì)3068個(gè)編碼比特進(jìn)行編碼(即767×4＝3068)，且第768個(gè)時(shí)鐘周期被用于對(duì)最后編碼比特和三個(gè)碼尾比特進(jìn)行編碼。
表5示出分組格式1的碼尾階段的內(nèi)卷積編碼器的狀態(tài)和輸出。在第一時(shí)鐘周期上，帶有值x1的第一碼尾比特被提供給編碼器。選擇碼尾比特值使得加法器342的輸出等于零。編碼器的輸出被計(jì)算為yg0＝x1和yh0＝x2+x1。處理對(duì)于剩余的三個(gè)碼尾比特以類似的方式繼續(xù)。
表5
表6示出分組格式2的碼尾階段的內(nèi)卷積編碼器的狀態(tài)和輸出。在第一時(shí)鐘周期上，提供最后編碼比特v0給編碼器，且編碼器狀態(tài)x1和x2以及輸出yi0和yj0以上述的類似的方式計(jì)算。表6的第二行因此與表4的第二行相同。在第二時(shí)鐘周期上，帶有x1+v0值的第一碼尾比特被提供給編碼器。選擇碼尾比特值使得加法器342的輸出等于零。編碼器的輸出被計(jì)算為yi0＝x1+v0和yj0＝v0。處理對(duì)于剩余碼尾比特以類似的方式繼續(xù)。
表6
圖6是卷積編碼器600的特定實(shí)施例的示意圖，它可以對(duì)四個(gè)輸入編碼比特進(jìn)行并行編碼并實(shí)現(xiàn)方程(2)內(nèi)表示的多項(xiàng)式生成器矩陣。卷積編碼器600包括編碼器狀態(tài)機(jī)610，它實(shí)現(xiàn)表4定義的狀態(tài)機(jī)、輸出生成器620，它生成表4到6內(nèi)定義的編碼器輸出，以及多路復(fù)用器640A和640B，它提供了分組格式1和2的數(shù)據(jù)和碼尾階段的合適編碼器輸出。
如圖6示出，四個(gè)輸入編碼比特v0到v3并行地提供給編碼器狀態(tài)機(jī)610和輸出生成器620的輸入，每個(gè)還接收定義為Xn＝[x2x1]的當(dāng)前編碼器狀態(tài)。在編碼器狀態(tài)機(jī)610內(nèi)的每個(gè)AND門612選擇性地耦合到輸入v0-v3和x1-x2，如表4的最后一行定義的。例如，AND門612A耦合到輸入x1，v0，v1，v2，v3和v4，如表4最后一行，第三列(x1)的表項(xiàng)所定義的。AND門612A和612B的輸出相應(yīng)耦合到寄存器614A和614B的輸入。寄存器614A和614B的輸出相應(yīng)包括狀態(tài)機(jī)輸出x1和x2。
類似地，輸出生成器620內(nèi)的每個(gè)AND門622選擇性地耦合到輸入v0-v3和x1-x2，如在表4到6內(nèi)的最后兩列定義的。例如AND門622A耦合到輸入x2和v0并生成yf0(表4內(nèi)第二行、最后一列)，AND門622B耦合到輸入x2和x1并生成yh0(表5內(nèi)的第二行、最后一列)，以及AND門622C耦合到輸入x2和v0并生成yj0(表6內(nèi)的第二行，最后一列)。其它編碼器的輸出如在表4到6內(nèi)指出的生成。
多路復(fù)用器640A包括3×1多路復(fù)用器642A到642D，它們分別地為內(nèi)卷積編碼器600第一編碼器提供了輸出yia0到y(tǒng)ia3。在數(shù)據(jù)階段，ye0到y(tǒng)e3相應(yīng)地通過多路復(fù)用器642A到642D被提供。在碼尾階段，多路復(fù)用器642A到642D相應(yīng)地為分組格式1提供yg0到y(tǒng)g3，為分組格式2提供yi0到y(tǒng)i3。類似地，多路復(fù)用器640B包括3×1多路復(fù)用器644A到644D，它們相應(yīng)為內(nèi)卷積編碼器600提供了第二編碼器輸出yib0到y(tǒng)ib3。在數(shù)據(jù)階段，yf0到y(tǒng)f3相應(yīng)地通過多路復(fù)用器644A到644D被提供。在碼尾階段，多路復(fù)用器644A到644D相應(yīng)地為分組格式1提供yh0到y(tǒng)h3，為分組格式2提供yj0到y(tǒng)j3。
本發(fā)明的另一方面提供了交織器，能存儲(chǔ)多個(gè)由外卷積編碼器并行生成的編碼比特并將多個(gè)編碼比特并行地提供給內(nèi)卷積編碼器。參考圖2，交織器耦合在內(nèi)外卷積編碼器。交織器設(shè)計(jì)成存儲(chǔ)一個(gè)或多個(gè)編碼比特的分組。在存儲(chǔ)了整個(gè)分組后，然后以不同于寫入順序的讀出順序檢取編碼比特以獲得編碼比特的交織。如果不需要交織，則編碼比特按原順序從交織器檢取。
示例實(shí)施例的外卷積編碼器可以被設(shè)計(jì)成接收并并行地對(duì)M個(gè)數(shù)據(jù)比特編碼并生成M·R個(gè)編碼比特，其中R涉及外卷積編碼器的碼率(例如R＝2指速率為1/2的編碼器)。為了加速處理并減少延時(shí)，交織器可以被設(shè)計(jì)成在編碼比特由編碼器生成時(shí)，并行存儲(chǔ)來自外卷積編碼器的M·R個(gè)編碼比特。類似地，內(nèi)卷積編碼器可以設(shè)計(jì)成接收并對(duì)N個(gè)編碼比特進(jìn)行并行編碼。同樣，為了加速處理和減少延時(shí)，交織器可以被設(shè)計(jì)成在單次讀出操作中，并行將至少N個(gè)編碼比特存儲(chǔ)到內(nèi)卷積編碼器。
來自內(nèi)外卷積編碼器的每個(gè)的編碼比特可以經(jīng)截短而提供其它碼率的編碼比特。例如，參考表1，來自外卷積編碼器的輸出為分組格式1未經(jīng)截短以獲得1/2的碼率并為分組格式2截短以獲得2/3的碼率。類似地，來自內(nèi)卷積編碼器的輸出為分組格式1經(jīng)截短以獲得1/2的碼率并為分組格式2截短以獲得3/4的碼率。編碼器和交織器間的接口可以被設(shè)計(jì)成有效地獲得碼元截短。
圖7A是交織器700的實(shí)施例圖。在該實(shí)施例中，交織器700用帶有P個(gè)端口的多端口存儲(chǔ)器710實(shí)現(xiàn)，其中P大于一。取決于用于實(shí)現(xiàn)交織器的特定存儲(chǔ)器單元，P個(gè)端口的每個(gè)可能被同時(shí)用作寫入和讀出端口，或可能作為專用的寫入或讀出端口。在圖7A示出的實(shí)施例中，存儲(chǔ)器710包括W個(gè)端口，標(biāo)明為端口D1到DW，且R端口被標(biāo)明為讀出端口Q1到QR。存儲(chǔ)器710進(jìn)一步包括P個(gè)地址輸入A1到AP，P個(gè)端口的每個(gè)有一個(gè)地址輸入。每個(gè)寫入和讀出端口可以并行地傳輸C個(gè)比特。
地址生成器720接收輸入地址ADDR，為每個(gè)活動(dòng)端口生成必要的地址，并將生成的地址提供給存儲(chǔ)器710的地址輸入A1到AP。雖然未在圖7A中示出(為簡潔之故)，地址生成器720還生成一個(gè)或多個(gè)控制信號(hào)，它們引導(dǎo)存儲(chǔ)器710實(shí)現(xiàn)寫入或讀出操作。
在一實(shí)施例中，存儲(chǔ)器710被配置成帶有多行和多列的二維存儲(chǔ)器。在一實(shí)施例中，編碼比特被寫入存儲(chǔ)器710連續(xù)的行內(nèi)。為了效率，每行的寬度可以對(duì)應(yīng)每個(gè)端口的寬度(即C比特)。這使得在每次寫入操作時(shí)可以將多達(dá)W行的編碼比特寫入存儲(chǔ)器710的W個(gè)寫入端口。一旦整個(gè)分組的編碼比特被存儲(chǔ)在存儲(chǔ)器710內(nèi)，則可以從存儲(chǔ)器檢取編碼比特。在實(shí)施例中，編碼比特還從存儲(chǔ)器710中按行讀出。對(duì)于圖7A示出的實(shí)施例，每次讀出操作時(shí)可以從R個(gè)讀出端口檢取多達(dá)R行編碼比特。
各種設(shè)計(jì)可以用來將來自交織器700的編碼比特提供給內(nèi)卷積編碼器。實(shí)現(xiàn)的特定設(shè)計(jì)取決于特定的系統(tǒng)要求。在一設(shè)計(jì)中，R個(gè)多路復(fù)用器730A到730R相應(yīng)地耦合到R的讀出端口Q1到QR。對(duì)于每次讀出操作，從存儲(chǔ)器710檢取多達(dá)R行編碼比特，并提供給多路復(fù)用器730A到730R，它們還相應(yīng)地接收控制信號(hào)AD1到ADR。每個(gè)多路復(fù)用器730接收C個(gè)編碼比特，根據(jù)相應(yīng)的控制信號(hào)ADX選擇一個(gè)編碼比特并將該選擇的編碼比特提供給多路復(fù)用器輸出?？刂菩盘?hào)AD1到ADR從每行檢取的編碼比特選擇特定的編碼比特。R個(gè)多路復(fù)用器730可以用于并行地提供多達(dá)R個(gè)編碼比特給內(nèi)卷積編碼器。
為進(jìn)一步更清楚地理解，現(xiàn)在描述與圖5A、5B和6描述的內(nèi)外卷積編碼器一起使用的交織器的特定設(shè)計(jì)。在上述的編碼器設(shè)計(jì)中，外卷積編碼器在一個(gè)時(shí)鐘周期內(nèi)接收且并行地對(duì)8個(gè)數(shù)據(jù)比特進(jìn)行編碼以生成16個(gè)編碼比特，且內(nèi)卷積編碼器接收并對(duì)4個(gè)編碼比特進(jìn)行并行編碼。在該特定的交織器設(shè)計(jì)中，使用8端口存儲(chǔ)器，其中四個(gè)端口用于在寫入操作中用于接收編碼比特以及四個(gè)端口用于在讀出操作中提供編碼比特。在該設(shè)計(jì)中，每個(gè)端口能并行地接收或提供8比特。因此，對(duì)該特定設(shè)計(jì)，在寫入操作中可以寫入交織器多達(dá)32個(gè)編碼比特，從讀出操作中可以從交織器讀出多達(dá)32個(gè)編碼比特。
圖7B是外卷積編碼器和不帶截短的交織器間的接口的實(shí)施例。在該實(shí)施例中，外卷積編碼器生成的編碼比特提供給四個(gè)寄存器732A到732D。寄存器732A到732B接收在第一時(shí)鐘周期內(nèi)生成的16個(gè)編碼比特，且寄存器732C和732D接收在第二(例如另一個(gè))時(shí)鐘周期內(nèi)生成的16個(gè)編碼比特。當(dāng)不實(shí)現(xiàn)截短時(shí)，寄存器732A到732D上的所有32個(gè)編碼比特在一次寫入操作時(shí)相應(yīng)地被提供給存儲(chǔ)器的端口D1到D4。
圖7C是外卷積編碼器和帶有截短的交織器間接口的實(shí)施例圖。參考表1，外碼的編碼比特以對(duì)分組格式2的截短模式(1011)而經(jīng)截短。因此，在一個(gè)時(shí)鐘周期內(nèi)，生成16個(gè)編碼比特，截短4個(gè)編碼比特，并存儲(chǔ)12個(gè)編碼比特。開始時(shí)，在第一時(shí)鐘周期內(nèi)生成的16個(gè)編碼比特被存儲(chǔ)到寄存器732A到732B，且第二時(shí)鐘周期內(nèi)生成的16個(gè)編碼比特被存儲(chǔ)到寄存器732C和732D。在截短后，剩余24個(gè)編碼比特，如圖7C示出，并將其提供給三個(gè)寫入端口(例如D1到D3)。
地址生成器提供適當(dāng)?shù)牡刂罚糜诎盐唇?jīng)截短的編碼比特寫入存儲(chǔ)器中的順序行。為寫編碼比特所使用的每個(gè)活動(dòng)端口產(chǎn)生一個(gè)地址。這樣，地址生成器在不執(zhí)行截短時(shí)為端口D1到D4產(chǎn)生四個(gè)地址，在執(zhí)行截短時(shí)為端口D1到D3產(chǎn)生三個(gè)地址。
為了并行地將四個(gè)編碼比特提供給內(nèi)卷積編碼器，從存儲(chǔ)器檢取四行編碼比特并提供給四個(gè)8×1多路復(fù)用器。每個(gè)多路復(fù)用器還接收相應(yīng)的3比特控制信號(hào)ADX，該信號(hào)在檢取的行內(nèi)選擇特定的比特以提供給內(nèi)卷積編碼器。每個(gè)檢取的比特的地址因此可能被分成兩部分，第一部分標(biāo)識(shí)存儲(chǔ)器內(nèi)的特定行，第二部分標(biāo)識(shí)行內(nèi)的特定位置。地址的第一部分提供給存儲(chǔ)器的合適地址輸入，第二部分作為控制信號(hào)ADX提供。地址的第一和第二部分根據(jù)實(shí)現(xiàn)的系統(tǒng)和標(biāo)準(zhǔn)定義的特定交織方案而生成。
示例實(shí)施例的交織器還使用其它存儲(chǔ)器而實(shí)現(xiàn)。例如單端口存儲(chǔ)器單元或多個(gè)存儲(chǔ)器單元可以用于同時(shí)并行地存儲(chǔ)和提供多個(gè)比特。對(duì)于單端口存儲(chǔ)器單元，多個(gè)寫入操作可能用于存儲(chǔ)生成的編碼比特，且多個(gè)讀出操作還可能用于檢取需要的編碼比特。使用多個(gè)存儲(chǔ)器單元的設(shè)計(jì)中，每個(gè)存儲(chǔ)器單元可能類似多端口存儲(chǔ)器的一個(gè)端口(或幾對(duì)端口)而操作。因此，可以使用多種設(shè)計(jì)以實(shí)現(xiàn)交織器且在本在上述的實(shí)施例中，交織器在內(nèi)外卷積編碼器間實(shí)現(xiàn)。使用該配置以實(shí)現(xiàn)Turbo編碼器，這可以提供一定優(yōu)勢(shì)。在其它編碼器設(shè)計(jì)中，在外卷積編碼器后的交織可能不是必要的，且在外卷積編碼器后可能不需要存儲(chǔ)器，或可能存儲(chǔ)器被簡單地用作緩沖器。
示例實(shí)施例的串接編碼器可以以多種方式操作。在一特定設(shè)計(jì)中，編碼器用于每次對(duì)一個(gè)數(shù)據(jù)分組編碼。參考圖2，數(shù)據(jù)的特定分組可以由外卷積編碼器經(jīng)編碼，并存儲(chǔ)在交織器內(nèi)。在整個(gè)分組經(jīng)外卷積編碼器編碼后，編碼的比特從交織器中被檢取，且經(jīng)內(nèi)卷積編碼器編碼。一旦整個(gè)分組都由內(nèi)卷積編碼器編碼，由外卷積編碼器進(jìn)行下一分組的編碼。該設(shè)計(jì)減少了交織器的存儲(chǔ)器要求，這可能在一些應(yīng)用中是期望的。
在另一特定設(shè)計(jì)中，交織器實(shí)現(xiàn)為帶有能存儲(chǔ)兩個(gè)或多個(gè)編碼比特分組的能力。例如，用于實(shí)現(xiàn)交織器的存儲(chǔ)器可以被分為兩個(gè)存儲(chǔ)庫，每個(gè)存儲(chǔ)庫使得內(nèi)外卷積編碼器能同時(shí)在兩個(gè)分組上進(jìn)行操作。外卷積編碼器對(duì)第一分組進(jìn)行編碼并將該分組的編碼比特存儲(chǔ)到存儲(chǔ)庫。在將整個(gè)第一分組存儲(chǔ)到存儲(chǔ)器后，外卷積編碼器對(duì)第二分組進(jìn)行編碼，并將該分組的編碼比特存儲(chǔ)到第二存儲(chǔ)庫。當(dāng)外卷積編碼器將當(dāng)前分組的編碼比特編碼并存儲(chǔ)到一個(gè)存儲(chǔ)庫內(nèi)時(shí)，內(nèi)卷積編碼器可以檢取并對(duì)從另一存儲(chǔ)庫來的先前分組的編碼比特進(jìn)行編碼。該設(shè)計(jì)減少了處理延時(shí)。
圖8是編碼器800的特定設(shè)計(jì)的框圖，可以用來實(shí)現(xiàn)一些實(shí)施例。編碼器800可能用于實(shí)現(xiàn)圖1的編碼器114。編碼器800包括耦合到地址生成器820和存儲(chǔ)器830的處理單元810。處理單元810從緩沖器接收數(shù)據(jù)，并從控制源(未示出)接收控制信息，根據(jù)控制信息對(duì)接收到的數(shù)據(jù)編碼，并將編碼后的數(shù)據(jù)提供給緩沖器850。
在圖8示出的實(shí)施例中，處理單元810包括輸入接口812、多比特編碼器814、輸出接口816以及控制單元818。輸入接口812為緩沖器802生成地址和控制信號(hào)，根據(jù)生成的地址和控制信號(hào)接收緩沖器802提供的數(shù)據(jù)，并將接收到的數(shù)據(jù)路由到多比特編碼器814。多比特編碼器814實(shí)現(xiàn)輸出和內(nèi)卷積編碼器，且可能用一個(gè)或多個(gè)查詢表或一個(gè)或多個(gè)編碼(諸如圖4描述的)實(shí)現(xiàn)。當(dāng)作為外卷積編碼器操作時(shí)，多比特編碼器814對(duì)來自輸入接口812的數(shù)據(jù)編碼，并將生成的編碼比特提供給存儲(chǔ)器830。且當(dāng)作為內(nèi)卷積編碼器操作時(shí)，多比特編碼器814對(duì)來自存儲(chǔ)器830的編碼比特編碼，并將生成的編碼比特提供給輸出接口816。輸出接口816然后將供編碼后的數(shù)據(jù)提供給緩沖器850。
控制單元818接收各種控制信息，諸如例如要編碼的特定數(shù)據(jù)分組，緩沖器802內(nèi)的分組的位置、分組格式、要使用的編碼方案、在緩沖器850內(nèi)存儲(chǔ)編碼的分組的位置等?？刂茊卧?18然后引導(dǎo)輸入接口812從緩沖器802獲得合適的數(shù)據(jù)比特，引導(dǎo)編碼器狀態(tài)機(jī)814使用合適的編碼方案，并進(jìn)一步引導(dǎo)輸出接口816將編碼后的數(shù)據(jù)提供給緩沖器850內(nèi)合適的位置。
地址生成器820為將編碼比特寫入存儲(chǔ)器830和從存儲(chǔ)器讀出編碼比特而生成合適的地址。地址生成器820可以用邏輯、查詢表或一些其它的設(shè)計(jì)實(shí)現(xiàn)。
存儲(chǔ)器830存儲(chǔ)由多比特編碼器814生成的編碼比特，并將存儲(chǔ)的編碼比特提供給多比特編碼器814。通過合適地生成地址，存儲(chǔ)器830可以被用于提供編碼比特的交織。存儲(chǔ)器830可以用多端口存儲(chǔ)器實(shí)現(xiàn)(如上所述)或一個(gè)或多個(gè)存儲(chǔ)單元。
圖9時(shí)用于實(shí)現(xiàn)多個(gè)數(shù)據(jù)比特并行串接編碼的方法的實(shí)施例流程圖。開始時(shí)，在步驟912，接收來自特定數(shù)據(jù)分組的多個(gè)(M)數(shù)據(jù)比特，在步驟914，根據(jù)第一編碼方案(例如卷積)經(jīng)并行編碼一生成多個(gè)(MR)編碼比特。第一編碼方案生成的編碼比特?cái)?shù)量取決于方案的特定碼率。在步驟916，零個(gè)或更多個(gè)生成的編碼比特可能用第一截短方案截短以提供不同碼率的編碼比特。未經(jīng)截短的編碼比特然后在步驟918存儲(chǔ)入存儲(chǔ)器。
如圖9示出的實(shí)施例，整個(gè)分組由第一編碼方案經(jīng)編碼，且在第二編碼方案接著進(jìn)行編碼前經(jīng)存儲(chǔ)。這使得能進(jìn)行編碼比特的交織，如上所述。因此，在步驟920確定整個(gè)分組是否經(jīng)編碼。如果回答為否定的，則進(jìn)程回到步驟912且接收另一M(或更少)數(shù)據(jù)比特。
另外，如果整個(gè)分組經(jīng)編碼，則在步驟922從存儲(chǔ)器接收多個(gè)(N)編碼比特，并在步驟924根據(jù)第二(例如卷積)編碼方案進(jìn)行并行地編碼以生成多個(gè)(NR)編碼比特。同樣，由第二編碼方案生成的編碼比特?cái)?shù)取決于方案的特定碼率。同樣，在步驟926，零個(gè)或多個(gè)生成的編碼比特可能用第二截短方案截短以提供另一碼率的編碼比特。在步驟928，未經(jīng)截短的編碼比特然后作為編碼后的數(shù)據(jù)被提供給下一處理單元(例如圖1的調(diào)制器116)。
為了效率以及減少延時(shí)，W個(gè)碼字可能被并行地存儲(chǔ)(例如通過W個(gè)寫入端口)到存儲(chǔ)器，且R個(gè)碼字可能并行地(例如通過R個(gè)讀出端口)從存儲(chǔ)器中檢取。W個(gè)碼字允許并行存儲(chǔ)來自第一編碼方案的未經(jīng)截短的編碼比特，R個(gè)碼字允許N個(gè)編碼比特被并行地提供給第二編碼方案。存儲(chǔ)器可能以上述的方式操作以獲得編碼比特的交織。例如，W個(gè)碼字可能寫入存儲(chǔ)器內(nèi)的連續(xù)行，且R個(gè)碼字可能從存儲(chǔ)器內(nèi)經(jīng)排列的行中讀出。
示例實(shí)施例的編碼器和交織器可以用于大大縮短編碼時(shí)間。通過用外卷積編碼器對(duì)M個(gè)數(shù)據(jù)比特進(jìn)行并行編碼并用內(nèi)卷積編碼器對(duì)N個(gè)編碼比特進(jìn)行并行編碼，可以大大減少總編碼延時(shí)。本發(fā)明的交織器支持并行編碼，因?yàn)樗性趯懭氩僮鲿r(shí)能接收多個(gè)編碼比特，而在讀出操作時(shí)提供多個(gè)編碼比特的能力。對(duì)特定設(shè)計(jì)的處理延時(shí)內(nèi)的改善在表7內(nèi)示出，其中為HDR系統(tǒng)內(nèi)分組格式1和2，且M＝8，N＝4。
表7
對(duì)于表7示出的特定設(shè)計(jì)，總編碼延時(shí)對(duì)于分組格式1減少了4.8倍，而對(duì)于分組格式2減少了5倍?？梢灾劳ㄟ^增加并行編碼的比特?cái)?shù)還可以進(jìn)一步獲得處理延時(shí)的改善，特別是對(duì)于內(nèi)卷積編碼器(即增加N)。
本發(fā)明的編碼器和交織器提供的更短的處理延時(shí)提供了多種好處。一些這樣的好處簡要地如下描述。
第一，更短的處理延時(shí)可能用于支持一些類型的服務(wù)，諸如語音和視頻，這種服務(wù)的延時(shí)要求更為嚴(yán)格。更短的處理延時(shí)可能因此允許用于更多對(duì)延時(shí)敏感的應(yīng)用的有效的編碼方案。
第二，更短處理延時(shí)可以改善系統(tǒng)性能。例如，如果根據(jù)通信鏈路的條件為特定的傳輸選擇特定的用戶或數(shù)據(jù)率，這是在特定時(shí)間被確定的，則更短的處理延時(shí)增加了可能性，即鏈路條件在數(shù)據(jù)傳輸時(shí)不改變的可能性。鏈路條件一般隨著時(shí)間改變，且更長的處理延時(shí)增加了鏈路條件在數(shù)據(jù)傳輸時(shí)間內(nèi)改變的可能性，這會(huì)導(dǎo)致性能惡化。
第三，更短的處理延時(shí)可能改善一些通信系統(tǒng)的容量。例如，在HDR系統(tǒng)內(nèi)，功率控制數(shù)據(jù)用話務(wù)數(shù)據(jù)經(jīng)多路復(fù)用并發(fā)送到用戶終端。更短的處理延時(shí)使得能更準(zhǔn)確地控制用戶終端的發(fā)送功率，這可以增加系統(tǒng)容量，并改善性能。
第四，更短的處理延時(shí)使得多個(gè)發(fā)送實(shí)體(例如三個(gè)扇區(qū)系統(tǒng)內(nèi)的三個(gè)用戶)能在一個(gè)處理時(shí)隙(例如HDR系統(tǒng)內(nèi)的前向鏈路時(shí)隙)內(nèi)連續(xù)共享硬件資源(例如編碼器)，以減少硬件設(shè)計(jì)的總體區(qū)域。
為了簡潔，本發(fā)明的編碼器的一些方面和實(shí)施例對(duì)HDR系統(tǒng)內(nèi)的前向鏈路特別描述。然而本發(fā)明可以用于其它通信系統(tǒng)內(nèi)，它們使用相同、類似或不同的編碼方案。例如，本發(fā)明的編碼器可以用于實(shí)現(xiàn)能并行接收并對(duì)多個(gè)數(shù)據(jù)比特編碼的卷積編碼器。本發(fā)明的編碼器還可以用于實(shí)現(xiàn)串接編碼器，諸如Turbo編碼器，即能并行接收并對(duì)多個(gè)數(shù)據(jù)比特編碼的。編碼器的特定設(shè)計(jì)取決于各種因子，諸如例如實(shí)現(xiàn)的特定的多項(xiàng)式生成器矩陣、要并行編碼的比特?cái)?shù)、分組格式、碼尾比特的使用等。
本發(fā)明的編碼器可以有利地用于通信系統(tǒng)內(nèi)的基站或用戶終端(諸如移動(dòng)單元、電話等)。前向鏈路(即下行鏈路)和反向鏈路(即上行鏈路)的編碼可能不同，且一般取決于特定的CDMA系統(tǒng)或?qū)崿F(xiàn)的標(biāo)準(zhǔn)。因此，本發(fā)明的編碼器一般為其使用的特定應(yīng)用而設(shè)計(jì)。
參考表2和表3示出的特定設(shè)計(jì)，外卷積編碼器的下一狀態(tài)和輸出可以用帶有多達(dá)七項(xiàng)函數(shù)生成。參考表4到表6示出的特定設(shè)計(jì)，內(nèi)卷積編碼器的下一狀態(tài)和輸出可以用多達(dá)五項(xiàng)的函數(shù)生成。這些函數(shù)可以簡單地用邏輯門生成，如領(lǐng)域內(nèi)已知的方式。內(nèi)外卷積編碼器的其它元件(例如寄存器、多路復(fù)用器)還可以以領(lǐng)域內(nèi)已知的方式實(shí)現(xiàn)。
上述的本發(fā)明的編碼器的一些或所有元件(例如多比特編碼器、輸入和輸出接口、控制單元、編碼器狀態(tài)機(jī)、輸出生成器、多路復(fù)用器等)還可以在以下器件內(nèi)實(shí)現(xiàn)一個(gè)或多個(gè)應(yīng)用專用集成電路(ASIC)、數(shù)字信號(hào)處理器(DSP)、可編程邏輯設(shè)備(PLD)、復(fù)雜PLD(CPLD)、控制器、微控制器、微處理器、其它設(shè)計(jì)成實(shí)現(xiàn)在此描述的功能的電子單元或以上的組合。本發(fā)明的編碼器的一些或所有元件還可以使用處理器執(zhí)行的軟件或固件實(shí)現(xiàn)。
存儲(chǔ)器和存儲(chǔ)單元，諸如用于實(shí)現(xiàn)本發(fā)明的交織器的，可以用多種存儲(chǔ)器技術(shù)實(shí)現(xiàn)，諸如隨機(jī)訪問存儲(chǔ)器(RAM)、動(dòng)態(tài)隨機(jī)訪問存儲(chǔ)器(DRAM)、閃存存儲(chǔ)器等。存儲(chǔ)單元可以用存儲(chǔ)元件實(shí)現(xiàn)，諸如例如硬盤、CD-ROM驅(qū)動(dòng)等。存儲(chǔ)單元的多種其它實(shí)現(xiàn)都是可能的，且在本發(fā)明的范圍內(nèi)。
最優(yōu)實(shí)施例的前述描述提供給本領(lǐng)域的技術(shù)人員，使其能使用本發(fā)明。這里定義的一般原理可以被應(yīng)用于其它實(shí)施例中而不使用創(chuàng)造能力。因此，本發(fā)明并不限于這里示出的實(shí)施例，而要符合與這里揭示的原理和新穎特征一致的最寬泛的范圍。
權(quán)利要求
1.一種用于對(duì)多個(gè)數(shù)據(jù)比特進(jìn)行并行編碼的串接編碼器，其特征在于包括第一編碼器，根據(jù)第一編碼方案接收并對(duì)M個(gè)數(shù)據(jù)比特進(jìn)行并行編碼以生成MR個(gè)編碼比特；存儲(chǔ)器，耦合到第一編碼器，并用于接收并存儲(chǔ)來自第一編碼器的多個(gè)MR個(gè)編碼比特未經(jīng)截短的比特；以及第二編碼器，耦合到存儲(chǔ)器，并用于根據(jù)第二編碼方案接收并對(duì)N個(gè)編碼比特進(jìn)行并行編碼以生成編碼數(shù)據(jù)。
2.如權(quán)利要求1所述的串接編碼器，其特征在于存儲(chǔ)器用帶有P個(gè)端口的多端口存儲(chǔ)器實(shí)現(xiàn)，其中P大于一。
3.如權(quán)利要求2所述的串接編碼器，其特征在于所述存儲(chǔ)器用于在寫入操作時(shí)并行存儲(chǔ)多個(gè)W個(gè)碼字，且在讀操作時(shí)并行提供多個(gè)W個(gè)碼字，其中每個(gè)碼字包括特定的編碼比特?cái)?shù)。
4.如權(quán)利要求2所述的串接編碼器，其特征在于W個(gè)碼字在寫入操作時(shí)被存儲(chǔ)入存儲(chǔ)器的連續(xù)行內(nèi)，在讀操作時(shí)從存儲(chǔ)的經(jīng)排序的行內(nèi)檢取R碼字以提供交織。
5.如權(quán)利要求2所述的串接編碼器，其特征在于還包括N個(gè)多路復(fù)用器集合，每個(gè)多路復(fù)用器耦合到多端口存儲(chǔ)器的一個(gè)端口，并用于從存儲(chǔ)器接收相應(yīng)的碼字，在接收的碼字中選擇一個(gè)編碼比特，并提供選定的編碼比特，其中從N個(gè)多路復(fù)用器來的N個(gè)選定的編碼比特包括并行提供給第二編碼器的N個(gè)編碼比特。
6.如權(quán)利要求1所述的串接編碼器，其特征在于第一和第二編碼器的每個(gè)是實(shí)現(xiàn)特定多項(xiàng)式生成器矩陣的卷積編碼器。
7.如權(quán)利要求1所述的串接編碼器，其特征在于第一和第二編碼器的每個(gè)是速率1/2的卷積編碼器。
8.如權(quán)利要求1所述的串接編碼器，其特征在于第一和第二編碼器的至少一個(gè)用一個(gè)或多個(gè)查詢表實(shí)現(xiàn)。
9.如權(quán)利要求1所述的串接編碼器，其特征在于第一和第二編碼器的至少一個(gè)用狀態(tài)機(jī)實(shí)現(xiàn)。
10.如權(quán)利要求1所述的串接編碼器，其特征在于第一編碼器用于根據(jù)第一卷積編碼方案接收并對(duì)至少八個(gè)數(shù)據(jù)比特進(jìn)行并行編碼。
11.如權(quán)利要求1所述的串接編碼器，其特征在于第二編碼器用于根據(jù)第二卷積編碼方案接收并對(duì)至少四個(gè)編碼比特進(jìn)行并行編碼。
12.如權(quán)利要求1所述的串接編碼器，其特征在于存儲(chǔ)器用于提供存儲(chǔ)在存儲(chǔ)器內(nèi)的編碼比特的交織。
13.如權(quán)利要求1所述的串接編碼器，其特征在于在開始對(duì)第二分組編碼前，編碼由第一和第二編碼器為第一分組實(shí)現(xiàn)并完成，以減少存儲(chǔ)器要求。
14.如權(quán)利要求1所述的串接編碼器，其特征在于由第一編碼器對(duì)第一分組實(shí)現(xiàn)編碼而由第二編碼器對(duì)第二分組實(shí)現(xiàn)編碼以減少處理延時(shí)。
15.用于對(duì)多個(gè)數(shù)據(jù)比特進(jìn)行并行編碼的卷積編碼器，其特征在于包括狀態(tài)機(jī)，用于并行地接收多個(gè)M個(gè)數(shù)據(jù)比特，并提供指明狀態(tài)機(jī)下一狀態(tài)的值的集合，其中下一狀態(tài)是M個(gè)數(shù)據(jù)比特和指明狀態(tài)機(jī)當(dāng)前狀態(tài)的值的集合的函數(shù)；以及輸出生成器，耦合到狀態(tài)機(jī)，并用于接收M個(gè)數(shù)據(jù)比特以及當(dāng)前狀態(tài)的值的集合并響應(yīng)于此生成多個(gè)MR編碼比特。
16.如權(quán)利要求15所述的卷積編碼器，其特征在于輸出生成器包括第一輸出生成器，用于接收M個(gè)數(shù)據(jù)比特和當(dāng)前狀態(tài)的值的集合，并據(jù)此生成第一多個(gè)MR個(gè)編碼比特；以及第二輸出生成器，用于接收M個(gè)數(shù)據(jù)比特和當(dāng)前狀態(tài)的值的集合，并據(jù)此生成第二多個(gè)MR個(gè)編碼比特；以及其中第一多個(gè)MR個(gè)編碼比特被選用于第一編碼階段，第二多個(gè)MR編碼比特被選用于第二編碼階段，其中狀態(tài)機(jī)為第二編碼階段設(shè)定為已知狀態(tài)。
17.如權(quán)利要求16所述的卷積編碼器，其特征在于已知的狀態(tài)由零值的集合定義。
18.如權(quán)利要求15所述的卷積編碼器，其特征在于狀態(tài)機(jī)用于實(shí)現(xiàn)特定的多項(xiàng)式生成器矩陣。
19.如權(quán)利要求15所述的卷積編碼器，其特征在于狀態(tài)機(jī)包括邏輯元件集合，每個(gè)邏輯元件耦合到M個(gè)數(shù)據(jù)比特的選定的比特以及當(dāng)前狀態(tài)的值集合上，以為狀態(tài)機(jī)相應(yīng)的比特實(shí)現(xiàn)特定的邏輯函數(shù)，以及寄存器集合，耦合到邏輯元件集合，并用于存儲(chǔ)來自邏輯元件的輸出值，其中來自寄存器集合的輸出包括指明狀態(tài)機(jī)的當(dāng)前狀態(tài)的值的集合。
20.如權(quán)利要求15所述的卷積編碼器，其特征在于狀態(tài)機(jī)和輸出生成器被設(shè)計(jì)成接收并對(duì)八個(gè)或更多數(shù)據(jù)比特進(jìn)行并行編碼。
21.用于對(duì)多個(gè)比特進(jìn)行并行編碼的數(shù)據(jù)編碼器，其特征在于包括輸入接口，用于接收多個(gè)M個(gè)數(shù)據(jù)比特；多比特編碼器，耦合到輸入接口，并用于接收并對(duì)M個(gè)數(shù)據(jù)比特進(jìn)行編碼以生成多個(gè)MR個(gè)編碼比特，或接收并對(duì)多個(gè)N個(gè)編碼比特進(jìn)行并行編碼以生成多個(gè)NR編碼比特；存儲(chǔ)器，耦合到多比特編碼器，并用于存儲(chǔ)來自多比特編碼器的MR個(gè)編碼比特的未經(jīng)截短的比特，并將N個(gè)編碼比特提供給多比特編碼器；以及輸出接口，耦合到多比特編碼器，并用于從多比特編碼器接收NR個(gè)編碼比特，并將NR個(gè)編碼比特未經(jīng)截短的比特提供為編碼后的數(shù)據(jù)。
22.如權(quán)利要求20所述的卷積編碼器，其特征在于還包括地址生成器，耦合到存儲(chǔ)器并用于生成存儲(chǔ)器讀寫操作用的地址。
23.一種通信系統(tǒng)內(nèi)的發(fā)射機(jī)單元，其特征在于包括編碼器，用于根據(jù)第一編碼方案接收并對(duì)多個(gè)M個(gè)數(shù)據(jù)比特進(jìn)行并行編碼以生成多個(gè)MR個(gè)編碼比特，存儲(chǔ)MR個(gè)編碼比特未經(jīng)截短的比特，對(duì)特定分組進(jìn)行編碼比特的交織，根據(jù)第二編碼方案接收并對(duì)多個(gè)N個(gè)編碼比特進(jìn)行并行編碼，并將NR個(gè)編碼比特未經(jīng)截短的比特提供為編碼后的數(shù)據(jù)；調(diào)制器，耦合到編碼器并用于用特定的調(diào)制方案接收并對(duì)編碼后的數(shù)據(jù)進(jìn)行調(diào)制以生成已調(diào)數(shù)據(jù)；以及發(fā)射機(jī)，耦合到調(diào)制器，并用于接收并處理已調(diào)數(shù)據(jù)以生成合適于傳輸?shù)囊颜{(diào)信號(hào)。
24.如權(quán)利要求23所述的發(fā)射機(jī)單元，其特征在于編碼器用于實(shí)現(xiàn)Turbo編碼或串接編碼。
25.一種實(shí)現(xiàn)多個(gè)數(shù)據(jù)比特的并行串接編碼的方法，其特征在于包括接收多個(gè)M個(gè)數(shù)據(jù)比特；根據(jù)第一編碼方案對(duì)M個(gè)數(shù)據(jù)比特進(jìn)行并行編碼以生成多個(gè)MR個(gè)編碼比特；將MR個(gè)編碼比特的未經(jīng)截短的比特存儲(chǔ)在存儲(chǔ)器內(nèi)；從存儲(chǔ)器檢取多個(gè)N個(gè)編碼比特；以及根據(jù)第二編碼方法對(duì)N個(gè)編碼比特進(jìn)行并行編碼以生成編碼的數(shù)據(jù)。
26.如權(quán)利要求25所述的方法，其特征在于存儲(chǔ)包括將多個(gè)未經(jīng)截短編碼比特的W個(gè)碼字寫入存儲(chǔ)器多個(gè)W個(gè)端口。
27.如權(quán)利要求25所述的方法，其特征在于檢取包括從存儲(chǔ)器的多個(gè)R個(gè)端口讀取處多個(gè)編碼比特的R個(gè)碼字。
28.如權(quán)利要求25所述的方法，其特征在于每個(gè)第一和第二編碼方案是卷積碼。
29.如權(quán)利要求25所述的方法，其特征在于N個(gè)編碼比特從存儲(chǔ)器以讀出順序被檢取，該讀順序不同于用于存儲(chǔ)MR個(gè)編碼比特的未經(jīng)截短的比特的寫入順序，用于提供編碼比特的交織。
30.如權(quán)利要求25所述的方法，其特征在于對(duì)M個(gè)數(shù)據(jù)比特進(jìn)行編碼并對(duì)N個(gè)編碼比特進(jìn)行編碼每個(gè)包括如果M個(gè)數(shù)據(jù)比特或N個(gè)編碼別包括無碼尾比特，則應(yīng)用第一相應(yīng)的編碼方程集合，以及如果M個(gè)數(shù)據(jù)比特或N個(gè)編碼比特包括一個(gè)或多個(gè)碼尾比特，則應(yīng)用第二個(gè)相應(yīng)的編碼方程的集合。
31.一種對(duì)多個(gè)數(shù)據(jù)比特進(jìn)行并行編碼的方法，其特征在于包括接收多個(gè)M個(gè)數(shù)據(jù)比特，其中M大于等于八；根據(jù)第一卷積編碼方案對(duì)M個(gè)數(shù)據(jù)比特進(jìn)行并行編碼以生成多個(gè)MR個(gè)編碼比特，其中對(duì)M個(gè)數(shù)據(jù)比特編碼包括如果M個(gè)數(shù)據(jù)比特包括無碼尾比特，則應(yīng)用第一編碼方程集合，以及如果M個(gè)數(shù)據(jù)比特包括一個(gè)或多個(gè)碼尾比特，則應(yīng)用第二編碼方程的集合。以第一順序?qū)R個(gè)編碼比特的未經(jīng)截短的比特存儲(chǔ)在存儲(chǔ)器內(nèi)；從存儲(chǔ)器以第二順序檢取多個(gè)N個(gè)編碼比特，其中N大于或等于四；以及根據(jù)第一卷積編碼方案對(duì)N個(gè)編碼比特進(jìn)行并行編碼，以生成編碼后的數(shù)據(jù)，其中對(duì)N個(gè)編碼比特編碼包括如果N個(gè)編碼比特包括無碼尾比特，則應(yīng)用第三編碼方程集合，以及如果N個(gè)編碼比特包括一個(gè)或多個(gè)碼尾比特，則應(yīng)用第四編碼方程的集合。
全文摘要
能對(duì)多個(gè)數(shù)據(jù)比特并行進(jìn)行編碼的串接編碼器包括級(jí)聯(lián)耦合的第一(外部)編碼器、存儲(chǔ)器以及第二(內(nèi)部)編碼器。第一編碼器用第一編碼方案接收并對(duì)M個(gè)數(shù)據(jù)比特進(jìn)行并行編碼以生成MR個(gè)編碼比特。存儲(chǔ)器接收并存儲(chǔ)來自第一編碼器的MR編碼比特的未經(jīng)截短的比特。第二編碼器根據(jù)第二編碼方案接收并對(duì)N個(gè)編碼進(jìn)行并行編碼以生成編碼后的數(shù)據(jù)。M和N可以是任何值(例如M≥8，N≥4)。每個(gè)編碼器可以是(例如碼率1/2)的卷積編碼器，它實(shí)現(xiàn)特定的多項(xiàng)式生成器，且可以用一個(gè)或多個(gè)查找表、狀態(tài)機(jī)或一些其它的設(shè)計(jì)實(shí)現(xiàn)。
文檔編號(hào)H04L1/00GK1589533SQ02822804
公開日2005年3月2日 申請(qǐng)日期2002年9月6日 優(yōu)先權(quán)日2001年9月20日
發(fā)明者R·S·薩爾維, M·A·海華德 申請(qǐng)人:高通股份有限公司